Embedded-System-Library (STM32F7xx)  2.00
stm32f769xx.h File Reference

CMSIS Cortex-M7 Device Peripheral Access Layer Header File. More...

#include "core_cm7.h"
#include "stm32f7xx.h"
#include <stdint.h>
Include dependency graph for stm32f769xx.h:

Go to the source code of this file.

Classes

struct  ADC_TypeDef
 Analog to Digital Converter. More...
 
struct  ADC_Common_TypeDef
 
struct  CAN_TxMailBox_TypeDef
 Controller Area Network TxMailBox. More...
 
struct  CAN_FIFOMailBox_TypeDef
 Controller Area Network FIFOMailBox. More...
 
struct  CAN_FilterRegister_TypeDef
 Controller Area Network FilterRegister. More...
 
struct  CAN_TypeDef
 Controller Area Network. More...
 
struct  CEC_TypeDef
 HDMI-CEC. More...
 
struct  CRC_TypeDef
 CRC calculation unit. More...
 
struct  DAC_TypeDef
 Digital to Analog Converter. More...
 
struct  DFSDM_Filter_TypeDef
 DFSDM module registers. More...
 
struct  DFSDM_Channel_TypeDef
 DFSDM channel configuration registers. More...
 
struct  DBGMCU_TypeDef
 Debug MCU. More...
 
struct  DCMI_TypeDef
 DCMI. More...
 
struct  DMA_Stream_TypeDef
 DMA Controller. More...
 
struct  DMA_TypeDef
 
struct  DMA2D_TypeDef
 DMA2D Controller. More...
 
struct  ETH_TypeDef
 Ethernet MAC. More...
 
struct  EXTI_TypeDef
 External Interrupt/Event Controller. More...
 
struct  FLASH_TypeDef
 FLASH Registers. More...
 
struct  FMC_Bank1_TypeDef
 Flexible Memory Controller. More...
 
struct  FMC_Bank1E_TypeDef
 Flexible Memory Controller Bank1E. More...
 
struct  FMC_Bank3_TypeDef
 Flexible Memory Controller Bank3. More...
 
struct  FMC_Bank5_6_TypeDef
 Flexible Memory Controller Bank5_6. More...
 
struct  GPIO_TypeDef
 General Purpose I/O. More...
 
struct  SYSCFG_TypeDef
 System configuration controller. More...
 
struct  I2C_TypeDef
 Inter-integrated Circuit Interface. More...
 
struct  IWDG_TypeDef
 Independent WATCHDOG. More...
 
struct  LTDC_TypeDef
 LCD-TFT Display Controller. More...
 
struct  LTDC_Layer_TypeDef
 LCD-TFT Display layer x Controller. More...
 
struct  PWR_TypeDef
 Power Control. More...
 
struct  RCC_TypeDef
 Reset and Clock Control. More...
 
struct  RTC_TypeDef
 Real-Time Clock. More...
 
struct  SAI_TypeDef
 Serial Audio Interface. More...
 
struct  SAI_Block_TypeDef
 
struct  SPDIFRX_TypeDef
 SPDIF-RX Interface. More...
 
struct  SDMMC_TypeDef
 SD host Interface. More...
 
struct  SPI_TypeDef
 Serial Peripheral Interface. More...
 
struct  QUADSPI_TypeDef
 QUAD Serial Peripheral Interface. More...
 
struct  TIM_TypeDef
 TIM. More...
 
struct  LPTIM_TypeDef
 LPTIMIMER. More...
 
struct  USART_TypeDef
 Universal Synchronous Asynchronous Receiver Transmitter. More...
 
struct  WWDG_TypeDef
 Window WATCHDOG. More...
 
struct  RNG_TypeDef
 RNG. More...
 
struct  USB_OTG_GlobalTypeDef
 USB_OTG_Core_Registers. More...
 
struct  USB_OTG_DeviceTypeDef
 USB_OTG_device_Registers. More...
 
struct  USB_OTG_INEndpointTypeDef
 USB_OTG_IN_Endpoint-Specific_Register. More...
 
struct  USB_OTG_OUTEndpointTypeDef
 USB_OTG_OUT_Endpoint-Specific_Registers. More...
 
struct  USB_OTG_HostTypeDef
 USB_OTG_Host_Mode_Register_Structures. More...
 
struct  USB_OTG_HostChannelTypeDef
 USB_OTG_Host_Channel_Specific_Registers. More...
 
struct  JPEG_TypeDef
 JPEG Codec. More...
 
struct  MDIOS_TypeDef
 MDIOS. More...
 
struct  DSI_TypeDef
 DSI Controller. More...
 

Macros

#define __CM7_REV   0x0100U
 Configuration of the Cortex-M7 Processor and Core Peripherals. More...
 
#define __MPU_PRESENT   1
 
#define __NVIC_PRIO_BITS   4
 
#define __Vendor_SysTickConfig   0
 
#define __FPU_PRESENT   1
 
#define __ICACHE_PRESENT   1
 
#define __DCACHE_PRESENT   1
 
#define RAMITCM_BASE   0x00000000U
 
#define FLASHITCM_BASE   0x00200000U
 
#define FLASHAXI_BASE   0x08000000U
 
#define RAMDTCM_BASE   0x20000000U
 
#define PERIPH_BASE   0x40000000U
 
#define BKPSRAM_BASE   0x40024000U
 
#define QSPI_BASE   0x90000000U
 
#define FMC_R_BASE   0xA0000000U
 
#define QSPI_R_BASE   0xA0001000U
 
#define SRAM1_BASE   0x20020000U
 
#define SRAM2_BASE   0x2007C000U
 
#define FLASH_END   0x081FFFFFU
 
#define FLASH_OTP_BASE   0x1FF0F000U
 
#define FLASH_OTP_END   0x1FF0F41FU
 
#define FLASH_BASE   FLASHAXI_BASE
 
#define AHB2PERIPH_BASE   (PERIPH_BASE + 0x10000000U)
 
#define UART8_BASE   (APB1PERIPH_BASE + 0x7C00U)
 
#define MDIOS_BASE   (APB2PERIPH_BASE + 0x7800U)
 
#define UID_BASE   0x1FF0F420U
 
#define FLASHSIZE_BASE   0x1FF0F442U
 
#define PACKAGE_BASE   0x1FFF7BF0U
 
#define DMA2D_BASE   (AHB1PERIPH_BASE + 0xB000U)
 
#define RNG_BASE   (AHB2PERIPH_BASE + 0x60800U)
 
#define DBGMCU_BASE   0xE0042000U
 
#define ADC_SR_AWD_Msk   (0x1U << ADC_SR_AWD_Pos)
 
#define ADC_SR_AWD   ADC_SR_AWD_Msk
 
#define ADC_SR_EOC_Msk   (0x1U << ADC_SR_EOC_Pos)
 
#define ADC_SR_EOC   ADC_SR_EOC_Msk
 
#define ADC_SR_JEOC_Msk   (0x1U << ADC_SR_JEOC_Pos)
 
#define ADC_SR_JEOC   ADC_SR_JEOC_Msk
 
#define ADC_SR_JSTRT_Msk   (0x1U << ADC_SR_JSTRT_Pos)
 
#define ADC_SR_JSTRT   ADC_SR_JSTRT_Msk
 
#define ADC_SR_STRT_Msk   (0x1U << ADC_SR_STRT_Pos)
 
#define ADC_SR_STRT   ADC_SR_STRT_Msk
 
#define ADC_SR_OVR_Msk   (0x1U << ADC_SR_OVR_Pos)
 
#define ADC_SR_OVR   ADC_SR_OVR_Msk
 
#define ADC_CR1_AWDCH_Msk   (0x1FU << ADC_CR1_AWDCH_Pos)
 
#define ADC_CR1_AWDCH   ADC_CR1_AWDCH_Msk
 
#define ADC_CR1_AWDCH_0   (0x01U << ADC_CR1_AWDCH_Pos)
 
#define ADC_CR1_AWDCH_1   (0x02U << ADC_CR1_AWDCH_Pos)
 
#define ADC_CR1_AWDCH_2   (0x04U << ADC_CR1_AWDCH_Pos)
 
#define ADC_CR1_AWDCH_3   (0x08U << ADC_CR1_AWDCH_Pos)
 
#define ADC_CR1_AWDCH_4   (0x10U << ADC_CR1_AWDCH_Pos)
 
#define ADC_CR1_EOCIE_Msk   (0x1U << ADC_CR1_EOCIE_Pos)
 
#define ADC_CR1_EOCIE   ADC_CR1_EOCIE_Msk
 
#define ADC_CR1_AWDIE_Msk   (0x1U << ADC_CR1_AWDIE_Pos)
 
#define ADC_CR1_AWDIE   ADC_CR1_AWDIE_Msk
 
#define ADC_CR1_JEOCIE_Msk   (0x1U << ADC_CR1_JEOCIE_Pos)
 
#define ADC_CR1_JEOCIE   ADC_CR1_JEOCIE_Msk
 
#define ADC_CR1_SCAN_Msk   (0x1U << ADC_CR1_SCAN_Pos)
 
#define ADC_CR1_SCAN   ADC_CR1_SCAN_Msk
 
#define ADC_CR1_AWDSGL_Msk   (0x1U << ADC_CR1_AWDSGL_Pos)
 
#define ADC_CR1_AWDSGL   ADC_CR1_AWDSGL_Msk
 
#define ADC_CR1_JAUTO_Msk   (0x1U << ADC_CR1_JAUTO_Pos)
 
#define ADC_CR1_JAUTO   ADC_CR1_JAUTO_Msk
 
#define ADC_CR1_DISCEN_Msk   (0x1U << ADC_CR1_DISCEN_Pos)
 
#define ADC_CR1_DISCEN   ADC_CR1_DISCEN_Msk
 
#define ADC_CR1_JDISCEN_Msk   (0x1U << ADC_CR1_JDISCEN_Pos)
 
#define ADC_CR1_JDISCEN   ADC_CR1_JDISCEN_Msk
 
#define ADC_CR1_DISCNUM_Msk   (0x7U << ADC_CR1_DISCNUM_Pos)
 
#define ADC_CR1_DISCNUM   ADC_CR1_DISCNUM_Msk
 
#define ADC_CR1_DISCNUM_0   (0x1U << ADC_CR1_DISCNUM_Pos)
 
#define ADC_CR1_DISCNUM_1   (0x2U << ADC_CR1_DISCNUM_Pos)
 
#define ADC_CR1_DISCNUM_2   (0x4U << ADC_CR1_DISCNUM_Pos)
 
#define ADC_CR1_JAWDEN_Msk   (0x1U << ADC_CR1_JAWDEN_Pos)
 
#define ADC_CR1_JAWDEN   ADC_CR1_JAWDEN_Msk
 
#define ADC_CR1_AWDEN_Msk   (0x1U << ADC_CR1_AWDEN_Pos)
 
#define ADC_CR1_AWDEN   ADC_CR1_AWDEN_Msk
 
#define ADC_CR1_RES_Msk   (0x3U << ADC_CR1_RES_Pos)
 
#define ADC_CR1_RES   ADC_CR1_RES_Msk
 
#define ADC_CR1_RES_0   (0x1U << ADC_CR1_RES_Pos)
 
#define ADC_CR1_RES_1   (0x2U << ADC_CR1_RES_Pos)
 
#define ADC_CR1_OVRIE_Msk   (0x1U << ADC_CR1_OVRIE_Pos)
 
#define ADC_CR1_OVRIE   ADC_CR1_OVRIE_Msk
 
#define ADC_CR2_ADON_Msk   (0x1U << ADC_CR2_ADON_Pos)
 
#define ADC_CR2_ADON   ADC_CR2_ADON_Msk
 
#define ADC_CR2_CONT_Msk   (0x1U << ADC_CR2_CONT_Pos)
 
#define ADC_CR2_CONT   ADC_CR2_CONT_Msk
 
#define ADC_CR2_DMA_Msk   (0x1U << ADC_CR2_DMA_Pos)
 
#define ADC_CR2_DMA   ADC_CR2_DMA_Msk
 
#define ADC_CR2_DDS_Msk   (0x1U << ADC_CR2_DDS_Pos)
 
#define ADC_CR2_DDS   ADC_CR2_DDS_Msk
 
#define ADC_CR2_EOCS_Msk   (0x1U << ADC_CR2_EOCS_Pos)
 
#define ADC_CR2_EOCS   ADC_CR2_EOCS_Msk
 
#define ADC_CR2_ALIGN_Msk   (0x1U << ADC_CR2_ALIGN_Pos)
 
#define ADC_CR2_ALIGN   ADC_CR2_ALIGN_Msk
 
#define ADC_CR2_JEXTSEL_Msk   (0xFU << ADC_CR2_JEXTSEL_Pos)
 
#define ADC_CR2_JEXTSEL   ADC_CR2_JEXTSEL_Msk
 
#define ADC_CR2_JEXTSEL_0   (0x1U << ADC_CR2_JEXTSEL_Pos)
 
#define ADC_CR2_JEXTSEL_1   (0x2U << ADC_CR2_JEXTSEL_Pos)
 
#define ADC_CR2_JEXTSEL_2   (0x4U << ADC_CR2_JEXTSEL_Pos)
 
#define ADC_CR2_JEXTSEL_3   (0x8U << ADC_CR2_JEXTSEL_Pos)
 
#define ADC_CR2_JEXTEN_Msk   (0x3U << ADC_CR2_JEXTEN_Pos)
 
#define ADC_CR2_JEXTEN   ADC_CR2_JEXTEN_Msk
 
#define ADC_CR2_JEXTEN_0   (0x1U << ADC_CR2_JEXTEN_Pos)
 
#define ADC_CR2_JEXTEN_1   (0x2U << ADC_CR2_JEXTEN_Pos)
 
#define ADC_CR2_JSWSTART_Msk   (0x1U << ADC_CR2_JSWSTART_Pos)
 
#define ADC_CR2_JSWSTART   ADC_CR2_JSWSTART_Msk
 
#define ADC_CR2_EXTSEL_Msk   (0xFU << ADC_CR2_EXTSEL_Pos)
 
#define ADC_CR2_EXTSEL   ADC_CR2_EXTSEL_Msk
 
#define ADC_CR2_EXTSEL_0   (0x1U << ADC_CR2_EXTSEL_Pos)
 
#define ADC_CR2_EXTSEL_1   (0x2U << ADC_CR2_EXTSEL_Pos)
 
#define ADC_CR2_EXTSEL_2   (0x4U << ADC_CR2_EXTSEL_Pos)
 
#define ADC_CR2_EXTSEL_3   (0x8U << ADC_CR2_EXTSEL_Pos)
 
#define ADC_CR2_EXTEN_Msk   (0x3U << ADC_CR2_EXTEN_Pos)
 
#define ADC_CR2_EXTEN   ADC_CR2_EXTEN_Msk
 
#define ADC_CR2_EXTEN_0   (0x1U << ADC_CR2_EXTEN_Pos)
 
#define ADC_CR2_EXTEN_1   (0x2U << ADC_CR2_EXTEN_Pos)
 
#define ADC_CR2_SWSTART_Msk   (0x1U << ADC_CR2_SWSTART_Pos)
 
#define ADC_CR2_SWSTART   ADC_CR2_SWSTART_Msk
 
#define ADC_SMPR1_SMP10_Msk   (0x7U << ADC_SMPR1_SMP10_Pos)
 
#define ADC_SMPR1_SMP10   ADC_SMPR1_SMP10_Msk
 
#define ADC_SMPR1_SMP10_0   (0x1U << ADC_SMPR1_SMP10_Pos)
 
#define ADC_SMPR1_SMP10_1   (0x2U << ADC_SMPR1_SMP10_Pos)
 
#define ADC_SMPR1_SMP10_2   (0x4U << ADC_SMPR1_SMP10_Pos)
 
#define ADC_SMPR1_SMP11_Msk   (0x7U << ADC_SMPR1_SMP11_Pos)
 
#define ADC_SMPR1_SMP11   ADC_SMPR1_SMP11_Msk
 
#define ADC_SMPR1_SMP11_0   (0x1U << ADC_SMPR1_SMP11_Pos)
 
#define ADC_SMPR1_SMP11_1   (0x2U << ADC_SMPR1_SMP11_Pos)
 
#define ADC_SMPR1_SMP11_2   (0x4U << ADC_SMPR1_SMP11_Pos)
 
#define ADC_SMPR1_SMP12_Msk   (0x7U << ADC_SMPR1_SMP12_Pos)
 
#define ADC_SMPR1_SMP12   ADC_SMPR1_SMP12_Msk
 
#define ADC_SMPR1_SMP12_0   (0x1U << ADC_SMPR1_SMP12_Pos)
 
#define ADC_SMPR1_SMP12_1   (0x2U << ADC_SMPR1_SMP12_Pos)
 
#define ADC_SMPR1_SMP12_2   (0x4U << ADC_SMPR1_SMP12_Pos)
 
#define ADC_SMPR1_SMP13_Msk   (0x7U << ADC_SMPR1_SMP13_Pos)
 
#define ADC_SMPR1_SMP13   ADC_SMPR1_SMP13_Msk
 
#define ADC_SMPR1_SMP13_0   (0x1U << ADC_SMPR1_SMP13_Pos)
 
#define ADC_SMPR1_SMP13_1   (0x2U << ADC_SMPR1_SMP13_Pos)
 
#define ADC_SMPR1_SMP13_2   (0x4U << ADC_SMPR1_SMP13_Pos)
 
#define ADC_SMPR1_SMP14_Msk   (0x7U << ADC_SMPR1_SMP14_Pos)
 
#define ADC_SMPR1_SMP14   ADC_SMPR1_SMP14_Msk
 
#define ADC_SMPR1_SMP14_0   (0x1U << ADC_SMPR1_SMP14_Pos)
 
#define ADC_SMPR1_SMP14_1   (0x2U << ADC_SMPR1_SMP14_Pos)
 
#define ADC_SMPR1_SMP14_2   (0x4U << ADC_SMPR1_SMP14_Pos)
 
#define ADC_SMPR1_SMP15_Msk   (0x7U << ADC_SMPR1_SMP15_Pos)
 
#define ADC_SMPR1_SMP15   ADC_SMPR1_SMP15_Msk
 
#define ADC_SMPR1_SMP15_0   (0x1U << ADC_SMPR1_SMP15_Pos)
 
#define ADC_SMPR1_SMP15_1   (0x2U << ADC_SMPR1_SMP15_Pos)
 
#define ADC_SMPR1_SMP15_2   (0x4U << ADC_SMPR1_SMP15_Pos)
 
#define ADC_SMPR1_SMP16_Msk   (0x7U << ADC_SMPR1_SMP16_Pos)
 
#define ADC_SMPR1_SMP16   ADC_SMPR1_SMP16_Msk
 
#define ADC_SMPR1_SMP16_0   (0x1U << ADC_SMPR1_SMP16_Pos)
 
#define ADC_SMPR1_SMP16_1   (0x2U << ADC_SMPR1_SMP16_Pos)
 
#define ADC_SMPR1_SMP16_2   (0x4U << ADC_SMPR1_SMP16_Pos)
 
#define ADC_SMPR1_SMP17_Msk   (0x7U << ADC_SMPR1_SMP17_Pos)
 
#define ADC_SMPR1_SMP17   ADC_SMPR1_SMP17_Msk
 
#define ADC_SMPR1_SMP17_0   (0x1U << ADC_SMPR1_SMP17_Pos)
 
#define ADC_SMPR1_SMP17_1   (0x2U << ADC_SMPR1_SMP17_Pos)
 
#define ADC_SMPR1_SMP17_2   (0x4U << ADC_SMPR1_SMP17_Pos)
 
#define ADC_SMPR1_SMP18_Msk   (0x7U << ADC_SMPR1_SMP18_Pos)
 
#define ADC_SMPR1_SMP18   ADC_SMPR1_SMP18_Msk
 
#define ADC_SMPR1_SMP18_0   (0x1U << ADC_SMPR1_SMP18_Pos)
 
#define ADC_SMPR1_SMP18_1   (0x2U << ADC_SMPR1_SMP18_Pos)
 
#define ADC_SMPR1_SMP18_2   (0x4U << ADC_SMPR1_SMP18_Pos)
 
#define ADC_SMPR2_SMP0_Msk   (0x7U << ADC_SMPR2_SMP0_Pos)
 
#define ADC_SMPR2_SMP0   ADC_SMPR2_SMP0_Msk
 
#define ADC_SMPR2_SMP0_0   (0x1U << ADC_SMPR2_SMP0_Pos)
 
#define ADC_SMPR2_SMP0_1   (0x2U << ADC_SMPR2_SMP0_Pos)
 
#define ADC_SMPR2_SMP0_2   (0x4U << ADC_SMPR2_SMP0_Pos)
 
#define ADC_SMPR2_SMP1_Msk   (0x7U << ADC_SMPR2_SMP1_Pos)
 
#define ADC_SMPR2_SMP1   ADC_SMPR2_SMP1_Msk
 
#define ADC_SMPR2_SMP1_0   (0x1U << ADC_SMPR2_SMP1_Pos)
 
#define ADC_SMPR2_SMP1_1   (0x2U << ADC_SMPR2_SMP1_Pos)
 
#define ADC_SMPR2_SMP1_2   (0x4U << ADC_SMPR2_SMP1_Pos)
 
#define ADC_SMPR2_SMP2_Msk   (0x7U << ADC_SMPR2_SMP2_Pos)
 
#define ADC_SMPR2_SMP2   ADC_SMPR2_SMP2_Msk
 
#define ADC_SMPR2_SMP2_0   (0x1U << ADC_SMPR2_SMP2_Pos)
 
#define ADC_SMPR2_SMP2_1   (0x2U << ADC_SMPR2_SMP2_Pos)
 
#define ADC_SMPR2_SMP2_2   (0x4U << ADC_SMPR2_SMP2_Pos)
 
#define ADC_SMPR2_SMP3_Msk   (0x7U << ADC_SMPR2_SMP3_Pos)
 
#define ADC_SMPR2_SMP3   ADC_SMPR2_SMP3_Msk
 
#define ADC_SMPR2_SMP3_0   (0x1U << ADC_SMPR2_SMP3_Pos)
 
#define ADC_SMPR2_SMP3_1   (0x2U << ADC_SMPR2_SMP3_Pos)
 
#define ADC_SMPR2_SMP3_2   (0x4U << ADC_SMPR2_SMP3_Pos)
 
#define ADC_SMPR2_SMP4_Msk   (0x7U << ADC_SMPR2_SMP4_Pos)
 
#define ADC_SMPR2_SMP4   ADC_SMPR2_SMP4_Msk
 
#define ADC_SMPR2_SMP4_0   (0x1U << ADC_SMPR2_SMP4_Pos)
 
#define ADC_SMPR2_SMP4_1   (0x2U << ADC_SMPR2_SMP4_Pos)
 
#define ADC_SMPR2_SMP4_2   (0x4U << ADC_SMPR2_SMP4_Pos)
 
#define ADC_SMPR2_SMP5_Msk   (0x7U << ADC_SMPR2_SMP5_Pos)
 
#define ADC_SMPR2_SMP5   ADC_SMPR2_SMP5_Msk
 
#define ADC_SMPR2_SMP5_0   (0x1U << ADC_SMPR2_SMP5_Pos)
 
#define ADC_SMPR2_SMP5_1   (0x2U << ADC_SMPR2_SMP5_Pos)
 
#define ADC_SMPR2_SMP5_2   (0x4U << ADC_SMPR2_SMP5_Pos)
 
#define ADC_SMPR2_SMP6_Msk   (0x7U << ADC_SMPR2_SMP6_Pos)
 
#define ADC_SMPR2_SMP6   ADC_SMPR2_SMP6_Msk
 
#define ADC_SMPR2_SMP6_0   (0x1U << ADC_SMPR2_SMP6_Pos)
 
#define ADC_SMPR2_SMP6_1   (0x2U << ADC_SMPR2_SMP6_Pos)
 
#define ADC_SMPR2_SMP6_2   (0x4U << ADC_SMPR2_SMP6_Pos)
 
#define ADC_SMPR2_SMP7_Msk   (0x7U << ADC_SMPR2_SMP7_Pos)
 
#define ADC_SMPR2_SMP7   ADC_SMPR2_SMP7_Msk
 
#define ADC_SMPR2_SMP7_0   (0x1U << ADC_SMPR2_SMP7_Pos)
 
#define ADC_SMPR2_SMP7_1   (0x2U << ADC_SMPR2_SMP7_Pos)
 
#define ADC_SMPR2_SMP7_2   (0x4U << ADC_SMPR2_SMP7_Pos)
 
#define ADC_SMPR2_SMP8_Msk   (0x7U << ADC_SMPR2_SMP8_Pos)
 
#define ADC_SMPR2_SMP8   ADC_SMPR2_SMP8_Msk
 
#define ADC_SMPR2_SMP8_0   (0x1U << ADC_SMPR2_SMP8_Pos)
 
#define ADC_SMPR2_SMP8_1   (0x2U << ADC_SMPR2_SMP8_Pos)
 
#define ADC_SMPR2_SMP8_2   (0x4U << ADC_SMPR2_SMP8_Pos)
 
#define ADC_SMPR2_SMP9_Msk   (0x7U << ADC_SMPR2_SMP9_Pos)
 
#define ADC_SMPR2_SMP9   ADC_SMPR2_SMP9_Msk
 
#define ADC_SMPR2_SMP9_0   (0x1U << ADC_SMPR2_SMP9_Pos)
 
#define ADC_SMPR2_SMP9_1   (0x2U << ADC_SMPR2_SMP9_Pos)
 
#define ADC_SMPR2_SMP9_2   (0x4U << ADC_SMPR2_SMP9_Pos)
 
#define ADC_JOFR1_JOFFSET1_Msk   (0xFFFU << ADC_JOFR1_JOFFSET1_Pos)
 
#define ADC_JOFR1_JOFFSET1   ADC_JOFR1_JOFFSET1_Msk
 
#define ADC_JOFR2_JOFFSET2_Msk   (0xFFFU << ADC_JOFR2_JOFFSET2_Pos)
 
#define ADC_JOFR2_JOFFSET2   ADC_JOFR2_JOFFSET2_Msk
 
#define ADC_JOFR3_JOFFSET3_Msk   (0xFFFU << ADC_JOFR3_JOFFSET3_Pos)
 
#define ADC_JOFR3_JOFFSET3   ADC_JOFR3_JOFFSET3_Msk
 
#define ADC_JOFR4_JOFFSET4_Msk   (0xFFFU << ADC_JOFR4_JOFFSET4_Pos)
 
#define ADC_JOFR4_JOFFSET4   ADC_JOFR4_JOFFSET4_Msk
 
#define ADC_HTR_HT_Msk   (0xFFFU << ADC_HTR_HT_Pos)
 
#define ADC_HTR_HT   ADC_HTR_HT_Msk
 
#define ADC_LTR_LT_Msk   (0xFFFU << ADC_LTR_LT_Pos)
 
#define ADC_LTR_LT   ADC_LTR_LT_Msk
 
#define ADC_SQR1_SQ13_Msk   (0x1FU << ADC_SQR1_SQ13_Pos)
 
#define ADC_SQR1_SQ13   ADC_SQR1_SQ13_Msk
 
#define ADC_SQR1_SQ13_0   (0x01U << ADC_SQR1_SQ13_Pos)
 
#define ADC_SQR1_SQ13_1   (0x02U << ADC_SQR1_SQ13_Pos)
 
#define ADC_SQR1_SQ13_2   (0x04U << ADC_SQR1_SQ13_Pos)
 
#define ADC_SQR1_SQ13_3   (0x08U << ADC_SQR1_SQ13_Pos)
 
#define ADC_SQR1_SQ13_4   (0x10U << ADC_SQR1_SQ13_Pos)
 
#define ADC_SQR1_SQ14_Msk   (0x1FU << ADC_SQR1_SQ14_Pos)
 
#define ADC_SQR1_SQ14   ADC_SQR1_SQ14_Msk
 
#define ADC_SQR1_SQ14_0   (0x01U << ADC_SQR1_SQ14_Pos)
 
#define ADC_SQR1_SQ14_1   (0x02U << ADC_SQR1_SQ14_Pos)
 
#define ADC_SQR1_SQ14_2   (0x04U << ADC_SQR1_SQ14_Pos)
 
#define ADC_SQR1_SQ14_3   (0x08U << ADC_SQR1_SQ14_Pos)
 
#define ADC_SQR1_SQ14_4   (0x10U << ADC_SQR1_SQ14_Pos)
 
#define ADC_SQR1_SQ15_Msk   (0x1FU << ADC_SQR1_SQ15_Pos)
 
#define ADC_SQR1_SQ15   ADC_SQR1_SQ15_Msk
 
#define ADC_SQR1_SQ15_0   (0x01U << ADC_SQR1_SQ15_Pos)
 
#define ADC_SQR1_SQ15_1   (0x02U << ADC_SQR1_SQ15_Pos)
 
#define ADC_SQR1_SQ15_2   (0x04U << ADC_SQR1_SQ15_Pos)
 
#define ADC_SQR1_SQ15_3   (0x08U << ADC_SQR1_SQ15_Pos)
 
#define ADC_SQR1_SQ15_4   (0x10U << ADC_SQR1_SQ15_Pos)
 
#define ADC_SQR1_SQ16_Msk   (0x1FU << ADC_SQR1_SQ16_Pos)
 
#define ADC_SQR1_SQ16   ADC_SQR1_SQ16_Msk
 
#define ADC_SQR1_SQ16_0   (0x01U << ADC_SQR1_SQ16_Pos)
 
#define ADC_SQR1_SQ16_1   (0x02U << ADC_SQR1_SQ16_Pos)
 
#define ADC_SQR1_SQ16_2   (0x04U << ADC_SQR1_SQ16_Pos)
 
#define ADC_SQR1_SQ16_3   (0x08U << ADC_SQR1_SQ16_Pos)
 
#define ADC_SQR1_SQ16_4   (0x10U << ADC_SQR1_SQ16_Pos)
 
#define ADC_SQR1_L_Msk   (0xFU << ADC_SQR1_L_Pos)
 
#define ADC_SQR1_L   ADC_SQR1_L_Msk
 
#define ADC_SQR1_L_0   (0x1U << ADC_SQR1_L_Pos)
 
#define ADC_SQR1_L_1   (0x2U << ADC_SQR1_L_Pos)
 
#define ADC_SQR1_L_2   (0x4U << ADC_SQR1_L_Pos)
 
#define ADC_SQR1_L_3   (0x8U << ADC_SQR1_L_Pos)
 
#define ADC_SQR2_SQ7_Msk   (0x1FU << ADC_SQR2_SQ7_Pos)
 
#define ADC_SQR2_SQ7   ADC_SQR2_SQ7_Msk
 
#define ADC_SQR2_SQ7_0   (0x01U << ADC_SQR2_SQ7_Pos)
 
#define ADC_SQR2_SQ7_1   (0x02U << ADC_SQR2_SQ7_Pos)
 
#define ADC_SQR2_SQ7_2   (0x04U << ADC_SQR2_SQ7_Pos)
 
#define ADC_SQR2_SQ7_3   (0x08U << ADC_SQR2_SQ7_Pos)
 
#define ADC_SQR2_SQ7_4   (0x10U << ADC_SQR2_SQ7_Pos)
 
#define ADC_SQR2_SQ8_Msk   (0x1FU << ADC_SQR2_SQ8_Pos)
 
#define ADC_SQR2_SQ8   ADC_SQR2_SQ8_Msk
 
#define ADC_SQR2_SQ8_0   (0x01U << ADC_SQR2_SQ8_Pos)
 
#define ADC_SQR2_SQ8_1   (0x02U << ADC_SQR2_SQ8_Pos)
 
#define ADC_SQR2_SQ8_2   (0x04U << ADC_SQR2_SQ8_Pos)
 
#define ADC_SQR2_SQ8_3   (0x08U << ADC_SQR2_SQ8_Pos)
 
#define ADC_SQR2_SQ8_4   (0x10U << ADC_SQR2_SQ8_Pos)
 
#define ADC_SQR2_SQ9_Msk   (0x1FU << ADC_SQR2_SQ9_Pos)
 
#define ADC_SQR2_SQ9   ADC_SQR2_SQ9_Msk
 
#define ADC_SQR2_SQ9_0   (0x01U << ADC_SQR2_SQ9_Pos)
 
#define ADC_SQR2_SQ9_1   (0x02U << ADC_SQR2_SQ9_Pos)
 
#define ADC_SQR2_SQ9_2   (0x04U << ADC_SQR2_SQ9_Pos)
 
#define ADC_SQR2_SQ9_3   (0x08U << ADC_SQR2_SQ9_Pos)
 
#define ADC_SQR2_SQ9_4   (0x10U << ADC_SQR2_SQ9_Pos)
 
#define ADC_SQR2_SQ10_Msk   (0x1FU << ADC_SQR2_SQ10_Pos)
 
#define ADC_SQR2_SQ10   ADC_SQR2_SQ10_Msk
 
#define ADC_SQR2_SQ10_0   (0x01U << ADC_SQR2_SQ10_Pos)
 
#define ADC_SQR2_SQ10_1   (0x02U << ADC_SQR2_SQ10_Pos)
 
#define ADC_SQR2_SQ10_2   (0x04U << ADC_SQR2_SQ10_Pos)
 
#define ADC_SQR2_SQ10_3   (0x08U << ADC_SQR2_SQ10_Pos)
 
#define ADC_SQR2_SQ10_4   (0x10U << ADC_SQR2_SQ10_Pos)
 
#define ADC_SQR2_SQ11_Msk   (0x1FU << ADC_SQR2_SQ11_Pos)
 
#define ADC_SQR2_SQ11   ADC_SQR2_SQ11_Msk
 
#define ADC_SQR2_SQ11_0   (0x01U << ADC_SQR2_SQ11_Pos)
 
#define ADC_SQR2_SQ11_1   (0x02U << ADC_SQR2_SQ11_Pos)
 
#define ADC_SQR2_SQ11_2   (0x04U << ADC_SQR2_SQ11_Pos)
 
#define ADC_SQR2_SQ11_3   (0x08U << ADC_SQR2_SQ11_Pos)
 
#define ADC_SQR2_SQ11_4   (0x10U << ADC_SQR2_SQ11_Pos)
 
#define ADC_SQR2_SQ12_Msk   (0x1FU << ADC_SQR2_SQ12_Pos)
 
#define ADC_SQR2_SQ12   ADC_SQR2_SQ12_Msk
 
#define ADC_SQR2_SQ12_0   (0x01U << ADC_SQR2_SQ12_Pos)
 
#define ADC_SQR2_SQ12_1   (0x02U << ADC_SQR2_SQ12_Pos)
 
#define ADC_SQR2_SQ12_2   (0x04U << ADC_SQR2_SQ12_Pos)
 
#define ADC_SQR2_SQ12_3   (0x08U << ADC_SQR2_SQ12_Pos)
 
#define ADC_SQR2_SQ12_4   (0x10U << ADC_SQR2_SQ12_Pos)
 
#define ADC_SQR3_SQ1_Msk   (0x1FU << ADC_SQR3_SQ1_Pos)
 
#define ADC_SQR3_SQ1   ADC_SQR3_SQ1_Msk
 
#define ADC_SQR3_SQ1_0   (0x01U << ADC_SQR3_SQ1_Pos)
 
#define ADC_SQR3_SQ1_1   (0x02U << ADC_SQR3_SQ1_Pos)
 
#define ADC_SQR3_SQ1_2   (0x04U << ADC_SQR3_SQ1_Pos)
 
#define ADC_SQR3_SQ1_3   (0x08U << ADC_SQR3_SQ1_Pos)
 
#define ADC_SQR3_SQ1_4   (0x10U << ADC_SQR3_SQ1_Pos)
 
#define ADC_SQR3_SQ2_Msk   (0x1FU << ADC_SQR3_SQ2_Pos)
 
#define ADC_SQR3_SQ2   ADC_SQR3_SQ2_Msk
 
#define ADC_SQR3_SQ2_0   (0x01U << ADC_SQR3_SQ2_Pos)
 
#define ADC_SQR3_SQ2_1   (0x02U << ADC_SQR3_SQ2_Pos)
 
#define ADC_SQR3_SQ2_2   (0x04U << ADC_SQR3_SQ2_Pos)
 
#define ADC_SQR3_SQ2_3   (0x08U << ADC_SQR3_SQ2_Pos)
 
#define ADC_SQR3_SQ2_4   (0x10U << ADC_SQR3_SQ2_Pos)
 
#define ADC_SQR3_SQ3_Msk   (0x1FU << ADC_SQR3_SQ3_Pos)
 
#define ADC_SQR3_SQ3   ADC_SQR3_SQ3_Msk
 
#define ADC_SQR3_SQ3_0   (0x01U << ADC_SQR3_SQ3_Pos)
 
#define ADC_SQR3_SQ3_1   (0x02U << ADC_SQR3_SQ3_Pos)
 
#define ADC_SQR3_SQ3_2   (0x04U << ADC_SQR3_SQ3_Pos)
 
#define ADC_SQR3_SQ3_3   (0x08U << ADC_SQR3_SQ3_Pos)
 
#define ADC_SQR3_SQ3_4   (0x10U << ADC_SQR3_SQ3_Pos)
 
#define ADC_SQR3_SQ4_Msk   (0x1FU << ADC_SQR3_SQ4_Pos)
 
#define ADC_SQR3_SQ4   ADC_SQR3_SQ4_Msk
 
#define ADC_SQR3_SQ4_0   (0x01U << ADC_SQR3_SQ4_Pos)
 
#define ADC_SQR3_SQ4_1   (0x02U << ADC_SQR3_SQ4_Pos)
 
#define ADC_SQR3_SQ4_2   (0x04U << ADC_SQR3_SQ4_Pos)
 
#define ADC_SQR3_SQ4_3   (0x08U << ADC_SQR3_SQ4_Pos)
 
#define ADC_SQR3_SQ4_4   (0x10U << ADC_SQR3_SQ4_Pos)
 
#define ADC_SQR3_SQ5_Msk   (0x1FU << ADC_SQR3_SQ5_Pos)
 
#define ADC_SQR3_SQ5   ADC_SQR3_SQ5_Msk
 
#define ADC_SQR3_SQ5_0   (0x01U << ADC_SQR3_SQ5_Pos)
 
#define ADC_SQR3_SQ5_1   (0x02U << ADC_SQR3_SQ5_Pos)
 
#define ADC_SQR3_SQ5_2   (0x04U << ADC_SQR3_SQ5_Pos)
 
#define ADC_SQR3_SQ5_3   (0x08U << ADC_SQR3_SQ5_Pos)
 
#define ADC_SQR3_SQ5_4   (0x10U << ADC_SQR3_SQ5_Pos)
 
#define ADC_SQR3_SQ6_Msk   (0x1FU << ADC_SQR3_SQ6_Pos)
 
#define ADC_SQR3_SQ6   ADC_SQR3_SQ6_Msk
 
#define ADC_SQR3_SQ6_0   (0x01U << ADC_SQR3_SQ6_Pos)
 
#define ADC_SQR3_SQ6_1   (0x02U << ADC_SQR3_SQ6_Pos)
 
#define ADC_SQR3_SQ6_2   (0x04U << ADC_SQR3_SQ6_Pos)
 
#define ADC_SQR3_SQ6_3   (0x08U << ADC_SQR3_SQ6_Pos)
 
#define ADC_SQR3_SQ6_4   (0x10U << ADC_SQR3_SQ6_Pos)
 
#define ADC_JSQR_JSQ1_Msk   (0x1FU << ADC_JSQR_JSQ1_Pos)
 
#define ADC_JSQR_JSQ1   ADC_JSQR_JSQ1_Msk
 
#define ADC_JSQR_JSQ1_0   (0x01U << ADC_JSQR_JSQ1_Pos)
 
#define ADC_JSQR_JSQ1_1   (0x02U << ADC_JSQR_JSQ1_Pos)
 
#define ADC_JSQR_JSQ1_2   (0x04U << ADC_JSQR_JSQ1_Pos)
 
#define ADC_JSQR_JSQ1_3   (0x08U << ADC_JSQR_JSQ1_Pos)
 
#define ADC_JSQR_JSQ1_4   (0x10U << ADC_JSQR_JSQ1_Pos)
 
#define ADC_JSQR_JSQ2_Msk   (0x1FU << ADC_JSQR_JSQ2_Pos)
 
#define ADC_JSQR_JSQ2   ADC_JSQR_JSQ2_Msk
 
#define ADC_JSQR_JSQ2_0   (0x01U << ADC_JSQR_JSQ2_Pos)
 
#define ADC_JSQR_JSQ2_1   (0x02U << ADC_JSQR_JSQ2_Pos)
 
#define ADC_JSQR_JSQ2_2   (0x04U << ADC_JSQR_JSQ2_Pos)
 
#define ADC_JSQR_JSQ2_3   (0x08U << ADC_JSQR_JSQ2_Pos)
 
#define ADC_JSQR_JSQ2_4   (0x10U << ADC_JSQR_JSQ2_Pos)
 
#define ADC_JSQR_JSQ3_Msk   (0x1FU << ADC_JSQR_JSQ3_Pos)
 
#define ADC_JSQR_JSQ3   ADC_JSQR_JSQ3_Msk
 
#define ADC_JSQR_JSQ3_0   (0x01U << ADC_JSQR_JSQ3_Pos)
 
#define ADC_JSQR_JSQ3_1   (0x02U << ADC_JSQR_JSQ3_Pos)
 
#define ADC_JSQR_JSQ3_2   (0x04U << ADC_JSQR_JSQ3_Pos)
 
#define ADC_JSQR_JSQ3_3   (0x08U << ADC_JSQR_JSQ3_Pos)
 
#define ADC_JSQR_JSQ3_4   (0x10U << ADC_JSQR_JSQ3_Pos)
 
#define ADC_JSQR_JSQ4_Msk   (0x1FU << ADC_JSQR_JSQ4_Pos)
 
#define ADC_JSQR_JSQ4   ADC_JSQR_JSQ4_Msk
 
#define ADC_JSQR_JSQ4_0   (0x01U << ADC_JSQR_JSQ4_Pos)
 
#define ADC_JSQR_JSQ4_1   (0x02U << ADC_JSQR_JSQ4_Pos)
 
#define ADC_JSQR_JSQ4_2   (0x04U << ADC_JSQR_JSQ4_Pos)
 
#define ADC_JSQR_JSQ4_3   (0x08U << ADC_JSQR_JSQ4_Pos)
 
#define ADC_JSQR_JSQ4_4   (0x10U << ADC_JSQR_JSQ4_Pos)
 
#define ADC_JSQR_JL_Msk   (0x3U << ADC_JSQR_JL_Pos)
 
#define ADC_JSQR_JL   ADC_JSQR_JL_Msk
 
#define ADC_JSQR_JL_0   (0x1U << ADC_JSQR_JL_Pos)
 
#define ADC_JSQR_JL_1   (0x2U << ADC_JSQR_JL_Pos)
 
#define ADC_JDR1_JDATA   ((uint16_t)0xFFFFU)
 
#define ADC_JDR2_JDATA   ((uint16_t)0xFFFFU)
 
#define ADC_JDR3_JDATA   ((uint16_t)0xFFFFU)
 
#define ADC_JDR4_JDATA   ((uint16_t)0xFFFFU)
 
#define ADC_DR_DATA_Msk   (0xFFFFU << ADC_DR_DATA_Pos)
 
#define ADC_DR_DATA   ADC_DR_DATA_Msk
 
#define ADC_DR_ADC2DATA_Msk   (0xFFFFU << ADC_DR_ADC2DATA_Pos)
 
#define ADC_DR_ADC2DATA   ADC_DR_ADC2DATA_Msk
 
#define ADC_CSR_AWD1_Msk   (0x1U << ADC_CSR_AWD1_Pos)
 
#define ADC_CSR_AWD1   ADC_CSR_AWD1_Msk
 
#define ADC_CSR_EOC1_Msk   (0x1U << ADC_CSR_EOC1_Pos)
 
#define ADC_CSR_EOC1   ADC_CSR_EOC1_Msk
 
#define ADC_CSR_JEOC1_Msk   (0x1U << ADC_CSR_JEOC1_Pos)
 
#define ADC_CSR_JEOC1   ADC_CSR_JEOC1_Msk
 
#define ADC_CSR_JSTRT1_Msk   (0x1U << ADC_CSR_JSTRT1_Pos)
 
#define ADC_CSR_JSTRT1   ADC_CSR_JSTRT1_Msk
 
#define ADC_CSR_STRT1_Msk   (0x1U << ADC_CSR_STRT1_Pos)
 
#define ADC_CSR_STRT1   ADC_CSR_STRT1_Msk
 
#define ADC_CSR_OVR1_Msk   (0x1U << ADC_CSR_OVR1_Pos)
 
#define ADC_CSR_OVR1   ADC_CSR_OVR1_Msk
 
#define ADC_CSR_AWD2_Msk   (0x1U << ADC_CSR_AWD2_Pos)
 
#define ADC_CSR_AWD2   ADC_CSR_AWD2_Msk
 
#define ADC_CSR_EOC2_Msk   (0x1U << ADC_CSR_EOC2_Pos)
 
#define ADC_CSR_EOC2   ADC_CSR_EOC2_Msk
 
#define ADC_CSR_JEOC2_Msk   (0x1U << ADC_CSR_JEOC2_Pos)
 
#define ADC_CSR_JEOC2   ADC_CSR_JEOC2_Msk
 
#define ADC_CSR_JSTRT2_Msk   (0x1U << ADC_CSR_JSTRT2_Pos)
 
#define ADC_CSR_JSTRT2   ADC_CSR_JSTRT2_Msk
 
#define ADC_CSR_STRT2_Msk   (0x1U << ADC_CSR_STRT2_Pos)
 
#define ADC_CSR_STRT2   ADC_CSR_STRT2_Msk
 
#define ADC_CSR_OVR2_Msk   (0x1U << ADC_CSR_OVR2_Pos)
 
#define ADC_CSR_OVR2   ADC_CSR_OVR2_Msk
 
#define ADC_CSR_AWD3_Msk   (0x1U << ADC_CSR_AWD3_Pos)
 
#define ADC_CSR_AWD3   ADC_CSR_AWD3_Msk
 
#define ADC_CSR_EOC3_Msk   (0x1U << ADC_CSR_EOC3_Pos)
 
#define ADC_CSR_EOC3   ADC_CSR_EOC3_Msk
 
#define ADC_CSR_JEOC3_Msk   (0x1U << ADC_CSR_JEOC3_Pos)
 
#define ADC_CSR_JEOC3   ADC_CSR_JEOC3_Msk
 
#define ADC_CSR_JSTRT3_Msk   (0x1U << ADC_CSR_JSTRT3_Pos)
 
#define ADC_CSR_JSTRT3   ADC_CSR_JSTRT3_Msk
 
#define ADC_CSR_STRT3_Msk   (0x1U << ADC_CSR_STRT3_Pos)
 
#define ADC_CSR_STRT3   ADC_CSR_STRT3_Msk
 
#define ADC_CSR_OVR3_Msk   (0x1U << ADC_CSR_OVR3_Pos)
 
#define ADC_CSR_OVR3   ADC_CSR_OVR3_Msk
 
#define ADC_CCR_MULTI_Msk   (0x1FU << ADC_CCR_MULTI_Pos)
 
#define ADC_CCR_MULTI   ADC_CCR_MULTI_Msk
 
#define ADC_CCR_MULTI_0   (0x01U << ADC_CCR_MULTI_Pos)
 
#define ADC_CCR_MULTI_1   (0x02U << ADC_CCR_MULTI_Pos)
 
#define ADC_CCR_MULTI_2   (0x04U << ADC_CCR_MULTI_Pos)
 
#define ADC_CCR_MULTI_3   (0x08U << ADC_CCR_MULTI_Pos)
 
#define ADC_CCR_MULTI_4   (0x10U << ADC_CCR_MULTI_Pos)
 
#define ADC_CCR_DELAY_Msk   (0xFU << ADC_CCR_DELAY_Pos)
 
#define ADC_CCR_DELAY   ADC_CCR_DELAY_Msk
 
#define ADC_CCR_DELAY_0   (0x1U << ADC_CCR_DELAY_Pos)
 
#define ADC_CCR_DELAY_1   (0x2U << ADC_CCR_DELAY_Pos)
 
#define ADC_CCR_DELAY_2   (0x4U << ADC_CCR_DELAY_Pos)
 
#define ADC_CCR_DELAY_3   (0x8U << ADC_CCR_DELAY_Pos)
 
#define ADC_CCR_DDS_Msk   (0x1U << ADC_CCR_DDS_Pos)
 
#define ADC_CCR_DDS   ADC_CCR_DDS_Msk
 
#define ADC_CCR_DMA_Msk   (0x3U << ADC_CCR_DMA_Pos)
 
#define ADC_CCR_DMA   ADC_CCR_DMA_Msk
 
#define ADC_CCR_DMA_0   (0x1U << ADC_CCR_DMA_Pos)
 
#define ADC_CCR_DMA_1   (0x2U << ADC_CCR_DMA_Pos)
 
#define ADC_CCR_ADCPRE_Msk   (0x3U << ADC_CCR_ADCPRE_Pos)
 
#define ADC_CCR_ADCPRE   ADC_CCR_ADCPRE_Msk
 
#define ADC_CCR_ADCPRE_0   (0x1U << ADC_CCR_ADCPRE_Pos)
 
#define ADC_CCR_ADCPRE_1   (0x2U << ADC_CCR_ADCPRE_Pos)
 
#define ADC_CCR_VBATE_Msk   (0x1U << ADC_CCR_VBATE_Pos)
 
#define ADC_CCR_VBATE   ADC_CCR_VBATE_Msk
 
#define ADC_CCR_TSVREFE_Msk   (0x1U << ADC_CCR_TSVREFE_Pos)
 
#define ADC_CCR_TSVREFE   ADC_CCR_TSVREFE_Msk
 
#define ADC_CDR_DATA1_Msk   (0xFFFFU << ADC_CDR_DATA1_Pos)
 
#define ADC_CDR_DATA1   ADC_CDR_DATA1_Msk
 
#define ADC_CDR_DATA2_Msk   (0xFFFFU << ADC_CDR_DATA2_Pos)
 
#define ADC_CDR_DATA2   ADC_CDR_DATA2_Msk
 
#define CAN_MCR_INRQ_Pos   (0U)
 
#define CAN_MCR_INRQ_Msk   (0x1U << CAN_MCR_INRQ_Pos)
 
#define CAN_MCR_INRQ   CAN_MCR_INRQ_Msk
 
#define CAN_MCR_SLEEP_Msk   (0x1U << CAN_MCR_SLEEP_Pos)
 
#define CAN_MCR_SLEEP   CAN_MCR_SLEEP_Msk
 
#define CAN_MCR_TXFP_Msk   (0x1U << CAN_MCR_TXFP_Pos)
 
#define CAN_MCR_TXFP   CAN_MCR_TXFP_Msk
 
#define CAN_MCR_RFLM_Msk   (0x1U << CAN_MCR_RFLM_Pos)
 
#define CAN_MCR_RFLM   CAN_MCR_RFLM_Msk
 
#define CAN_MCR_NART_Msk   (0x1U << CAN_MCR_NART_Pos)
 
#define CAN_MCR_NART   CAN_MCR_NART_Msk
 
#define CAN_MCR_AWUM_Msk   (0x1U << CAN_MCR_AWUM_Pos)
 
#define CAN_MCR_AWUM   CAN_MCR_AWUM_Msk
 
#define CAN_MCR_ABOM_Msk   (0x1U << CAN_MCR_ABOM_Pos)
 
#define CAN_MCR_ABOM   CAN_MCR_ABOM_Msk
 
#define CAN_MCR_TTCM_Msk   (0x1U << CAN_MCR_TTCM_Pos)
 
#define CAN_MCR_TTCM   CAN_MCR_TTCM_Msk
 
#define CAN_MCR_RESET_Msk   (0x1U << CAN_MCR_RESET_Pos)
 
#define CAN_MCR_RESET   CAN_MCR_RESET_Msk
 
#define CAN_MSR_INAK_Msk   (0x1U << CAN_MSR_INAK_Pos)
 
#define CAN_MSR_INAK   CAN_MSR_INAK_Msk
 
#define CAN_MSR_SLAK_Msk   (0x1U << CAN_MSR_SLAK_Pos)
 
#define CAN_MSR_SLAK   CAN_MSR_SLAK_Msk
 
#define CAN_MSR_ERRI_Msk   (0x1U << CAN_MSR_ERRI_Pos)
 
#define CAN_MSR_ERRI   CAN_MSR_ERRI_Msk
 
#define CAN_MSR_WKUI_Msk   (0x1U << CAN_MSR_WKUI_Pos)
 
#define CAN_MSR_WKUI   CAN_MSR_WKUI_Msk
 
#define CAN_MSR_SLAKI_Msk   (0x1U << CAN_MSR_SLAKI_Pos)
 
#define CAN_MSR_SLAKI   CAN_MSR_SLAKI_Msk
 
#define CAN_MSR_TXM_Msk   (0x1U << CAN_MSR_TXM_Pos)
 
#define CAN_MSR_TXM   CAN_MSR_TXM_Msk
 
#define CAN_MSR_RXM_Msk   (0x1U << CAN_MSR_RXM_Pos)
 
#define CAN_MSR_RXM   CAN_MSR_RXM_Msk
 
#define CAN_MSR_SAMP_Msk   (0x1U << CAN_MSR_SAMP_Pos)
 
#define CAN_MSR_SAMP   CAN_MSR_SAMP_Msk
 
#define CAN_MSR_RX_Msk   (0x1U << CAN_MSR_RX_Pos)
 
#define CAN_MSR_RX   CAN_MSR_RX_Msk
 
#define CAN_TSR_RQCP0_Msk   (0x1U << CAN_TSR_RQCP0_Pos)
 
#define CAN_TSR_RQCP0   CAN_TSR_RQCP0_Msk
 
#define CAN_TSR_TXOK0_Msk   (0x1U << CAN_TSR_TXOK0_Pos)
 
#define CAN_TSR_TXOK0   CAN_TSR_TXOK0_Msk
 
#define CAN_TSR_ALST0_Msk   (0x1U << CAN_TSR_ALST0_Pos)
 
#define CAN_TSR_ALST0   CAN_TSR_ALST0_Msk
 
#define CAN_TSR_TERR0_Msk   (0x1U << CAN_TSR_TERR0_Pos)
 
#define CAN_TSR_TERR0   CAN_TSR_TERR0_Msk
 
#define CAN_TSR_ABRQ0_Msk   (0x1U << CAN_TSR_ABRQ0_Pos)
 
#define CAN_TSR_ABRQ0   CAN_TSR_ABRQ0_Msk
 
#define CAN_TSR_RQCP1_Msk   (0x1U << CAN_TSR_RQCP1_Pos)
 
#define CAN_TSR_RQCP1   CAN_TSR_RQCP1_Msk
 
#define CAN_TSR_TXOK1_Msk   (0x1U << CAN_TSR_TXOK1_Pos)
 
#define CAN_TSR_TXOK1   CAN_TSR_TXOK1_Msk
 
#define CAN_TSR_ALST1_Msk   (0x1U << CAN_TSR_ALST1_Pos)
 
#define CAN_TSR_ALST1   CAN_TSR_ALST1_Msk
 
#define CAN_TSR_TERR1_Msk   (0x1U << CAN_TSR_TERR1_Pos)
 
#define CAN_TSR_TERR1   CAN_TSR_TERR1_Msk
 
#define CAN_TSR_ABRQ1_Msk   (0x1U << CAN_TSR_ABRQ1_Pos)
 
#define CAN_TSR_ABRQ1   CAN_TSR_ABRQ1_Msk
 
#define CAN_TSR_RQCP2_Msk   (0x1U << CAN_TSR_RQCP2_Pos)
 
#define CAN_TSR_RQCP2   CAN_TSR_RQCP2_Msk
 
#define CAN_TSR_TXOK2_Msk   (0x1U << CAN_TSR_TXOK2_Pos)
 
#define CAN_TSR_TXOK2   CAN_TSR_TXOK2_Msk
 
#define CAN_TSR_ALST2_Msk   (0x1U << CAN_TSR_ALST2_Pos)
 
#define CAN_TSR_ALST2   CAN_TSR_ALST2_Msk
 
#define CAN_TSR_TERR2_Msk   (0x1U << CAN_TSR_TERR2_Pos)
 
#define CAN_TSR_TERR2   CAN_TSR_TERR2_Msk
 
#define CAN_TSR_ABRQ2_Msk   (0x1U << CAN_TSR_ABRQ2_Pos)
 
#define CAN_TSR_ABRQ2   CAN_TSR_ABRQ2_Msk
 
#define CAN_TSR_CODE_Msk   (0x3U << CAN_TSR_CODE_Pos)
 
#define CAN_TSR_CODE   CAN_TSR_CODE_Msk
 
#define CAN_TSR_TME_Msk   (0x7U << CAN_TSR_TME_Pos)
 
#define CAN_TSR_TME   CAN_TSR_TME_Msk
 
#define CAN_TSR_TME0_Msk   (0x1U << CAN_TSR_TME0_Pos)
 
#define CAN_TSR_TME0   CAN_TSR_TME0_Msk
 
#define CAN_TSR_TME1_Msk   (0x1U << CAN_TSR_TME1_Pos)
 
#define CAN_TSR_TME1   CAN_TSR_TME1_Msk
 
#define CAN_TSR_TME2_Msk   (0x1U << CAN_TSR_TME2_Pos)
 
#define CAN_TSR_TME2   CAN_TSR_TME2_Msk
 
#define CAN_TSR_LOW_Msk   (0x7U << CAN_TSR_LOW_Pos)
 
#define CAN_TSR_LOW   CAN_TSR_LOW_Msk
 
#define CAN_TSR_LOW0_Msk   (0x1U << CAN_TSR_LOW0_Pos)
 
#define CAN_TSR_LOW0   CAN_TSR_LOW0_Msk
 
#define CAN_TSR_LOW1_Msk   (0x1U << CAN_TSR_LOW1_Pos)
 
#define CAN_TSR_LOW1   CAN_TSR_LOW1_Msk
 
#define CAN_TSR_LOW2_Msk   (0x1U << CAN_TSR_LOW2_Pos)
 
#define CAN_TSR_LOW2   CAN_TSR_LOW2_Msk
 
#define CAN_RF0R_FMP0_Msk   (0x3U << CAN_RF0R_FMP0_Pos)
 
#define CAN_RF0R_FMP0   CAN_RF0R_FMP0_Msk
 
#define CAN_RF0R_FULL0_Msk   (0x1U << CAN_RF0R_FULL0_Pos)
 
#define CAN_RF0R_FULL0   CAN_RF0R_FULL0_Msk
 
#define CAN_RF0R_FOVR0_Msk   (0x1U << CAN_RF0R_FOVR0_Pos)
 
#define CAN_RF0R_FOVR0   CAN_RF0R_FOVR0_Msk
 
#define CAN_RF0R_RFOM0_Msk   (0x1U << CAN_RF0R_RFOM0_Pos)
 
#define CAN_RF0R_RFOM0   CAN_RF0R_RFOM0_Msk
 
#define CAN_RF1R_FMP1_Msk   (0x3U << CAN_RF1R_FMP1_Pos)
 
#define CAN_RF1R_FMP1   CAN_RF1R_FMP1_Msk
 
#define CAN_RF1R_FULL1_Msk   (0x1U << CAN_RF1R_FULL1_Pos)
 
#define CAN_RF1R_FULL1   CAN_RF1R_FULL1_Msk
 
#define CAN_RF1R_FOVR1_Msk   (0x1U << CAN_RF1R_FOVR1_Pos)
 
#define CAN_RF1R_FOVR1   CAN_RF1R_FOVR1_Msk
 
#define CAN_RF1R_RFOM1_Msk   (0x1U << CAN_RF1R_RFOM1_Pos)
 
#define CAN_RF1R_RFOM1   CAN_RF1R_RFOM1_Msk
 
#define CAN_IER_TMEIE_Msk   (0x1U << CAN_IER_TMEIE_Pos)
 
#define CAN_IER_TMEIE   CAN_IER_TMEIE_Msk
 
#define CAN_IER_FMPIE0_Msk   (0x1U << CAN_IER_FMPIE0_Pos)
 
#define CAN_IER_FMPIE0   CAN_IER_FMPIE0_Msk
 
#define CAN_IER_FFIE0_Msk   (0x1U << CAN_IER_FFIE0_Pos)
 
#define CAN_IER_FFIE0   CAN_IER_FFIE0_Msk
 
#define CAN_IER_FOVIE0_Msk   (0x1U << CAN_IER_FOVIE0_Pos)
 
#define CAN_IER_FOVIE0   CAN_IER_FOVIE0_Msk
 
#define CAN_IER_FMPIE1_Msk   (0x1U << CAN_IER_FMPIE1_Pos)
 
#define CAN_IER_FMPIE1   CAN_IER_FMPIE1_Msk
 
#define CAN_IER_FFIE1_Msk   (0x1U << CAN_IER_FFIE1_Pos)
 
#define CAN_IER_FFIE1   CAN_IER_FFIE1_Msk
 
#define CAN_IER_FOVIE1_Msk   (0x1U << CAN_IER_FOVIE1_Pos)
 
#define CAN_IER_FOVIE1   CAN_IER_FOVIE1_Msk
 
#define CAN_IER_EWGIE_Msk   (0x1U << CAN_IER_EWGIE_Pos)
 
#define CAN_IER_EWGIE   CAN_IER_EWGIE_Msk
 
#define CAN_IER_EPVIE_Msk   (0x1U << CAN_IER_EPVIE_Pos)
 
#define CAN_IER_EPVIE   CAN_IER_EPVIE_Msk
 
#define CAN_IER_BOFIE_Msk   (0x1U << CAN_IER_BOFIE_Pos)
 
#define CAN_IER_BOFIE   CAN_IER_BOFIE_Msk
 
#define CAN_IER_LECIE_Msk   (0x1U << CAN_IER_LECIE_Pos)
 
#define CAN_IER_LECIE   CAN_IER_LECIE_Msk
 
#define CAN_IER_ERRIE_Msk   (0x1U << CAN_IER_ERRIE_Pos)
 
#define CAN_IER_ERRIE   CAN_IER_ERRIE_Msk
 
#define CAN_IER_WKUIE_Msk   (0x1U << CAN_IER_WKUIE_Pos)
 
#define CAN_IER_WKUIE   CAN_IER_WKUIE_Msk
 
#define CAN_IER_SLKIE_Msk   (0x1U << CAN_IER_SLKIE_Pos)
 
#define CAN_IER_SLKIE   CAN_IER_SLKIE_Msk
 
#define CAN_ESR_EWGF_Msk   (0x1U << CAN_ESR_EWGF_Pos)
 
#define CAN_ESR_EWGF   CAN_ESR_EWGF_Msk
 
#define CAN_ESR_EPVF_Msk   (0x1U << CAN_ESR_EPVF_Pos)
 
#define CAN_ESR_EPVF   CAN_ESR_EPVF_Msk
 
#define CAN_ESR_BOFF_Msk   (0x1U << CAN_ESR_BOFF_Pos)
 
#define CAN_ESR_BOFF   CAN_ESR_BOFF_Msk
 
#define CAN_ESR_LEC_Msk   (0x7U << CAN_ESR_LEC_Pos)
 
#define CAN_ESR_LEC   CAN_ESR_LEC_Msk
 
#define CAN_ESR_LEC_0   (0x1U << CAN_ESR_LEC_Pos)
 
#define CAN_ESR_LEC_1   (0x2U << CAN_ESR_LEC_Pos)
 
#define CAN_ESR_LEC_2   (0x4U << CAN_ESR_LEC_Pos)
 
#define CAN_ESR_TEC_Msk   (0xFFU << CAN_ESR_TEC_Pos)
 
#define CAN_ESR_TEC   CAN_ESR_TEC_Msk
 
#define CAN_ESR_REC_Msk   (0xFFU << CAN_ESR_REC_Pos)
 
#define CAN_ESR_REC   CAN_ESR_REC_Msk
 
#define CAN_BTR_BRP_Msk   (0x3FFU << CAN_BTR_BRP_Pos)
 
#define CAN_BTR_BRP   CAN_BTR_BRP_Msk
 
#define CAN_BTR_TS1_Msk   (0xFU << CAN_BTR_TS1_Pos)
 
#define CAN_BTR_TS1   CAN_BTR_TS1_Msk
 
#define CAN_BTR_TS1_0   (0x1U << CAN_BTR_TS1_Pos)
 
#define CAN_BTR_TS1_1   (0x2U << CAN_BTR_TS1_Pos)
 
#define CAN_BTR_TS1_2   (0x4U << CAN_BTR_TS1_Pos)
 
#define CAN_BTR_TS1_3   (0x8U << CAN_BTR_TS1_Pos)
 
#define CAN_BTR_TS2_Msk   (0x7U << CAN_BTR_TS2_Pos)
 
#define CAN_BTR_TS2   CAN_BTR_TS2_Msk
 
#define CAN_BTR_TS2_0   (0x1U << CAN_BTR_TS2_Pos)
 
#define CAN_BTR_TS2_1   (0x2U << CAN_BTR_TS2_Pos)
 
#define CAN_BTR_TS2_2   (0x4U << CAN_BTR_TS2_Pos)
 
#define CAN_BTR_SJW_Msk   (0x3U << CAN_BTR_SJW_Pos)
 
#define CAN_BTR_SJW   CAN_BTR_SJW_Msk
 
#define CAN_BTR_SJW_0   (0x1U << CAN_BTR_SJW_Pos)
 
#define CAN_BTR_SJW_1   (0x2U << CAN_BTR_SJW_Pos)
 
#define CAN_BTR_LBKM_Msk   (0x1U << CAN_BTR_LBKM_Pos)
 
#define CAN_BTR_LBKM   CAN_BTR_LBKM_Msk
 
#define CAN_BTR_SILM_Msk   (0x1U << CAN_BTR_SILM_Pos)
 
#define CAN_BTR_SILM   CAN_BTR_SILM_Msk
 
#define CAN_TI0R_TXRQ_Msk   (0x1U << CAN_TI0R_TXRQ_Pos)
 
#define CAN_TI0R_TXRQ   CAN_TI0R_TXRQ_Msk
 
#define CAN_TI0R_RTR_Msk   (0x1U << CAN_TI0R_RTR_Pos)
 
#define CAN_TI0R_RTR   CAN_TI0R_RTR_Msk
 
#define CAN_TI0R_IDE_Msk   (0x1U << CAN_TI0R_IDE_Pos)
 
#define CAN_TI0R_IDE   CAN_TI0R_IDE_Msk
 
#define CAN_TI0R_EXID_Msk   (0x3FFFFU << CAN_TI0R_EXID_Pos)
 
#define CAN_TI0R_EXID   CAN_TI0R_EXID_Msk
 
#define CAN_TI0R_STID_Msk   (0x7FFU << CAN_TI0R_STID_Pos)
 
#define CAN_TI0R_STID   CAN_TI0R_STID_Msk
 
#define CAN_TDT0R_DLC_Msk   (0xFU << CAN_TDT0R_DLC_Pos)
 
#define CAN_TDT0R_DLC   CAN_TDT0R_DLC_Msk
 
#define CAN_TDT0R_TGT_Msk   (0x1U << CAN_TDT0R_TGT_Pos)
 
#define CAN_TDT0R_TGT   CAN_TDT0R_TGT_Msk
 
#define CAN_TDT0R_TIME_Msk   (0xFFFFU << CAN_TDT0R_TIME_Pos)
 
#define CAN_TDT0R_TIME   CAN_TDT0R_TIME_Msk
 
#define CAN_TDL0R_DATA0_Msk   (0xFFU << CAN_TDL0R_DATA0_Pos)
 
#define CAN_TDL0R_DATA0   CAN_TDL0R_DATA0_Msk
 
#define CAN_TDL0R_DATA1_Msk   (0xFFU << CAN_TDL0R_DATA1_Pos)
 
#define CAN_TDL0R_DATA1   CAN_TDL0R_DATA1_Msk
 
#define CAN_TDL0R_DATA2_Msk   (0xFFU << CAN_TDL0R_DATA2_Pos)
 
#define CAN_TDL0R_DATA2   CAN_TDL0R_DATA2_Msk
 
#define CAN_TDL0R_DATA3_Msk   (0xFFU << CAN_TDL0R_DATA3_Pos)
 
#define CAN_TDL0R_DATA3   CAN_TDL0R_DATA3_Msk
 
#define CAN_TDH0R_DATA4_Msk   (0xFFU << CAN_TDH0R_DATA4_Pos)
 
#define CAN_TDH0R_DATA4   CAN_TDH0R_DATA4_Msk
 
#define CAN_TDH0R_DATA5_Msk   (0xFFU << CAN_TDH0R_DATA5_Pos)
 
#define CAN_TDH0R_DATA5   CAN_TDH0R_DATA5_Msk
 
#define CAN_TDH0R_DATA6_Msk   (0xFFU << CAN_TDH0R_DATA6_Pos)
 
#define CAN_TDH0R_DATA6   CAN_TDH0R_DATA6_Msk
 
#define CAN_TDH0R_DATA7_Msk   (0xFFU << CAN_TDH0R_DATA7_Pos)
 
#define CAN_TDH0R_DATA7   CAN_TDH0R_DATA7_Msk
 
#define CAN_TI1R_TXRQ_Msk   (0x1U << CAN_TI1R_TXRQ_Pos)
 
#define CAN_TI1R_TXRQ   CAN_TI1R_TXRQ_Msk
 
#define CAN_TI1R_RTR_Msk   (0x1U << CAN_TI1R_RTR_Pos)
 
#define CAN_TI1R_RTR   CAN_TI1R_RTR_Msk
 
#define CAN_TI1R_IDE_Msk   (0x1U << CAN_TI1R_IDE_Pos)
 
#define CAN_TI1R_IDE   CAN_TI1R_IDE_Msk
 
#define CAN_TI1R_EXID_Msk   (0x3FFFFU << CAN_TI1R_EXID_Pos)
 
#define CAN_TI1R_EXID   CAN_TI1R_EXID_Msk
 
#define CAN_TI1R_STID_Msk   (0x7FFU << CAN_TI1R_STID_Pos)
 
#define CAN_TI1R_STID   CAN_TI1R_STID_Msk
 
#define CAN_TDT1R_DLC_Msk   (0xFU << CAN_TDT1R_DLC_Pos)
 
#define CAN_TDT1R_DLC   CAN_TDT1R_DLC_Msk
 
#define CAN_TDT1R_TGT_Msk   (0x1U << CAN_TDT1R_TGT_Pos)
 
#define CAN_TDT1R_TGT   CAN_TDT1R_TGT_Msk
 
#define CAN_TDT1R_TIME_Msk   (0xFFFFU << CAN_TDT1R_TIME_Pos)
 
#define CAN_TDT1R_TIME   CAN_TDT1R_TIME_Msk
 
#define CAN_TDL1R_DATA0_Msk   (0xFFU << CAN_TDL1R_DATA0_Pos)
 
#define CAN_TDL1R_DATA0   CAN_TDL1R_DATA0_Msk
 
#define CAN_TDL1R_DATA1_Msk   (0xFFU << CAN_TDL1R_DATA1_Pos)
 
#define CAN_TDL1R_DATA1   CAN_TDL1R_DATA1_Msk
 
#define CAN_TDL1R_DATA2_Msk   (0xFFU << CAN_TDL1R_DATA2_Pos)
 
#define CAN_TDL1R_DATA2   CAN_TDL1R_DATA2_Msk
 
#define CAN_TDL1R_DATA3_Msk   (0xFFU << CAN_TDL1R_DATA3_Pos)
 
#define CAN_TDL1R_DATA3   CAN_TDL1R_DATA3_Msk
 
#define CAN_TDH1R_DATA4_Msk   (0xFFU << CAN_TDH1R_DATA4_Pos)
 
#define CAN_TDH1R_DATA4   CAN_TDH1R_DATA4_Msk
 
#define CAN_TDH1R_DATA5_Msk   (0xFFU << CAN_TDH1R_DATA5_Pos)
 
#define CAN_TDH1R_DATA5   CAN_TDH1R_DATA5_Msk
 
#define CAN_TDH1R_DATA6_Msk   (0xFFU << CAN_TDH1R_DATA6_Pos)
 
#define CAN_TDH1R_DATA6   CAN_TDH1R_DATA6_Msk
 
#define CAN_TDH1R_DATA7_Msk   (0xFFU << CAN_TDH1R_DATA7_Pos)
 
#define CAN_TDH1R_DATA7   CAN_TDH1R_DATA7_Msk
 
#define CAN_TI2R_TXRQ_Msk   (0x1U << CAN_TI2R_TXRQ_Pos)
 
#define CAN_TI2R_TXRQ   CAN_TI2R_TXRQ_Msk
 
#define CAN_TI2R_RTR_Msk   (0x1U << CAN_TI2R_RTR_Pos)
 
#define CAN_TI2R_RTR   CAN_TI2R_RTR_Msk
 
#define CAN_TI2R_IDE_Msk   (0x1U << CAN_TI2R_IDE_Pos)
 
#define CAN_TI2R_IDE   CAN_TI2R_IDE_Msk
 
#define CAN_TI2R_EXID_Msk   (0x3FFFFU << CAN_TI2R_EXID_Pos)
 
#define CAN_TI2R_EXID   CAN_TI2R_EXID_Msk
 
#define CAN_TI2R_STID_Msk   (0x7FFU << CAN_TI2R_STID_Pos)
 
#define CAN_TI2R_STID   CAN_TI2R_STID_Msk
 
#define CAN_TDT2R_DLC_Msk   (0xFU << CAN_TDT2R_DLC_Pos)
 
#define CAN_TDT2R_DLC   CAN_TDT2R_DLC_Msk
 
#define CAN_TDT2R_TGT_Msk   (0x1U << CAN_TDT2R_TGT_Pos)
 
#define CAN_TDT2R_TGT   CAN_TDT2R_TGT_Msk
 
#define CAN_TDT2R_TIME_Msk   (0xFFFFU << CAN_TDT2R_TIME_Pos)
 
#define CAN_TDT2R_TIME   CAN_TDT2R_TIME_Msk
 
#define CAN_TDL2R_DATA0_Msk   (0xFFU << CAN_TDL2R_DATA0_Pos)
 
#define CAN_TDL2R_DATA0   CAN_TDL2R_DATA0_Msk
 
#define CAN_TDL2R_DATA1_Msk   (0xFFU << CAN_TDL2R_DATA1_Pos)
 
#define CAN_TDL2R_DATA1   CAN_TDL2R_DATA1_Msk
 
#define CAN_TDL2R_DATA2_Msk   (0xFFU << CAN_TDL2R_DATA2_Pos)
 
#define CAN_TDL2R_DATA2   CAN_TDL2R_DATA2_Msk
 
#define CAN_TDL2R_DATA3_Msk   (0xFFU << CAN_TDL2R_DATA3_Pos)
 
#define CAN_TDL2R_DATA3   CAN_TDL2R_DATA3_Msk
 
#define CAN_TDH2R_DATA4_Msk   (0xFFU << CAN_TDH2R_DATA4_Pos)
 
#define CAN_TDH2R_DATA4   CAN_TDH2R_DATA4_Msk
 
#define CAN_TDH2R_DATA5_Msk   (0xFFU << CAN_TDH2R_DATA5_Pos)
 
#define CAN_TDH2R_DATA5   CAN_TDH2R_DATA5_Msk
 
#define CAN_TDH2R_DATA6_Msk   (0xFFU << CAN_TDH2R_DATA6_Pos)
 
#define CAN_TDH2R_DATA6   CAN_TDH2R_DATA6_Msk
 
#define CAN_TDH2R_DATA7_Msk   (0xFFU << CAN_TDH2R_DATA7_Pos)
 
#define CAN_TDH2R_DATA7   CAN_TDH2R_DATA7_Msk
 
#define CAN_RI0R_RTR_Msk   (0x1U << CAN_RI0R_RTR_Pos)
 
#define CAN_RI0R_RTR   CAN_RI0R_RTR_Msk
 
#define CAN_RI0R_IDE_Msk   (0x1U << CAN_RI0R_IDE_Pos)
 
#define CAN_RI0R_IDE   CAN_RI0R_IDE_Msk
 
#define CAN_RI0R_EXID_Msk   (0x3FFFFU << CAN_RI0R_EXID_Pos)
 
#define CAN_RI0R_EXID   CAN_RI0R_EXID_Msk
 
#define CAN_RI0R_STID_Msk   (0x7FFU << CAN_RI0R_STID_Pos)
 
#define CAN_RI0R_STID   CAN_RI0R_STID_Msk
 
#define CAN_RDT0R_DLC_Msk   (0xFU << CAN_RDT0R_DLC_Pos)
 
#define CAN_RDT0R_DLC   CAN_RDT0R_DLC_Msk
 
#define CAN_RDT0R_FMI_Msk   (0xFFU << CAN_RDT0R_FMI_Pos)
 
#define CAN_RDT0R_FMI   CAN_RDT0R_FMI_Msk
 
#define CAN_RDT0R_TIME_Msk   (0xFFFFU << CAN_RDT0R_TIME_Pos)
 
#define CAN_RDT0R_TIME   CAN_RDT0R_TIME_Msk
 
#define CAN_RDL0R_DATA0_Msk   (0xFFU << CAN_RDL0R_DATA0_Pos)
 
#define CAN_RDL0R_DATA0   CAN_RDL0R_DATA0_Msk
 
#define CAN_RDL0R_DATA1_Msk   (0xFFU << CAN_RDL0R_DATA1_Pos)
 
#define CAN_RDL0R_DATA1   CAN_RDL0R_DATA1_Msk
 
#define CAN_RDL0R_DATA2_Msk   (0xFFU << CAN_RDL0R_DATA2_Pos)
 
#define CAN_RDL0R_DATA2   CAN_RDL0R_DATA2_Msk
 
#define CAN_RDL0R_DATA3_Msk   (0xFFU << CAN_RDL0R_DATA3_Pos)
 
#define CAN_RDL0R_DATA3   CAN_RDL0R_DATA3_Msk
 
#define CAN_RDH0R_DATA4_Msk   (0xFFU << CAN_RDH0R_DATA4_Pos)
 
#define CAN_RDH0R_DATA4   CAN_RDH0R_DATA4_Msk
 
#define CAN_RDH0R_DATA5_Msk   (0xFFU << CAN_RDH0R_DATA5_Pos)
 
#define CAN_RDH0R_DATA5   CAN_RDH0R_DATA5_Msk
 
#define CAN_RDH0R_DATA6_Msk   (0xFFU << CAN_RDH0R_DATA6_Pos)
 
#define CAN_RDH0R_DATA6   CAN_RDH0R_DATA6_Msk
 
#define CAN_RDH0R_DATA7_Msk   (0xFFU << CAN_RDH0R_DATA7_Pos)
 
#define CAN_RDH0R_DATA7   CAN_RDH0R_DATA7_Msk
 
#define CAN_RI1R_RTR_Msk   (0x1U << CAN_RI1R_RTR_Pos)
 
#define CAN_RI1R_RTR   CAN_RI1R_RTR_Msk
 
#define CAN_RI1R_IDE_Msk   (0x1U << CAN_RI1R_IDE_Pos)
 
#define CAN_RI1R_IDE   CAN_RI1R_IDE_Msk
 
#define CAN_RI1R_EXID_Msk   (0x3FFFFU << CAN_RI1R_EXID_Pos)
 
#define CAN_RI1R_EXID   CAN_RI1R_EXID_Msk
 
#define CAN_RI1R_STID_Msk   (0x7FFU << CAN_RI1R_STID_Pos)
 
#define CAN_RI1R_STID   CAN_RI1R_STID_Msk
 
#define CAN_RDT1R_DLC_Msk   (0xFU << CAN_RDT1R_DLC_Pos)
 
#define CAN_RDT1R_DLC   CAN_RDT1R_DLC_Msk
 
#define CAN_RDT1R_FMI_Msk   (0xFFU << CAN_RDT1R_FMI_Pos)
 
#define CAN_RDT1R_FMI   CAN_RDT1R_FMI_Msk
 
#define CAN_RDT1R_TIME_Msk   (0xFFFFU << CAN_RDT1R_TIME_Pos)
 
#define CAN_RDT1R_TIME   CAN_RDT1R_TIME_Msk
 
#define CAN_RDL1R_DATA0_Msk   (0xFFU << CAN_RDL1R_DATA0_Pos)
 
#define CAN_RDL1R_DATA0   CAN_RDL1R_DATA0_Msk
 
#define CAN_RDL1R_DATA1_Msk   (0xFFU << CAN_RDL1R_DATA1_Pos)
 
#define CAN_RDL1R_DATA1   CAN_RDL1R_DATA1_Msk
 
#define CAN_RDL1R_DATA2_Msk   (0xFFU << CAN_RDL1R_DATA2_Pos)
 
#define CAN_RDL1R_DATA2   CAN_RDL1R_DATA2_Msk
 
#define CAN_RDL1R_DATA3_Msk   (0xFFU << CAN_RDL1R_DATA3_Pos)
 
#define CAN_RDL1R_DATA3   CAN_RDL1R_DATA3_Msk
 
#define CAN_RDH1R_DATA4_Msk   (0xFFU << CAN_RDH1R_DATA4_Pos)
 
#define CAN_RDH1R_DATA4   CAN_RDH1R_DATA4_Msk
 
#define CAN_RDH1R_DATA5_Msk   (0xFFU << CAN_RDH1R_DATA5_Pos)
 
#define CAN_RDH1R_DATA5   CAN_RDH1R_DATA5_Msk
 
#define CAN_RDH1R_DATA6_Msk   (0xFFU << CAN_RDH1R_DATA6_Pos)
 
#define CAN_RDH1R_DATA6   CAN_RDH1R_DATA6_Msk
 
#define CAN_RDH1R_DATA7_Msk   (0xFFU << CAN_RDH1R_DATA7_Pos)
 
#define CAN_RDH1R_DATA7   CAN_RDH1R_DATA7_Msk
 
#define CAN_FMR_FINIT   ((uint8_t)0x01U)
 
#define CAN_FMR_CAN2SB_Msk   (0x3FU << CAN_FMR_CAN2SB_Pos)
 
#define CAN_FMR_CAN2SB   CAN_FMR_CAN2SB_Msk
 
#define CAN_FM1R_FBM_Msk   (0x3FFFU << CAN_FM1R_FBM_Pos)
 
#define CAN_FM1R_FBM   CAN_FM1R_FBM_Msk
 
#define CAN_FM1R_FBM0_Msk   (0x1U << CAN_FM1R_FBM0_Pos)
 
#define CAN_FM1R_FBM0   CAN_FM1R_FBM0_Msk
 
#define CAN_FM1R_FBM1_Msk   (0x1U << CAN_FM1R_FBM1_Pos)
 
#define CAN_FM1R_FBM1   CAN_FM1R_FBM1_Msk
 
#define CAN_FM1R_FBM2_Msk   (0x1U << CAN_FM1R_FBM2_Pos)
 
#define CAN_FM1R_FBM2   CAN_FM1R_FBM2_Msk
 
#define CAN_FM1R_FBM3_Msk   (0x1U << CAN_FM1R_FBM3_Pos)
 
#define CAN_FM1R_FBM3   CAN_FM1R_FBM3_Msk
 
#define CAN_FM1R_FBM4_Msk   (0x1U << CAN_FM1R_FBM4_Pos)
 
#define CAN_FM1R_FBM4   CAN_FM1R_FBM4_Msk
 
#define CAN_FM1R_FBM5_Msk   (0x1U << CAN_FM1R_FBM5_Pos)
 
#define CAN_FM1R_FBM5   CAN_FM1R_FBM5_Msk
 
#define CAN_FM1R_FBM6_Msk   (0x1U << CAN_FM1R_FBM6_Pos)
 
#define CAN_FM1R_FBM6   CAN_FM1R_FBM6_Msk
 
#define CAN_FM1R_FBM7_Msk   (0x1U << CAN_FM1R_FBM7_Pos)
 
#define CAN_FM1R_FBM7   CAN_FM1R_FBM7_Msk
 
#define CAN_FM1R_FBM8_Msk   (0x1U << CAN_FM1R_FBM8_Pos)
 
#define CAN_FM1R_FBM8   CAN_FM1R_FBM8_Msk
 
#define CAN_FM1R_FBM9_Msk   (0x1U << CAN_FM1R_FBM9_Pos)
 
#define CAN_FM1R_FBM9   CAN_FM1R_FBM9_Msk
 
#define CAN_FM1R_FBM10_Msk   (0x1U << CAN_FM1R_FBM10_Pos)
 
#define CAN_FM1R_FBM10   CAN_FM1R_FBM10_Msk
 
#define CAN_FM1R_FBM11_Msk   (0x1U << CAN_FM1R_FBM11_Pos)
 
#define CAN_FM1R_FBM11   CAN_FM1R_FBM11_Msk
 
#define CAN_FM1R_FBM12_Msk   (0x1U << CAN_FM1R_FBM12_Pos)
 
#define CAN_FM1R_FBM12   CAN_FM1R_FBM12_Msk
 
#define CAN_FM1R_FBM13_Msk   (0x1U << CAN_FM1R_FBM13_Pos)
 
#define CAN_FM1R_FBM13   CAN_FM1R_FBM13_Msk
 
#define CAN_FS1R_FSC_Msk   (0x3FFFU << CAN_FS1R_FSC_Pos)
 
#define CAN_FS1R_FSC   CAN_FS1R_FSC_Msk
 
#define CAN_FS1R_FSC0_Msk   (0x1U << CAN_FS1R_FSC0_Pos)
 
#define CAN_FS1R_FSC0   CAN_FS1R_FSC0_Msk
 
#define CAN_FS1R_FSC1_Msk   (0x1U << CAN_FS1R_FSC1_Pos)
 
#define CAN_FS1R_FSC1   CAN_FS1R_FSC1_Msk
 
#define CAN_FS1R_FSC2_Msk   (0x1U << CAN_FS1R_FSC2_Pos)
 
#define CAN_FS1R_FSC2   CAN_FS1R_FSC2_Msk
 
#define CAN_FS1R_FSC3_Msk   (0x1U << CAN_FS1R_FSC3_Pos)
 
#define CAN_FS1R_FSC3   CAN_FS1R_FSC3_Msk
 
#define CAN_FS1R_FSC4_Msk   (0x1U << CAN_FS1R_FSC4_Pos)
 
#define CAN_FS1R_FSC4   CAN_FS1R_FSC4_Msk
 
#define CAN_FS1R_FSC5_Msk   (0x1U << CAN_FS1R_FSC5_Pos)
 
#define CAN_FS1R_FSC5   CAN_FS1R_FSC5_Msk
 
#define CAN_FS1R_FSC6_Msk   (0x1U << CAN_FS1R_FSC6_Pos)
 
#define CAN_FS1R_FSC6   CAN_FS1R_FSC6_Msk
 
#define CAN_FS1R_FSC7_Msk   (0x1U << CAN_FS1R_FSC7_Pos)
 
#define CAN_FS1R_FSC7   CAN_FS1R_FSC7_Msk
 
#define CAN_FS1R_FSC8_Msk   (0x1U << CAN_FS1R_FSC8_Pos)
 
#define CAN_FS1R_FSC8   CAN_FS1R_FSC8_Msk
 
#define CAN_FS1R_FSC9_Msk   (0x1U << CAN_FS1R_FSC9_Pos)
 
#define CAN_FS1R_FSC9   CAN_FS1R_FSC9_Msk
 
#define CAN_FS1R_FSC10_Msk   (0x1U << CAN_FS1R_FSC10_Pos)
 
#define CAN_FS1R_FSC10   CAN_FS1R_FSC10_Msk
 
#define CAN_FS1R_FSC11_Msk   (0x1U << CAN_FS1R_FSC11_Pos)
 
#define CAN_FS1R_FSC11   CAN_FS1R_FSC11_Msk
 
#define CAN_FS1R_FSC12_Msk   (0x1U << CAN_FS1R_FSC12_Pos)
 
#define CAN_FS1R_FSC12   CAN_FS1R_FSC12_Msk
 
#define CAN_FS1R_FSC13_Msk   (0x1U << CAN_FS1R_FSC13_Pos)
 
#define CAN_FS1R_FSC13   CAN_FS1R_FSC13_Msk
 
#define CAN_FFA1R_FFA_Msk   (0x3FFFU << CAN_FFA1R_FFA_Pos)
 
#define CAN_FFA1R_FFA   CAN_FFA1R_FFA_Msk
 
#define CAN_FFA1R_FFA0_Msk   (0x1U << CAN_FFA1R_FFA0_Pos)
 
#define CAN_FFA1R_FFA0   CAN_FFA1R_FFA0_Msk
 
#define CAN_FFA1R_FFA1_Msk   (0x1U << CAN_FFA1R_FFA1_Pos)
 
#define CAN_FFA1R_FFA1   CAN_FFA1R_FFA1_Msk
 
#define CAN_FFA1R_FFA2_Msk   (0x1U << CAN_FFA1R_FFA2_Pos)
 
#define CAN_FFA1R_FFA2   CAN_FFA1R_FFA2_Msk
 
#define CAN_FFA1R_FFA3_Msk   (0x1U << CAN_FFA1R_FFA3_Pos)
 
#define CAN_FFA1R_FFA3   CAN_FFA1R_FFA3_Msk
 
#define CAN_FFA1R_FFA4_Msk   (0x1U << CAN_FFA1R_FFA4_Pos)
 
#define CAN_FFA1R_FFA4   CAN_FFA1R_FFA4_Msk
 
#define CAN_FFA1R_FFA5_Msk   (0x1U << CAN_FFA1R_FFA5_Pos)
 
#define CAN_FFA1R_FFA5   CAN_FFA1R_FFA5_Msk
 
#define CAN_FFA1R_FFA6_Msk   (0x1U << CAN_FFA1R_FFA6_Pos)
 
#define CAN_FFA1R_FFA6   CAN_FFA1R_FFA6_Msk
 
#define CAN_FFA1R_FFA7_Msk   (0x1U << CAN_FFA1R_FFA7_Pos)
 
#define CAN_FFA1R_FFA7   CAN_FFA1R_FFA7_Msk
 
#define CAN_FFA1R_FFA8_Msk   (0x1U << CAN_FFA1R_FFA8_Pos)
 
#define CAN_FFA1R_FFA8   CAN_FFA1R_FFA8_Msk
 
#define CAN_FFA1R_FFA9_Msk   (0x1U << CAN_FFA1R_FFA9_Pos)
 
#define CAN_FFA1R_FFA9   CAN_FFA1R_FFA9_Msk
 
#define CAN_FFA1R_FFA10_Msk   (0x1U << CAN_FFA1R_FFA10_Pos)
 
#define CAN_FFA1R_FFA10   CAN_FFA1R_FFA10_Msk
 
#define CAN_FFA1R_FFA11_Msk   (0x1U << CAN_FFA1R_FFA11_Pos)
 
#define CAN_FFA1R_FFA11   CAN_FFA1R_FFA11_Msk
 
#define CAN_FFA1R_FFA12_Msk   (0x1U << CAN_FFA1R_FFA12_Pos)
 
#define CAN_FFA1R_FFA12   CAN_FFA1R_FFA12_Msk
 
#define CAN_FFA1R_FFA13_Msk   (0x1U << CAN_FFA1R_FFA13_Pos)
 
#define CAN_FFA1R_FFA13   CAN_FFA1R_FFA13_Msk
 
#define CAN_FA1R_FACT_Msk   (0x3FFFU << CAN_FA1R_FACT_Pos)
 
#define CAN_FA1R_FACT   CAN_FA1R_FACT_Msk
 
#define CAN_FA1R_FACT0_Msk   (0x1U << CAN_FA1R_FACT0_Pos)
 
#define CAN_FA1R_FACT0   CAN_FA1R_FACT0_Msk
 
#define CAN_FA1R_FACT1_Msk   (0x1U << CAN_FA1R_FACT1_Pos)
 
#define CAN_FA1R_FACT1   CAN_FA1R_FACT1_Msk
 
#define CAN_FA1R_FACT2_Msk   (0x1U << CAN_FA1R_FACT2_Pos)
 
#define CAN_FA1R_FACT2   CAN_FA1R_FACT2_Msk
 
#define CAN_FA1R_FACT3_Msk   (0x1U << CAN_FA1R_FACT3_Pos)
 
#define CAN_FA1R_FACT3   CAN_FA1R_FACT3_Msk
 
#define CAN_FA1R_FACT4_Msk   (0x1U << CAN_FA1R_FACT4_Pos)
 
#define CAN_FA1R_FACT4   CAN_FA1R_FACT4_Msk
 
#define CAN_FA1R_FACT5_Msk   (0x1U << CAN_FA1R_FACT5_Pos)
 
#define CAN_FA1R_FACT5   CAN_FA1R_FACT5_Msk
 
#define CAN_FA1R_FACT6_Msk   (0x1U << CAN_FA1R_FACT6_Pos)
 
#define CAN_FA1R_FACT6   CAN_FA1R_FACT6_Msk
 
#define CAN_FA1R_FACT7_Msk   (0x1U << CAN_FA1R_FACT7_Pos)
 
#define CAN_FA1R_FACT7   CAN_FA1R_FACT7_Msk
 
#define CAN_FA1R_FACT8_Msk   (0x1U << CAN_FA1R_FACT8_Pos)
 
#define CAN_FA1R_FACT8   CAN_FA1R_FACT8_Msk
 
#define CAN_FA1R_FACT9_Msk   (0x1U << CAN_FA1R_FACT9_Pos)
 
#define CAN_FA1R_FACT9   CAN_FA1R_FACT9_Msk
 
#define CAN_FA1R_FACT10_Msk   (0x1U << CAN_FA1R_FACT10_Pos)
 
#define CAN_FA1R_FACT10   CAN_FA1R_FACT10_Msk
 
#define CAN_FA1R_FACT11_Msk   (0x1U << CAN_FA1R_FACT11_Pos)
 
#define CAN_FA1R_FACT11   CAN_FA1R_FACT11_Msk
 
#define CAN_FA1R_FACT12_Msk   (0x1U << CAN_FA1R_FACT12_Pos)
 
#define CAN_FA1R_FACT12   CAN_FA1R_FACT12_Msk
 
#define CAN_FA1R_FACT13_Msk   (0x1U << CAN_FA1R_FACT13_Pos)
 
#define CAN_FA1R_FACT13   CAN_FA1R_FACT13_Msk
 
#define CAN_F0R1_FB0_Msk   (0x1U << CAN_F0R1_FB0_Pos)
 
#define CAN_F0R1_FB0   CAN_F0R1_FB0_Msk
 
#define CAN_F0R1_FB1_Msk   (0x1U << CAN_F0R1_FB1_Pos)
 
#define CAN_F0R1_FB1   CAN_F0R1_FB1_Msk
 
#define CAN_F0R1_FB2_Msk   (0x1U << CAN_F0R1_FB2_Pos)
 
#define CAN_F0R1_FB2   CAN_F0R1_FB2_Msk
 
#define CAN_F0R1_FB3_Msk   (0x1U << CAN_F0R1_FB3_Pos)
 
#define CAN_F0R1_FB3   CAN_F0R1_FB3_Msk
 
#define CAN_F0R1_FB4_Msk   (0x1U << CAN_F0R1_FB4_Pos)
 
#define CAN_F0R1_FB4   CAN_F0R1_FB4_Msk
 
#define CAN_F0R1_FB5_Msk   (0x1U << CAN_F0R1_FB5_Pos)
 
#define CAN_F0R1_FB5   CAN_F0R1_FB5_Msk
 
#define CAN_F0R1_FB6_Msk   (0x1U << CAN_F0R1_FB6_Pos)
 
#define CAN_F0R1_FB6   CAN_F0R1_FB6_Msk
 
#define CAN_F0R1_FB7_Msk   (0x1U << CAN_F0R1_FB7_Pos)
 
#define CAN_F0R1_FB7   CAN_F0R1_FB7_Msk
 
#define CAN_F0R1_FB8_Msk   (0x1U << CAN_F0R1_FB8_Pos)
 
#define CAN_F0R1_FB8   CAN_F0R1_FB8_Msk
 
#define CAN_F0R1_FB9_Msk   (0x1U << CAN_F0R1_FB9_Pos)
 
#define CAN_F0R1_FB9   CAN_F0R1_FB9_Msk
 
#define CAN_F0R1_FB10_Msk   (0x1U << CAN_F0R1_FB10_Pos)
 
#define CAN_F0R1_FB10   CAN_F0R1_FB10_Msk
 
#define CAN_F0R1_FB11_Msk   (0x1U << CAN_F0R1_FB11_Pos)
 
#define CAN_F0R1_FB11   CAN_F0R1_FB11_Msk
 
#define CAN_F0R1_FB12_Msk   (0x1U << CAN_F0R1_FB12_Pos)
 
#define CAN_F0R1_FB12   CAN_F0R1_FB12_Msk
 
#define CAN_F0R1_FB13_Msk   (0x1U << CAN_F0R1_FB13_Pos)
 
#define CAN_F0R1_FB13   CAN_F0R1_FB13_Msk
 
#define CAN_F0R1_FB14_Msk   (0x1U << CAN_F0R1_FB14_Pos)
 
#define CAN_F0R1_FB14   CAN_F0R1_FB14_Msk
 
#define CAN_F0R1_FB15_Msk   (0x1U << CAN_F0R1_FB15_Pos)
 
#define CAN_F0R1_FB15   CAN_F0R1_FB15_Msk
 
#define CAN_F0R1_FB16_Msk   (0x1U << CAN_F0R1_FB16_Pos)
 
#define CAN_F0R1_FB16   CAN_F0R1_FB16_Msk
 
#define CAN_F0R1_FB17_Msk   (0x1U << CAN_F0R1_FB17_Pos)
 
#define CAN_F0R1_FB17   CAN_F0R1_FB17_Msk
 
#define CAN_F0R1_FB18_Msk   (0x1U << CAN_F0R1_FB18_Pos)
 
#define CAN_F0R1_FB18   CAN_F0R1_FB18_Msk
 
#define CAN_F0R1_FB19_Msk   (0x1U << CAN_F0R1_FB19_Pos)
 
#define CAN_F0R1_FB19   CAN_F0R1_FB19_Msk
 
#define CAN_F0R1_FB20_Msk   (0x1U << CAN_F0R1_FB20_Pos)
 
#define CAN_F0R1_FB20   CAN_F0R1_FB20_Msk
 
#define CAN_F0R1_FB21_Msk   (0x1U << CAN_F0R1_FB21_Pos)
 
#define CAN_F0R1_FB21   CAN_F0R1_FB21_Msk
 
#define CAN_F0R1_FB22_Msk   (0x1U << CAN_F0R1_FB22_Pos)
 
#define CAN_F0R1_FB22   CAN_F0R1_FB22_Msk
 
#define CAN_F0R1_FB23_Msk   (0x1U << CAN_F0R1_FB23_Pos)
 
#define CAN_F0R1_FB23   CAN_F0R1_FB23_Msk
 
#define CAN_F0R1_FB24_Msk   (0x1U << CAN_F0R1_FB24_Pos)
 
#define CAN_F0R1_FB24   CAN_F0R1_FB24_Msk
 
#define CAN_F0R1_FB25_Msk   (0x1U << CAN_F0R1_FB25_Pos)
 
#define CAN_F0R1_FB25   CAN_F0R1_FB25_Msk
 
#define CAN_F0R1_FB26_Msk   (0x1U << CAN_F0R1_FB26_Pos)
 
#define CAN_F0R1_FB26   CAN_F0R1_FB26_Msk
 
#define CAN_F0R1_FB27_Msk   (0x1U << CAN_F0R1_FB27_Pos)
 
#define CAN_F0R1_FB27   CAN_F0R1_FB27_Msk
 
#define CAN_F0R1_FB28_Msk   (0x1U << CAN_F0R1_FB28_Pos)
 
#define CAN_F0R1_FB28   CAN_F0R1_FB28_Msk
 
#define CAN_F0R1_FB29_Msk   (0x1U << CAN_F0R1_FB29_Pos)
 
#define CAN_F0R1_FB29   CAN_F0R1_FB29_Msk
 
#define CAN_F0R1_FB30_Msk   (0x1U << CAN_F0R1_FB30_Pos)
 
#define CAN_F0R1_FB30   CAN_F0R1_FB30_Msk
 
#define CAN_F0R1_FB31_Msk   (0x1U << CAN_F0R1_FB31_Pos)
 
#define CAN_F0R1_FB31   CAN_F0R1_FB31_Msk
 
#define CAN_F1R1_FB0_Msk   (0x1U << CAN_F1R1_FB0_Pos)
 
#define CAN_F1R1_FB0   CAN_F1R1_FB0_Msk
 
#define CAN_F1R1_FB1_Msk   (0x1U << CAN_F1R1_FB1_Pos)
 
#define CAN_F1R1_FB1   CAN_F1R1_FB1_Msk
 
#define CAN_F1R1_FB2_Msk   (0x1U << CAN_F1R1_FB2_Pos)
 
#define CAN_F1R1_FB2   CAN_F1R1_FB2_Msk
 
#define CAN_F1R1_FB3_Msk   (0x1U << CAN_F1R1_FB3_Pos)
 
#define CAN_F1R1_FB3   CAN_F1R1_FB3_Msk
 
#define CAN_F1R1_FB4_Msk   (0x1U << CAN_F1R1_FB4_Pos)
 
#define CAN_F1R1_FB4   CAN_F1R1_FB4_Msk
 
#define CAN_F1R1_FB5_Msk   (0x1U << CAN_F1R1_FB5_Pos)
 
#define CAN_F1R1_FB5   CAN_F1R1_FB5_Msk
 
#define CAN_F1R1_FB6_Msk   (0x1U << CAN_F1R1_FB6_Pos)
 
#define CAN_F1R1_FB6   CAN_F1R1_FB6_Msk
 
#define CAN_F1R1_FB7_Msk   (0x1U << CAN_F1R1_FB7_Pos)
 
#define CAN_F1R1_FB7   CAN_F1R1_FB7_Msk
 
#define CAN_F1R1_FB8_Msk   (0x1U << CAN_F1R1_FB8_Pos)
 
#define CAN_F1R1_FB8   CAN_F1R1_FB8_Msk
 
#define CAN_F1R1_FB9_Msk   (0x1U << CAN_F1R1_FB9_Pos)
 
#define CAN_F1R1_FB9   CAN_F1R1_FB9_Msk
 
#define CAN_F1R1_FB10_Msk   (0x1U << CAN_F1R1_FB10_Pos)
 
#define CAN_F1R1_FB10   CAN_F1R1_FB10_Msk
 
#define CAN_F1R1_FB11_Msk   (0x1U << CAN_F1R1_FB11_Pos)
 
#define CAN_F1R1_FB11   CAN_F1R1_FB11_Msk
 
#define CAN_F1R1_FB12_Msk   (0x1U << CAN_F1R1_FB12_Pos)
 
#define CAN_F1R1_FB12   CAN_F1R1_FB12_Msk
 
#define CAN_F1R1_FB13_Msk   (0x1U << CAN_F1R1_FB13_Pos)
 
#define CAN_F1R1_FB13   CAN_F1R1_FB13_Msk
 
#define CAN_F1R1_FB14_Msk   (0x1U << CAN_F1R1_FB14_Pos)
 
#define CAN_F1R1_FB14   CAN_F1R1_FB14_Msk
 
#define CAN_F1R1_FB15_Msk   (0x1U << CAN_F1R1_FB15_Pos)
 
#define CAN_F1R1_FB15   CAN_F1R1_FB15_Msk
 
#define CAN_F1R1_FB16_Msk   (0x1U << CAN_F1R1_FB16_Pos)
 
#define CAN_F1R1_FB16   CAN_F1R1_FB16_Msk
 
#define CAN_F1R1_FB17_Msk   (0x1U << CAN_F1R1_FB17_Pos)
 
#define CAN_F1R1_FB17   CAN_F1R1_FB17_Msk
 
#define CAN_F1R1_FB18_Msk   (0x1U << CAN_F1R1_FB18_Pos)
 
#define CAN_F1R1_FB18   CAN_F1R1_FB18_Msk
 
#define CAN_F1R1_FB19_Msk   (0x1U << CAN_F1R1_FB19_Pos)
 
#define CAN_F1R1_FB19   CAN_F1R1_FB19_Msk
 
#define CAN_F1R1_FB20_Msk   (0x1U << CAN_F1R1_FB20_Pos)
 
#define CAN_F1R1_FB20   CAN_F1R1_FB20_Msk
 
#define CAN_F1R1_FB21_Msk   (0x1U << CAN_F1R1_FB21_Pos)
 
#define CAN_F1R1_FB21   CAN_F1R1_FB21_Msk
 
#define CAN_F1R1_FB22_Msk   (0x1U << CAN_F1R1_FB22_Pos)
 
#define CAN_F1R1_FB22   CAN_F1R1_FB22_Msk
 
#define CAN_F1R1_FB23_Msk   (0x1U << CAN_F1R1_FB23_Pos)
 
#define CAN_F1R1_FB23   CAN_F1R1_FB23_Msk
 
#define CAN_F1R1_FB24_Msk   (0x1U << CAN_F1R1_FB24_Pos)
 
#define CAN_F1R1_FB24   CAN_F1R1_FB24_Msk
 
#define CAN_F1R1_FB25_Msk   (0x1U << CAN_F1R1_FB25_Pos)
 
#define CAN_F1R1_FB25   CAN_F1R1_FB25_Msk
 
#define CAN_F1R1_FB26_Msk   (0x1U << CAN_F1R1_FB26_Pos)
 
#define CAN_F1R1_FB26   CAN_F1R1_FB26_Msk
 
#define CAN_F1R1_FB27_Msk   (0x1U << CAN_F1R1_FB27_Pos)
 
#define CAN_F1R1_FB27   CAN_F1R1_FB27_Msk
 
#define CAN_F1R1_FB28_Msk   (0x1U << CAN_F1R1_FB28_Pos)
 
#define CAN_F1R1_FB28   CAN_F1R1_FB28_Msk
 
#define CAN_F1R1_FB29_Msk   (0x1U << CAN_F1R1_FB29_Pos)
 
#define CAN_F1R1_FB29   CAN_F1R1_FB29_Msk
 
#define CAN_F1R1_FB30_Msk   (0x1U << CAN_F1R1_FB30_Pos)
 
#define CAN_F1R1_FB30   CAN_F1R1_FB30_Msk
 
#define CAN_F1R1_FB31_Msk   (0x1U << CAN_F1R1_FB31_Pos)
 
#define CAN_F1R1_FB31   CAN_F1R1_FB31_Msk
 
#define CAN_F2R1_FB0_Msk   (0x1U << CAN_F2R1_FB0_Pos)
 
#define CAN_F2R1_FB0   CAN_F2R1_FB0_Msk
 
#define CAN_F2R1_FB1_Msk   (0x1U << CAN_F2R1_FB1_Pos)
 
#define CAN_F2R1_FB1   CAN_F2R1_FB1_Msk
 
#define CAN_F2R1_FB2_Msk   (0x1U << CAN_F2R1_FB2_Pos)
 
#define CAN_F2R1_FB2   CAN_F2R1_FB2_Msk
 
#define CAN_F2R1_FB3_Msk   (0x1U << CAN_F2R1_FB3_Pos)
 
#define CAN_F2R1_FB3   CAN_F2R1_FB3_Msk
 
#define CAN_F2R1_FB4_Msk   (0x1U << CAN_F2R1_FB4_Pos)
 
#define CAN_F2R1_FB4   CAN_F2R1_FB4_Msk
 
#define CAN_F2R1_FB5_Msk   (0x1U << CAN_F2R1_FB5_Pos)
 
#define CAN_F2R1_FB5   CAN_F2R1_FB5_Msk
 
#define CAN_F2R1_FB6_Msk   (0x1U << CAN_F2R1_FB6_Pos)
 
#define CAN_F2R1_FB6   CAN_F2R1_FB6_Msk
 
#define CAN_F2R1_FB7_Msk   (0x1U << CAN_F2R1_FB7_Pos)
 
#define CAN_F2R1_FB7   CAN_F2R1_FB7_Msk
 
#define CAN_F2R1_FB8_Msk   (0x1U << CAN_F2R1_FB8_Pos)
 
#define CAN_F2R1_FB8   CAN_F2R1_FB8_Msk
 
#define CAN_F2R1_FB9_Msk   (0x1U << CAN_F2R1_FB9_Pos)
 
#define CAN_F2R1_FB9   CAN_F2R1_FB9_Msk
 
#define CAN_F2R1_FB10_Msk   (0x1U << CAN_F2R1_FB10_Pos)
 
#define CAN_F2R1_FB10   CAN_F2R1_FB10_Msk
 
#define CAN_F2R1_FB11_Msk   (0x1U << CAN_F2R1_FB11_Pos)
 
#define CAN_F2R1_FB11   CAN_F2R1_FB11_Msk
 
#define CAN_F2R1_FB12_Msk   (0x1U << CAN_F2R1_FB12_Pos)
 
#define CAN_F2R1_FB12   CAN_F2R1_FB12_Msk
 
#define CAN_F2R1_FB13_Msk   (0x1U << CAN_F2R1_FB13_Pos)
 
#define CAN_F2R1_FB13   CAN_F2R1_FB13_Msk
 
#define CAN_F2R1_FB14_Msk   (0x1U << CAN_F2R1_FB14_Pos)
 
#define CAN_F2R1_FB14   CAN_F2R1_FB14_Msk
 
#define CAN_F2R1_FB15_Msk   (0x1U << CAN_F2R1_FB15_Pos)
 
#define CAN_F2R1_FB15   CAN_F2R1_FB15_Msk
 
#define CAN_F2R1_FB16_Msk   (0x1U << CAN_F2R1_FB16_Pos)
 
#define CAN_F2R1_FB16   CAN_F2R1_FB16_Msk
 
#define CAN_F2R1_FB17_Msk   (0x1U << CAN_F2R1_FB17_Pos)
 
#define CAN_F2R1_FB17   CAN_F2R1_FB17_Msk
 
#define CAN_F2R1_FB18_Msk   (0x1U << CAN_F2R1_FB18_Pos)
 
#define CAN_F2R1_FB18   CAN_F2R1_FB18_Msk
 
#define CAN_F2R1_FB19_Msk   (0x1U << CAN_F2R1_FB19_Pos)
 
#define CAN_F2R1_FB19   CAN_F2R1_FB19_Msk
 
#define CAN_F2R1_FB20_Msk   (0x1U << CAN_F2R1_FB20_Pos)
 
#define CAN_F2R1_FB20   CAN_F2R1_FB20_Msk
 
#define CAN_F2R1_FB21_Msk   (0x1U << CAN_F2R1_FB21_Pos)
 
#define CAN_F2R1_FB21   CAN_F2R1_FB21_Msk
 
#define CAN_F2R1_FB22_Msk   (0x1U << CAN_F2R1_FB22_Pos)
 
#define CAN_F2R1_FB22   CAN_F2R1_FB22_Msk
 
#define CAN_F2R1_FB23_Msk   (0x1U << CAN_F2R1_FB23_Pos)
 
#define CAN_F2R1_FB23   CAN_F2R1_FB23_Msk
 
#define CAN_F2R1_FB24_Msk   (0x1U << CAN_F2R1_FB24_Pos)
 
#define CAN_F2R1_FB24   CAN_F2R1_FB24_Msk
 
#define CAN_F2R1_FB25_Msk   (0x1U << CAN_F2R1_FB25_Pos)
 
#define CAN_F2R1_FB25   CAN_F2R1_FB25_Msk
 
#define CAN_F2R1_FB26_Msk   (0x1U << CAN_F2R1_FB26_Pos)
 
#define CAN_F2R1_FB26   CAN_F2R1_FB26_Msk
 
#define CAN_F2R1_FB27_Msk   (0x1U << CAN_F2R1_FB27_Pos)
 
#define CAN_F2R1_FB27   CAN_F2R1_FB27_Msk
 
#define CAN_F2R1_FB28_Msk   (0x1U << CAN_F2R1_FB28_Pos)
 
#define CAN_F2R1_FB28   CAN_F2R1_FB28_Msk
 
#define CAN_F2R1_FB29_Msk   (0x1U << CAN_F2R1_FB29_Pos)
 
#define CAN_F2R1_FB29   CAN_F2R1_FB29_Msk
 
#define CAN_F2R1_FB30_Msk   (0x1U << CAN_F2R1_FB30_Pos)
 
#define CAN_F2R1_FB30   CAN_F2R1_FB30_Msk
 
#define CAN_F2R1_FB31_Msk   (0x1U << CAN_F2R1_FB31_Pos)
 
#define CAN_F2R1_FB31   CAN_F2R1_FB31_Msk
 
#define CAN_F3R1_FB0_Msk   (0x1U << CAN_F3R1_FB0_Pos)
 
#define CAN_F3R1_FB0   CAN_F3R1_FB0_Msk
 
#define CAN_F3R1_FB1_Msk   (0x1U << CAN_F3R1_FB1_Pos)
 
#define CAN_F3R1_FB1   CAN_F3R1_FB1_Msk
 
#define CAN_F3R1_FB2_Msk   (0x1U << CAN_F3R1_FB2_Pos)
 
#define CAN_F3R1_FB2   CAN_F3R1_FB2_Msk
 
#define CAN_F3R1_FB3_Msk   (0x1U << CAN_F3R1_FB3_Pos)
 
#define CAN_F3R1_FB3   CAN_F3R1_FB3_Msk
 
#define CAN_F3R1_FB4_Msk   (0x1U << CAN_F3R1_FB4_Pos)
 
#define CAN_F3R1_FB4   CAN_F3R1_FB4_Msk
 
#define CAN_F3R1_FB5_Msk   (0x1U << CAN_F3R1_FB5_Pos)
 
#define CAN_F3R1_FB5   CAN_F3R1_FB5_Msk
 
#define CAN_F3R1_FB6_Msk   (0x1U << CAN_F3R1_FB6_Pos)
 
#define CAN_F3R1_FB6   CAN_F3R1_FB6_Msk
 
#define CAN_F3R1_FB7_Msk   (0x1U << CAN_F3R1_FB7_Pos)
 
#define CAN_F3R1_FB7   CAN_F3R1_FB7_Msk
 
#define CAN_F3R1_FB8_Msk   (0x1U << CAN_F3R1_FB8_Pos)
 
#define CAN_F3R1_FB8   CAN_F3R1_FB8_Msk
 
#define CAN_F3R1_FB9_Msk   (0x1U << CAN_F3R1_FB9_Pos)
 
#define CAN_F3R1_FB9   CAN_F3R1_FB9_Msk
 
#define CAN_F3R1_FB10_Msk   (0x1U << CAN_F3R1_FB10_Pos)
 
#define CAN_F3R1_FB10   CAN_F3R1_FB10_Msk
 
#define CAN_F3R1_FB11_Msk   (0x1U << CAN_F3R1_FB11_Pos)
 
#define CAN_F3R1_FB11   CAN_F3R1_FB11_Msk
 
#define CAN_F3R1_FB12_Msk   (0x1U << CAN_F3R1_FB12_Pos)
 
#define CAN_F3R1_FB12   CAN_F3R1_FB12_Msk
 
#define CAN_F3R1_FB13_Msk   (0x1U << CAN_F3R1_FB13_Pos)
 
#define CAN_F3R1_FB13   CAN_F3R1_FB13_Msk
 
#define CAN_F3R1_FB14_Msk   (0x1U << CAN_F3R1_FB14_Pos)
 
#define CAN_F3R1_FB14   CAN_F3R1_FB14_Msk
 
#define CAN_F3R1_FB15_Msk   (0x1U << CAN_F3R1_FB15_Pos)
 
#define CAN_F3R1_FB15   CAN_F3R1_FB15_Msk
 
#define CAN_F3R1_FB16_Msk   (0x1U << CAN_F3R1_FB16_Pos)
 
#define CAN_F3R1_FB16   CAN_F3R1_FB16_Msk
 
#define CAN_F3R1_FB17_Msk   (0x1U << CAN_F3R1_FB17_Pos)
 
#define CAN_F3R1_FB17   CAN_F3R1_FB17_Msk
 
#define CAN_F3R1_FB18_Msk   (0x1U << CAN_F3R1_FB18_Pos)
 
#define CAN_F3R1_FB18   CAN_F3R1_FB18_Msk
 
#define CAN_F3R1_FB19_Msk   (0x1U << CAN_F3R1_FB19_Pos)
 
#define CAN_F3R1_FB19   CAN_F3R1_FB19_Msk
 
#define CAN_F3R1_FB20_Msk   (0x1U << CAN_F3R1_FB20_Pos)
 
#define CAN_F3R1_FB20   CAN_F3R1_FB20_Msk
 
#define CAN_F3R1_FB21_Msk   (0x1U << CAN_F3R1_FB21_Pos)
 
#define CAN_F3R1_FB21   CAN_F3R1_FB21_Msk
 
#define CAN_F3R1_FB22_Msk   (0x1U << CAN_F3R1_FB22_Pos)
 
#define CAN_F3R1_FB22   CAN_F3R1_FB22_Msk
 
#define CAN_F3R1_FB23_Msk   (0x1U << CAN_F3R1_FB23_Pos)
 
#define CAN_F3R1_FB23   CAN_F3R1_FB23_Msk
 
#define CAN_F3R1_FB24_Msk   (0x1U << CAN_F3R1_FB24_Pos)
 
#define CAN_F3R1_FB24   CAN_F3R1_FB24_Msk
 
#define CAN_F3R1_FB25_Msk   (0x1U << CAN_F3R1_FB25_Pos)
 
#define CAN_F3R1_FB25   CAN_F3R1_FB25_Msk
 
#define CAN_F3R1_FB26_Msk   (0x1U << CAN_F3R1_FB26_Pos)
 
#define CAN_F3R1_FB26   CAN_F3R1_FB26_Msk
 
#define CAN_F3R1_FB27_Msk   (0x1U << CAN_F3R1_FB27_Pos)
 
#define CAN_F3R1_FB27   CAN_F3R1_FB27_Msk
 
#define CAN_F3R1_FB28_Msk   (0x1U << CAN_F3R1_FB28_Pos)
 
#define CAN_F3R1_FB28   CAN_F3R1_FB28_Msk
 
#define CAN_F3R1_FB29_Msk   (0x1U << CAN_F3R1_FB29_Pos)
 
#define CAN_F3R1_FB29   CAN_F3R1_FB29_Msk
 
#define CAN_F3R1_FB30_Msk   (0x1U << CAN_F3R1_FB30_Pos)
 
#define CAN_F3R1_FB30   CAN_F3R1_FB30_Msk
 
#define CAN_F3R1_FB31_Msk   (0x1U << CAN_F3R1_FB31_Pos)
 
#define CAN_F3R1_FB31   CAN_F3R1_FB31_Msk
 
#define CAN_F4R1_FB0_Msk   (0x1U << CAN_F4R1_FB0_Pos)
 
#define CAN_F4R1_FB0   CAN_F4R1_FB0_Msk
 
#define CAN_F4R1_FB1_Msk   (0x1U << CAN_F4R1_FB1_Pos)
 
#define CAN_F4R1_FB1   CAN_F4R1_FB1_Msk
 
#define CAN_F4R1_FB2_Msk   (0x1U << CAN_F4R1_FB2_Pos)
 
#define CAN_F4R1_FB2   CAN_F4R1_FB2_Msk
 
#define CAN_F4R1_FB3_Msk   (0x1U << CAN_F4R1_FB3_Pos)
 
#define CAN_F4R1_FB3   CAN_F4R1_FB3_Msk
 
#define CAN_F4R1_FB4_Msk   (0x1U << CAN_F4R1_FB4_Pos)
 
#define CAN_F4R1_FB4   CAN_F4R1_FB4_Msk
 
#define CAN_F4R1_FB5_Msk   (0x1U << CAN_F4R1_FB5_Pos)
 
#define CAN_F4R1_FB5   CAN_F4R1_FB5_Msk
 
#define CAN_F4R1_FB6_Msk   (0x1U << CAN_F4R1_FB6_Pos)
 
#define CAN_F4R1_FB6   CAN_F4R1_FB6_Msk
 
#define CAN_F4R1_FB7_Msk   (0x1U << CAN_F4R1_FB7_Pos)
 
#define CAN_F4R1_FB7   CAN_F4R1_FB7_Msk
 
#define CAN_F4R1_FB8_Msk   (0x1U << CAN_F4R1_FB8_Pos)
 
#define CAN_F4R1_FB8   CAN_F4R1_FB8_Msk
 
#define CAN_F4R1_FB9_Msk   (0x1U << CAN_F4R1_FB9_Pos)
 
#define CAN_F4R1_FB9   CAN_F4R1_FB9_Msk
 
#define CAN_F4R1_FB10_Msk   (0x1U << CAN_F4R1_FB10_Pos)
 
#define CAN_F4R1_FB10   CAN_F4R1_FB10_Msk
 
#define CAN_F4R1_FB11_Msk   (0x1U << CAN_F4R1_FB11_Pos)
 
#define CAN_F4R1_FB11   CAN_F4R1_FB11_Msk
 
#define CAN_F4R1_FB12_Msk   (0x1U << CAN_F4R1_FB12_Pos)
 
#define CAN_F4R1_FB12   CAN_F4R1_FB12_Msk
 
#define CAN_F4R1_FB13_Msk   (0x1U << CAN_F4R1_FB13_Pos)
 
#define CAN_F4R1_FB13   CAN_F4R1_FB13_Msk
 
#define CAN_F4R1_FB14_Msk   (0x1U << CAN_F4R1_FB14_Pos)
 
#define CAN_F4R1_FB14   CAN_F4R1_FB14_Msk
 
#define CAN_F4R1_FB15_Msk   (0x1U << CAN_F4R1_FB15_Pos)
 
#define CAN_F4R1_FB15   CAN_F4R1_FB15_Msk
 
#define CAN_F4R1_FB16_Msk   (0x1U << CAN_F4R1_FB16_Pos)
 
#define CAN_F4R1_FB16   CAN_F4R1_FB16_Msk
 
#define CAN_F4R1_FB17_Msk   (0x1U << CAN_F4R1_FB17_Pos)
 
#define CAN_F4R1_FB17   CAN_F4R1_FB17_Msk
 
#define CAN_F4R1_FB18_Msk   (0x1U << CAN_F4R1_FB18_Pos)
 
#define CAN_F4R1_FB18   CAN_F4R1_FB18_Msk
 
#define CAN_F4R1_FB19_Msk   (0x1U << CAN_F4R1_FB19_Pos)
 
#define CAN_F4R1_FB19   CAN_F4R1_FB19_Msk
 
#define CAN_F4R1_FB20_Msk   (0x1U << CAN_F4R1_FB20_Pos)
 
#define CAN_F4R1_FB20   CAN_F4R1_FB20_Msk
 
#define CAN_F4R1_FB21_Msk   (0x1U << CAN_F4R1_FB21_Pos)
 
#define CAN_F4R1_FB21   CAN_F4R1_FB21_Msk
 
#define CAN_F4R1_FB22_Msk   (0x1U << CAN_F4R1_FB22_Pos)
 
#define CAN_F4R1_FB22   CAN_F4R1_FB22_Msk
 
#define CAN_F4R1_FB23_Msk   (0x1U << CAN_F4R1_FB23_Pos)
 
#define CAN_F4R1_FB23   CAN_F4R1_FB23_Msk
 
#define CAN_F4R1_FB24_Msk   (0x1U << CAN_F4R1_FB24_Pos)
 
#define CAN_F4R1_FB24   CAN_F4R1_FB24_Msk
 
#define CAN_F4R1_FB25_Msk   (0x1U << CAN_F4R1_FB25_Pos)
 
#define CAN_F4R1_FB25   CAN_F4R1_FB25_Msk
 
#define CAN_F4R1_FB26_Msk   (0x1U << CAN_F4R1_FB26_Pos)
 
#define CAN_F4R1_FB26   CAN_F4R1_FB26_Msk
 
#define CAN_F4R1_FB27_Msk   (0x1U << CAN_F4R1_FB27_Pos)
 
#define CAN_F4R1_FB27   CAN_F4R1_FB27_Msk
 
#define CAN_F4R1_FB28_Msk   (0x1U << CAN_F4R1_FB28_Pos)
 
#define CAN_F4R1_FB28   CAN_F4R1_FB28_Msk
 
#define CAN_F4R1_FB29_Msk   (0x1U << CAN_F4R1_FB29_Pos)
 
#define CAN_F4R1_FB29   CAN_F4R1_FB29_Msk
 
#define CAN_F4R1_FB30_Msk   (0x1U << CAN_F4R1_FB30_Pos)
 
#define CAN_F4R1_FB30   CAN_F4R1_FB30_Msk
 
#define CAN_F4R1_FB31_Msk   (0x1U << CAN_F4R1_FB31_Pos)
 
#define CAN_F4R1_FB31   CAN_F4R1_FB31_Msk
 
#define CAN_F5R1_FB0_Msk   (0x1U << CAN_F5R1_FB0_Pos)
 
#define CAN_F5R1_FB0   CAN_F5R1_FB0_Msk
 
#define CAN_F5R1_FB1_Msk   (0x1U << CAN_F5R1_FB1_Pos)
 
#define CAN_F5R1_FB1   CAN_F5R1_FB1_Msk
 
#define CAN_F5R1_FB2_Msk   (0x1U << CAN_F5R1_FB2_Pos)
 
#define CAN_F5R1_FB2   CAN_F5R1_FB2_Msk
 
#define CAN_F5R1_FB3_Msk   (0x1U << CAN_F5R1_FB3_Pos)
 
#define CAN_F5R1_FB3   CAN_F5R1_FB3_Msk
 
#define CAN_F5R1_FB4_Msk   (0x1U << CAN_F5R1_FB4_Pos)
 
#define CAN_F5R1_FB4   CAN_F5R1_FB4_Msk
 
#define CAN_F5R1_FB5_Msk   (0x1U << CAN_F5R1_FB5_Pos)
 
#define CAN_F5R1_FB5   CAN_F5R1_FB5_Msk
 
#define CAN_F5R1_FB6_Msk   (0x1U << CAN_F5R1_FB6_Pos)
 
#define CAN_F5R1_FB6   CAN_F5R1_FB6_Msk
 
#define CAN_F5R1_FB7_Msk   (0x1U << CAN_F5R1_FB7_Pos)
 
#define CAN_F5R1_FB7   CAN_F5R1_FB7_Msk
 
#define CAN_F5R1_FB8_Msk   (0x1U << CAN_F5R1_FB8_Pos)
 
#define CAN_F5R1_FB8   CAN_F5R1_FB8_Msk
 
#define CAN_F5R1_FB9_Msk   (0x1U << CAN_F5R1_FB9_Pos)
 
#define CAN_F5R1_FB9   CAN_F5R1_FB9_Msk
 
#define CAN_F5R1_FB10_Msk   (0x1U << CAN_F5R1_FB10_Pos)
 
#define CAN_F5R1_FB10   CAN_F5R1_FB10_Msk
 
#define CAN_F5R1_FB11_Msk   (0x1U << CAN_F5R1_FB11_Pos)
 
#define CAN_F5R1_FB11   CAN_F5R1_FB11_Msk
 
#define CAN_F5R1_FB12_Msk   (0x1U << CAN_F5R1_FB12_Pos)
 
#define CAN_F5R1_FB12   CAN_F5R1_FB12_Msk
 
#define CAN_F5R1_FB13_Msk   (0x1U << CAN_F5R1_FB13_Pos)
 
#define CAN_F5R1_FB13   CAN_F5R1_FB13_Msk
 
#define CAN_F5R1_FB14_Msk   (0x1U << CAN_F5R1_FB14_Pos)
 
#define CAN_F5R1_FB14   CAN_F5R1_FB14_Msk
 
#define CAN_F5R1_FB15_Msk   (0x1U << CAN_F5R1_FB15_Pos)
 
#define CAN_F5R1_FB15   CAN_F5R1_FB15_Msk
 
#define CAN_F5R1_FB16_Msk   (0x1U << CAN_F5R1_FB16_Pos)
 
#define CAN_F5R1_FB16   CAN_F5R1_FB16_Msk
 
#define CAN_F5R1_FB17_Msk   (0x1U << CAN_F5R1_FB17_Pos)
 
#define CAN_F5R1_FB17   CAN_F5R1_FB17_Msk
 
#define CAN_F5R1_FB18_Msk   (0x1U << CAN_F5R1_FB18_Pos)
 
#define CAN_F5R1_FB18   CAN_F5R1_FB18_Msk
 
#define CAN_F5R1_FB19_Msk   (0x1U << CAN_F5R1_FB19_Pos)
 
#define CAN_F5R1_FB19   CAN_F5R1_FB19_Msk
 
#define CAN_F5R1_FB20_Msk   (0x1U << CAN_F5R1_FB20_Pos)
 
#define CAN_F5R1_FB20   CAN_F5R1_FB20_Msk
 
#define CAN_F5R1_FB21_Msk   (0x1U << CAN_F5R1_FB21_Pos)
 
#define CAN_F5R1_FB21   CAN_F5R1_FB21_Msk
 
#define CAN_F5R1_FB22_Msk   (0x1U << CAN_F5R1_FB22_Pos)
 
#define CAN_F5R1_FB22   CAN_F5R1_FB22_Msk
 
#define CAN_F5R1_FB23_Msk   (0x1U << CAN_F5R1_FB23_Pos)
 
#define CAN_F5R1_FB23   CAN_F5R1_FB23_Msk
 
#define CAN_F5R1_FB24_Msk   (0x1U << CAN_F5R1_FB24_Pos)
 
#define CAN_F5R1_FB24   CAN_F5R1_FB24_Msk
 
#define CAN_F5R1_FB25_Msk   (0x1U << CAN_F5R1_FB25_Pos)
 
#define CAN_F5R1_FB25   CAN_F5R1_FB25_Msk
 
#define CAN_F5R1_FB26_Msk   (0x1U << CAN_F5R1_FB26_Pos)
 
#define CAN_F5R1_FB26   CAN_F5R1_FB26_Msk
 
#define CAN_F5R1_FB27_Msk   (0x1U << CAN_F5R1_FB27_Pos)
 
#define CAN_F5R1_FB27   CAN_F5R1_FB27_Msk
 
#define CAN_F5R1_FB28_Msk   (0x1U << CAN_F5R1_FB28_Pos)
 
#define CAN_F5R1_FB28   CAN_F5R1_FB28_Msk
 
#define CAN_F5R1_FB29_Msk   (0x1U << CAN_F5R1_FB29_Pos)
 
#define CAN_F5R1_FB29   CAN_F5R1_FB29_Msk
 
#define CAN_F5R1_FB30_Msk   (0x1U << CAN_F5R1_FB30_Pos)
 
#define CAN_F5R1_FB30   CAN_F5R1_FB30_Msk
 
#define CAN_F5R1_FB31_Msk   (0x1U << CAN_F5R1_FB31_Pos)
 
#define CAN_F5R1_FB31   CAN_F5R1_FB31_Msk
 
#define CAN_F6R1_FB0_Msk   (0x1U << CAN_F6R1_FB0_Pos)
 
#define CAN_F6R1_FB0   CAN_F6R1_FB0_Msk
 
#define CAN_F6R1_FB1_Msk   (0x1U << CAN_F6R1_FB1_Pos)
 
#define CAN_F6R1_FB1   CAN_F6R1_FB1_Msk
 
#define CAN_F6R1_FB2_Msk   (0x1U << CAN_F6R1_FB2_Pos)
 
#define CAN_F6R1_FB2   CAN_F6R1_FB2_Msk
 
#define CAN_F6R1_FB3_Msk   (0x1U << CAN_F6R1_FB3_Pos)
 
#define CAN_F6R1_FB3   CAN_F6R1_FB3_Msk
 
#define CAN_F6R1_FB4_Msk   (0x1U << CAN_F6R1_FB4_Pos)
 
#define CAN_F6R1_FB4   CAN_F6R1_FB4_Msk
 
#define CAN_F6R1_FB5_Msk   (0x1U << CAN_F6R1_FB5_Pos)
 
#define CAN_F6R1_FB5   CAN_F6R1_FB5_Msk
 
#define CAN_F6R1_FB6_Msk   (0x1U << CAN_F6R1_FB6_Pos)
 
#define CAN_F6R1_FB6   CAN_F6R1_FB6_Msk
 
#define CAN_F6R1_FB7_Msk   (0x1U << CAN_F6R1_FB7_Pos)
 
#define CAN_F6R1_FB7   CAN_F6R1_FB7_Msk
 
#define CAN_F6R1_FB8_Msk   (0x1U << CAN_F6R1_FB8_Pos)
 
#define CAN_F6R1_FB8   CAN_F6R1_FB8_Msk
 
#define CAN_F6R1_FB9_Msk   (0x1U << CAN_F6R1_FB9_Pos)
 
#define CAN_F6R1_FB9   CAN_F6R1_FB9_Msk
 
#define CAN_F6R1_FB10_Msk   (0x1U << CAN_F6R1_FB10_Pos)
 
#define CAN_F6R1_FB10   CAN_F6R1_FB10_Msk
 
#define CAN_F6R1_FB11_Msk   (0x1U << CAN_F6R1_FB11_Pos)
 
#define CAN_F6R1_FB11   CAN_F6R1_FB11_Msk
 
#define CAN_F6R1_FB12_Msk   (0x1U << CAN_F6R1_FB12_Pos)
 
#define CAN_F6R1_FB12   CAN_F6R1_FB12_Msk
 
#define CAN_F6R1_FB13_Msk   (0x1U << CAN_F6R1_FB13_Pos)
 
#define CAN_F6R1_FB13   CAN_F6R1_FB13_Msk
 
#define CAN_F6R1_FB14_Msk   (0x1U << CAN_F6R1_FB14_Pos)
 
#define CAN_F6R1_FB14   CAN_F6R1_FB14_Msk
 
#define CAN_F6R1_FB15_Msk   (0x1U << CAN_F6R1_FB15_Pos)
 
#define CAN_F6R1_FB15   CAN_F6R1_FB15_Msk
 
#define CAN_F6R1_FB16_Msk   (0x1U << CAN_F6R1_FB16_Pos)
 
#define CAN_F6R1_FB16   CAN_F6R1_FB16_Msk
 
#define CAN_F6R1_FB17_Msk   (0x1U << CAN_F6R1_FB17_Pos)
 
#define CAN_F6R1_FB17   CAN_F6R1_FB17_Msk
 
#define CAN_F6R1_FB18_Msk   (0x1U << CAN_F6R1_FB18_Pos)
 
#define CAN_F6R1_FB18   CAN_F6R1_FB18_Msk
 
#define CAN_F6R1_FB19_Msk   (0x1U << CAN_F6R1_FB19_Pos)
 
#define CAN_F6R1_FB19   CAN_F6R1_FB19_Msk
 
#define CAN_F6R1_FB20_Msk   (0x1U << CAN_F6R1_FB20_Pos)
 
#define CAN_F6R1_FB20   CAN_F6R1_FB20_Msk
 
#define CAN_F6R1_FB21_Msk   (0x1U << CAN_F6R1_FB21_Pos)
 
#define CAN_F6R1_FB21   CAN_F6R1_FB21_Msk
 
#define CAN_F6R1_FB22_Msk   (0x1U << CAN_F6R1_FB22_Pos)
 
#define CAN_F6R1_FB22   CAN_F6R1_FB22_Msk
 
#define CAN_F6R1_FB23_Msk   (0x1U << CAN_F6R1_FB23_Pos)
 
#define CAN_F6R1_FB23   CAN_F6R1_FB23_Msk
 
#define CAN_F6R1_FB24_Msk   (0x1U << CAN_F6R1_FB24_Pos)
 
#define CAN_F6R1_FB24   CAN_F6R1_FB24_Msk
 
#define CAN_F6R1_FB25_Msk   (0x1U << CAN_F6R1_FB25_Pos)
 
#define CAN_F6R1_FB25   CAN_F6R1_FB25_Msk
 
#define CAN_F6R1_FB26_Msk   (0x1U << CAN_F6R1_FB26_Pos)
 
#define CAN_F6R1_FB26   CAN_F6R1_FB26_Msk
 
#define CAN_F6R1_FB27_Msk   (0x1U << CAN_F6R1_FB27_Pos)
 
#define CAN_F6R1_FB27   CAN_F6R1_FB27_Msk
 
#define CAN_F6R1_FB28_Msk   (0x1U << CAN_F6R1_FB28_Pos)
 
#define CAN_F6R1_FB28   CAN_F6R1_FB28_Msk
 
#define CAN_F6R1_FB29_Msk   (0x1U << CAN_F6R1_FB29_Pos)
 
#define CAN_F6R1_FB29   CAN_F6R1_FB29_Msk
 
#define CAN_F6R1_FB30_Msk   (0x1U << CAN_F6R1_FB30_Pos)
 
#define CAN_F6R1_FB30   CAN_F6R1_FB30_Msk
 
#define CAN_F6R1_FB31_Msk   (0x1U << CAN_F6R1_FB31_Pos)
 
#define CAN_F6R1_FB31   CAN_F6R1_FB31_Msk
 
#define CAN_F7R1_FB0_Msk   (0x1U << CAN_F7R1_FB0_Pos)
 
#define CAN_F7R1_FB0   CAN_F7R1_FB0_Msk
 
#define CAN_F7R1_FB1_Msk   (0x1U << CAN_F7R1_FB1_Pos)
 
#define CAN_F7R1_FB1   CAN_F7R1_FB1_Msk
 
#define CAN_F7R1_FB2_Msk   (0x1U << CAN_F7R1_FB2_Pos)
 
#define CAN_F7R1_FB2   CAN_F7R1_FB2_Msk
 
#define CAN_F7R1_FB3_Msk   (0x1U << CAN_F7R1_FB3_Pos)
 
#define CAN_F7R1_FB3   CAN_F7R1_FB3_Msk
 
#define CAN_F7R1_FB4_Msk   (0x1U << CAN_F7R1_FB4_Pos)
 
#define CAN_F7R1_FB4   CAN_F7R1_FB4_Msk
 
#define CAN_F7R1_FB5_Msk   (0x1U << CAN_F7R1_FB5_Pos)
 
#define CAN_F7R1_FB5   CAN_F7R1_FB5_Msk
 
#define CAN_F7R1_FB6_Msk   (0x1U << CAN_F7R1_FB6_Pos)
 
#define CAN_F7R1_FB6   CAN_F7R1_FB6_Msk
 
#define CAN_F7R1_FB7_Msk   (0x1U << CAN_F7R1_FB7_Pos)
 
#define CAN_F7R1_FB7   CAN_F7R1_FB7_Msk
 
#define CAN_F7R1_FB8_Msk   (0x1U << CAN_F7R1_FB8_Pos)
 
#define CAN_F7R1_FB8   CAN_F7R1_FB8_Msk
 
#define CAN_F7R1_FB9_Msk   (0x1U << CAN_F7R1_FB9_Pos)
 
#define CAN_F7R1_FB9   CAN_F7R1_FB9_Msk
 
#define CAN_F7R1_FB10_Msk   (0x1U << CAN_F7R1_FB10_Pos)
 
#define CAN_F7R1_FB10   CAN_F7R1_FB10_Msk
 
#define CAN_F7R1_FB11_Msk   (0x1U << CAN_F7R1_FB11_Pos)
 
#define CAN_F7R1_FB11   CAN_F7R1_FB11_Msk
 
#define CAN_F7R1_FB12_Msk   (0x1U << CAN_F7R1_FB12_Pos)
 
#define CAN_F7R1_FB12   CAN_F7R1_FB12_Msk
 
#define CAN_F7R1_FB13_Msk   (0x1U << CAN_F7R1_FB13_Pos)
 
#define CAN_F7R1_FB13   CAN_F7R1_FB13_Msk
 
#define CAN_F7R1_FB14_Msk   (0x1U << CAN_F7R1_FB14_Pos)
 
#define CAN_F7R1_FB14   CAN_F7R1_FB14_Msk
 
#define CAN_F7R1_FB15_Msk   (0x1U << CAN_F7R1_FB15_Pos)
 
#define CAN_F7R1_FB15   CAN_F7R1_FB15_Msk
 
#define CAN_F7R1_FB16_Msk   (0x1U << CAN_F7R1_FB16_Pos)
 
#define CAN_F7R1_FB16   CAN_F7R1_FB16_Msk
 
#define CAN_F7R1_FB17_Msk   (0x1U << CAN_F7R1_FB17_Pos)
 
#define CAN_F7R1_FB17   CAN_F7R1_FB17_Msk
 
#define CAN_F7R1_FB18_Msk   (0x1U << CAN_F7R1_FB18_Pos)
 
#define CAN_F7R1_FB18   CAN_F7R1_FB18_Msk
 
#define CAN_F7R1_FB19_Msk   (0x1U << CAN_F7R1_FB19_Pos)
 
#define CAN_F7R1_FB19   CAN_F7R1_FB19_Msk
 
#define CAN_F7R1_FB20_Msk   (0x1U << CAN_F7R1_FB20_Pos)
 
#define CAN_F7R1_FB20   CAN_F7R1_FB20_Msk
 
#define CAN_F7R1_FB21_Msk   (0x1U << CAN_F7R1_FB21_Pos)
 
#define CAN_F7R1_FB21   CAN_F7R1_FB21_Msk
 
#define CAN_F7R1_FB22_Msk   (0x1U << CAN_F7R1_FB22_Pos)
 
#define CAN_F7R1_FB22   CAN_F7R1_FB22_Msk
 
#define CAN_F7R1_FB23_Msk   (0x1U << CAN_F7R1_FB23_Pos)
 
#define CAN_F7R1_FB23   CAN_F7R1_FB23_Msk
 
#define CAN_F7R1_FB24_Msk   (0x1U << CAN_F7R1_FB24_Pos)
 
#define CAN_F7R1_FB24   CAN_F7R1_FB24_Msk
 
#define CAN_F7R1_FB25_Msk   (0x1U << CAN_F7R1_FB25_Pos)
 
#define CAN_F7R1_FB25   CAN_F7R1_FB25_Msk
 
#define CAN_F7R1_FB26_Msk   (0x1U << CAN_F7R1_FB26_Pos)
 
#define CAN_F7R1_FB26   CAN_F7R1_FB26_Msk
 
#define CAN_F7R1_FB27_Msk   (0x1U << CAN_F7R1_FB27_Pos)
 
#define CAN_F7R1_FB27   CAN_F7R1_FB27_Msk
 
#define CAN_F7R1_FB28_Msk   (0x1U << CAN_F7R1_FB28_Pos)
 
#define CAN_F7R1_FB28   CAN_F7R1_FB28_Msk
 
#define CAN_F7R1_FB29_Msk   (0x1U << CAN_F7R1_FB29_Pos)
 
#define CAN_F7R1_FB29   CAN_F7R1_FB29_Msk
 
#define CAN_F7R1_FB30_Msk   (0x1U << CAN_F7R1_FB30_Pos)
 
#define CAN_F7R1_FB30   CAN_F7R1_FB30_Msk
 
#define CAN_F7R1_FB31_Msk   (0x1U << CAN_F7R1_FB31_Pos)
 
#define CAN_F7R1_FB31   CAN_F7R1_FB31_Msk
 
#define CAN_F8R1_FB0_Msk   (0x1U << CAN_F8R1_FB0_Pos)
 
#define CAN_F8R1_FB0   CAN_F8R1_FB0_Msk
 
#define CAN_F8R1_FB1_Msk   (0x1U << CAN_F8R1_FB1_Pos)
 
#define CAN_F8R1_FB1   CAN_F8R1_FB1_Msk
 
#define CAN_F8R1_FB2_Msk   (0x1U << CAN_F8R1_FB2_Pos)
 
#define CAN_F8R1_FB2   CAN_F8R1_FB2_Msk
 
#define CAN_F8R1_FB3_Msk   (0x1U << CAN_F8R1_FB3_Pos)
 
#define CAN_F8R1_FB3   CAN_F8R1_FB3_Msk
 
#define CAN_F8R1_FB4_Msk   (0x1U << CAN_F8R1_FB4_Pos)
 
#define CAN_F8R1_FB4   CAN_F8R1_FB4_Msk
 
#define CAN_F8R1_FB5_Msk   (0x1U << CAN_F8R1_FB5_Pos)
 
#define CAN_F8R1_FB5   CAN_F8R1_FB5_Msk
 
#define CAN_F8R1_FB6_Msk   (0x1U << CAN_F8R1_FB6_Pos)
 
#define CAN_F8R1_FB6   CAN_F8R1_FB6_Msk
 
#define CAN_F8R1_FB7_Msk   (0x1U << CAN_F8R1_FB7_Pos)
 
#define CAN_F8R1_FB7   CAN_F8R1_FB7_Msk
 
#define CAN_F8R1_FB8_Msk   (0x1U << CAN_F8R1_FB8_Pos)
 
#define CAN_F8R1_FB8   CAN_F8R1_FB8_Msk
 
#define CAN_F8R1_FB9_Msk   (0x1U << CAN_F8R1_FB9_Pos)
 
#define CAN_F8R1_FB9   CAN_F8R1_FB9_Msk
 
#define CAN_F8R1_FB10_Msk   (0x1U << CAN_F8R1_FB10_Pos)
 
#define CAN_F8R1_FB10   CAN_F8R1_FB10_Msk
 
#define CAN_F8R1_FB11_Msk   (0x1U << CAN_F8R1_FB11_Pos)
 
#define CAN_F8R1_FB11   CAN_F8R1_FB11_Msk
 
#define CAN_F8R1_FB12_Msk   (0x1U << CAN_F8R1_FB12_Pos)
 
#define CAN_F8R1_FB12   CAN_F8R1_FB12_Msk
 
#define CAN_F8R1_FB13_Msk   (0x1U << CAN_F8R1_FB13_Pos)
 
#define CAN_F8R1_FB13   CAN_F8R1_FB13_Msk
 
#define CAN_F8R1_FB14_Msk   (0x1U << CAN_F8R1_FB14_Pos)
 
#define CAN_F8R1_FB14   CAN_F8R1_FB14_Msk
 
#define CAN_F8R1_FB15_Msk   (0x1U << CAN_F8R1_FB15_Pos)
 
#define CAN_F8R1_FB15   CAN_F8R1_FB15_Msk
 
#define CAN_F8R1_FB16_Msk   (0x1U << CAN_F8R1_FB16_Pos)
 
#define CAN_F8R1_FB16   CAN_F8R1_FB16_Msk
 
#define CAN_F8R1_FB17_Msk   (0x1U << CAN_F8R1_FB17_Pos)
 
#define CAN_F8R1_FB17   CAN_F8R1_FB17_Msk
 
#define CAN_F8R1_FB18_Msk   (0x1U << CAN_F8R1_FB18_Pos)
 
#define CAN_F8R1_FB18   CAN_F8R1_FB18_Msk
 
#define CAN_F8R1_FB19_Msk   (0x1U << CAN_F8R1_FB19_Pos)
 
#define CAN_F8R1_FB19   CAN_F8R1_FB19_Msk
 
#define CAN_F8R1_FB20_Msk   (0x1U << CAN_F8R1_FB20_Pos)
 
#define CAN_F8R1_FB20   CAN_F8R1_FB20_Msk
 
#define CAN_F8R1_FB21_Msk   (0x1U << CAN_F8R1_FB21_Pos)
 
#define CAN_F8R1_FB21   CAN_F8R1_FB21_Msk
 
#define CAN_F8R1_FB22_Msk   (0x1U << CAN_F8R1_FB22_Pos)
 
#define CAN_F8R1_FB22   CAN_F8R1_FB22_Msk
 
#define CAN_F8R1_FB23_Msk   (0x1U << CAN_F8R1_FB23_Pos)
 
#define CAN_F8R1_FB23   CAN_F8R1_FB23_Msk
 
#define CAN_F8R1_FB24_Msk   (0x1U << CAN_F8R1_FB24_Pos)
 
#define CAN_F8R1_FB24   CAN_F8R1_FB24_Msk
 
#define CAN_F8R1_FB25_Msk   (0x1U << CAN_F8R1_FB25_Pos)
 
#define CAN_F8R1_FB25   CAN_F8R1_FB25_Msk
 
#define CAN_F8R1_FB26_Msk   (0x1U << CAN_F8R1_FB26_Pos)
 
#define CAN_F8R1_FB26   CAN_F8R1_FB26_Msk
 
#define CAN_F8R1_FB27_Msk   (0x1U << CAN_F8R1_FB27_Pos)
 
#define CAN_F8R1_FB27   CAN_F8R1_FB27_Msk
 
#define CAN_F8R1_FB28_Msk   (0x1U << CAN_F8R1_FB28_Pos)
 
#define CAN_F8R1_FB28   CAN_F8R1_FB28_Msk
 
#define CAN_F8R1_FB29_Msk   (0x1U << CAN_F8R1_FB29_Pos)
 
#define CAN_F8R1_FB29   CAN_F8R1_FB29_Msk
 
#define CAN_F8R1_FB30_Msk   (0x1U << CAN_F8R1_FB30_Pos)
 
#define CAN_F8R1_FB30   CAN_F8R1_FB30_Msk
 
#define CAN_F8R1_FB31_Msk   (0x1U << CAN_F8R1_FB31_Pos)
 
#define CAN_F8R1_FB31   CAN_F8R1_FB31_Msk
 
#define CAN_F9R1_FB0_Msk   (0x1U << CAN_F9R1_FB0_Pos)
 
#define CAN_F9R1_FB0   CAN_F9R1_FB0_Msk
 
#define CAN_F9R1_FB1_Msk   (0x1U << CAN_F9R1_FB1_Pos)
 
#define CAN_F9R1_FB1   CAN_F9R1_FB1_Msk
 
#define CAN_F9R1_FB2_Msk   (0x1U << CAN_F9R1_FB2_Pos)
 
#define CAN_F9R1_FB2   CAN_F9R1_FB2_Msk
 
#define CAN_F9R1_FB3_Msk   (0x1U << CAN_F9R1_FB3_Pos)
 
#define CAN_F9R1_FB3   CAN_F9R1_FB3_Msk
 
#define CAN_F9R1_FB4_Msk   (0x1U << CAN_F9R1_FB4_Pos)
 
#define CAN_F9R1_FB4   CAN_F9R1_FB4_Msk
 
#define CAN_F9R1_FB5_Msk   (0x1U << CAN_F9R1_FB5_Pos)
 
#define CAN_F9R1_FB5   CAN_F9R1_FB5_Msk
 
#define CAN_F9R1_FB6_Msk   (0x1U << CAN_F9R1_FB6_Pos)
 
#define CAN_F9R1_FB6   CAN_F9R1_FB6_Msk
 
#define CAN_F9R1_FB7_Msk   (0x1U << CAN_F9R1_FB7_Pos)
 
#define CAN_F9R1_FB7   CAN_F9R1_FB7_Msk
 
#define CAN_F9R1_FB8_Msk   (0x1U << CAN_F9R1_FB8_Pos)
 
#define CAN_F9R1_FB8   CAN_F9R1_FB8_Msk
 
#define CAN_F9R1_FB9_Msk   (0x1U << CAN_F9R1_FB9_Pos)
 
#define CAN_F9R1_FB9   CAN_F9R1_FB9_Msk
 
#define CAN_F9R1_FB10_Msk   (0x1U << CAN_F9R1_FB10_Pos)
 
#define CAN_F9R1_FB10   CAN_F9R1_FB10_Msk
 
#define CAN_F9R1_FB11_Msk   (0x1U << CAN_F9R1_FB11_Pos)
 
#define CAN_F9R1_FB11   CAN_F9R1_FB11_Msk
 
#define CAN_F9R1_FB12_Msk   (0x1U << CAN_F9R1_FB12_Pos)
 
#define CAN_F9R1_FB12   CAN_F9R1_FB12_Msk
 
#define CAN_F9R1_FB13_Msk   (0x1U << CAN_F9R1_FB13_Pos)
 
#define CAN_F9R1_FB13   CAN_F9R1_FB13_Msk
 
#define CAN_F9R1_FB14_Msk   (0x1U << CAN_F9R1_FB14_Pos)
 
#define CAN_F9R1_FB14   CAN_F9R1_FB14_Msk
 
#define CAN_F9R1_FB15_Msk   (0x1U << CAN_F9R1_FB15_Pos)
 
#define CAN_F9R1_FB15   CAN_F9R1_FB15_Msk
 
#define CAN_F9R1_FB16_Msk   (0x1U << CAN_F9R1_FB16_Pos)
 
#define CAN_F9R1_FB16   CAN_F9R1_FB16_Msk
 
#define CAN_F9R1_FB17_Msk   (0x1U << CAN_F9R1_FB17_Pos)
 
#define CAN_F9R1_FB17   CAN_F9R1_FB17_Msk
 
#define CAN_F9R1_FB18_Msk   (0x1U << CAN_F9R1_FB18_Pos)
 
#define CAN_F9R1_FB18   CAN_F9R1_FB18_Msk
 
#define CAN_F9R1_FB19_Msk   (0x1U << CAN_F9R1_FB19_Pos)
 
#define CAN_F9R1_FB19   CAN_F9R1_FB19_Msk
 
#define CAN_F9R1_FB20_Msk   (0x1U << CAN_F9R1_FB20_Pos)
 
#define CAN_F9R1_FB20   CAN_F9R1_FB20_Msk
 
#define CAN_F9R1_FB21_Msk   (0x1U << CAN_F9R1_FB21_Pos)
 
#define CAN_F9R1_FB21   CAN_F9R1_FB21_Msk
 
#define CAN_F9R1_FB22_Msk   (0x1U << CAN_F9R1_FB22_Pos)
 
#define CAN_F9R1_FB22   CAN_F9R1_FB22_Msk
 
#define CAN_F9R1_FB23_Msk   (0x1U << CAN_F9R1_FB23_Pos)
 
#define CAN_F9R1_FB23   CAN_F9R1_FB23_Msk
 
#define CAN_F9R1_FB24_Msk   (0x1U << CAN_F9R1_FB24_Pos)
 
#define CAN_F9R1_FB24   CAN_F9R1_FB24_Msk
 
#define CAN_F9R1_FB25_Msk   (0x1U << CAN_F9R1_FB25_Pos)
 
#define CAN_F9R1_FB25   CAN_F9R1_FB25_Msk
 
#define CAN_F9R1_FB26_Msk   (0x1U << CAN_F9R1_FB26_Pos)
 
#define CAN_F9R1_FB26   CAN_F9R1_FB26_Msk
 
#define CAN_F9R1_FB27_Msk   (0x1U << CAN_F9R1_FB27_Pos)
 
#define CAN_F9R1_FB27   CAN_F9R1_FB27_Msk
 
#define CAN_F9R1_FB28_Msk   (0x1U << CAN_F9R1_FB28_Pos)
 
#define CAN_F9R1_FB28   CAN_F9R1_FB28_Msk
 
#define CAN_F9R1_FB29_Msk   (0x1U << CAN_F9R1_FB29_Pos)
 
#define CAN_F9R1_FB29   CAN_F9R1_FB29_Msk
 
#define CAN_F9R1_FB30_Msk   (0x1U << CAN_F9R1_FB30_Pos)
 
#define CAN_F9R1_FB30   CAN_F9R1_FB30_Msk
 
#define CAN_F9R1_FB31_Msk   (0x1U << CAN_F9R1_FB31_Pos)
 
#define CAN_F9R1_FB31   CAN_F9R1_FB31_Msk
 
#define CAN_F10R1_FB0_Msk   (0x1U << CAN_F10R1_FB0_Pos)
 
#define CAN_F10R1_FB0   CAN_F10R1_FB0_Msk
 
#define CAN_F10R1_FB1_Msk   (0x1U << CAN_F10R1_FB1_Pos)
 
#define CAN_F10R1_FB1   CAN_F10R1_FB1_Msk
 
#define CAN_F10R1_FB2_Msk   (0x1U << CAN_F10R1_FB2_Pos)
 
#define CAN_F10R1_FB2   CAN_F10R1_FB2_Msk
 
#define CAN_F10R1_FB3_Msk   (0x1U << CAN_F10R1_FB3_Pos)
 
#define CAN_F10R1_FB3   CAN_F10R1_FB3_Msk
 
#define CAN_F10R1_FB4_Msk   (0x1U << CAN_F10R1_FB4_Pos)
 
#define CAN_F10R1_FB4   CAN_F10R1_FB4_Msk
 
#define CAN_F10R1_FB5_Msk   (0x1U << CAN_F10R1_FB5_Pos)
 
#define CAN_F10R1_FB5   CAN_F10R1_FB5_Msk
 
#define CAN_F10R1_FB6_Msk   (0x1U << CAN_F10R1_FB6_Pos)
 
#define CAN_F10R1_FB6   CAN_F10R1_FB6_Msk
 
#define CAN_F10R1_FB7_Msk   (0x1U << CAN_F10R1_FB7_Pos)
 
#define CAN_F10R1_FB7   CAN_F10R1_FB7_Msk
 
#define CAN_F10R1_FB8_Msk   (0x1U << CAN_F10R1_FB8_Pos)
 
#define CAN_F10R1_FB8   CAN_F10R1_FB8_Msk
 
#define CAN_F10R1_FB9_Msk   (0x1U << CAN_F10R1_FB9_Pos)
 
#define CAN_F10R1_FB9   CAN_F10R1_FB9_Msk
 
#define CAN_F10R1_FB10_Msk   (0x1U << CAN_F10R1_FB10_Pos)
 
#define CAN_F10R1_FB10   CAN_F10R1_FB10_Msk
 
#define CAN_F10R1_FB11_Msk   (0x1U << CAN_F10R1_FB11_Pos)
 
#define CAN_F10R1_FB11   CAN_F10R1_FB11_Msk
 
#define CAN_F10R1_FB12_Msk   (0x1U << CAN_F10R1_FB12_Pos)
 
#define CAN_F10R1_FB12   CAN_F10R1_FB12_Msk
 
#define CAN_F10R1_FB13_Msk   (0x1U << CAN_F10R1_FB13_Pos)
 
#define CAN_F10R1_FB13   CAN_F10R1_FB13_Msk
 
#define CAN_F10R1_FB14_Msk   (0x1U << CAN_F10R1_FB14_Pos)
 
#define CAN_F10R1_FB14   CAN_F10R1_FB14_Msk
 
#define CAN_F10R1_FB15_Msk   (0x1U << CAN_F10R1_FB15_Pos)
 
#define CAN_F10R1_FB15   CAN_F10R1_FB15_Msk
 
#define CAN_F10R1_FB16_Msk   (0x1U << CAN_F10R1_FB16_Pos)
 
#define CAN_F10R1_FB16   CAN_F10R1_FB16_Msk
 
#define CAN_F10R1_FB17_Msk   (0x1U << CAN_F10R1_FB17_Pos)
 
#define CAN_F10R1_FB17   CAN_F10R1_FB17_Msk
 
#define CAN_F10R1_FB18_Msk   (0x1U << CAN_F10R1_FB18_Pos)
 
#define CAN_F10R1_FB18   CAN_F10R1_FB18_Msk
 
#define CAN_F10R1_FB19_Msk   (0x1U << CAN_F10R1_FB19_Pos)
 
#define CAN_F10R1_FB19   CAN_F10R1_FB19_Msk
 
#define CAN_F10R1_FB20_Msk   (0x1U << CAN_F10R1_FB20_Pos)
 
#define CAN_F10R1_FB20   CAN_F10R1_FB20_Msk
 
#define CAN_F10R1_FB21_Msk   (0x1U << CAN_F10R1_FB21_Pos)
 
#define CAN_F10R1_FB21   CAN_F10R1_FB21_Msk
 
#define CAN_F10R1_FB22_Msk   (0x1U << CAN_F10R1_FB22_Pos)
 
#define CAN_F10R1_FB22   CAN_F10R1_FB22_Msk
 
#define CAN_F10R1_FB23_Msk   (0x1U << CAN_F10R1_FB23_Pos)
 
#define CAN_F10R1_FB23   CAN_F10R1_FB23_Msk
 
#define CAN_F10R1_FB24_Msk   (0x1U << CAN_F10R1_FB24_Pos)
 
#define CAN_F10R1_FB24   CAN_F10R1_FB24_Msk
 
#define CAN_F10R1_FB25_Msk   (0x1U << CAN_F10R1_FB25_Pos)
 
#define CAN_F10R1_FB25   CAN_F10R1_FB25_Msk
 
#define CAN_F10R1_FB26_Msk   (0x1U << CAN_F10R1_FB26_Pos)
 
#define CAN_F10R1_FB26   CAN_F10R1_FB26_Msk
 
#define CAN_F10R1_FB27_Msk   (0x1U << CAN_F10R1_FB27_Pos)
 
#define CAN_F10R1_FB27   CAN_F10R1_FB27_Msk
 
#define CAN_F10R1_FB28_Msk   (0x1U << CAN_F10R1_FB28_Pos)
 
#define CAN_F10R1_FB28   CAN_F10R1_FB28_Msk
 
#define CAN_F10R1_FB29_Msk   (0x1U << CAN_F10R1_FB29_Pos)
 
#define CAN_F10R1_FB29   CAN_F10R1_FB29_Msk
 
#define CAN_F10R1_FB30_Msk   (0x1U << CAN_F10R1_FB30_Pos)
 
#define CAN_F10R1_FB30   CAN_F10R1_FB30_Msk
 
#define CAN_F10R1_FB31_Msk   (0x1U << CAN_F10R1_FB31_Pos)
 
#define CAN_F10R1_FB31   CAN_F10R1_FB31_Msk
 
#define CAN_F11R1_FB0_Msk   (0x1U << CAN_F11R1_FB0_Pos)
 
#define CAN_F11R1_FB0   CAN_F11R1_FB0_Msk
 
#define CAN_F11R1_FB1_Msk   (0x1U << CAN_F11R1_FB1_Pos)
 
#define CAN_F11R1_FB1   CAN_F11R1_FB1_Msk
 
#define CAN_F11R1_FB2_Msk   (0x1U << CAN_F11R1_FB2_Pos)
 
#define CAN_F11R1_FB2   CAN_F11R1_FB2_Msk
 
#define CAN_F11R1_FB3_Msk   (0x1U << CAN_F11R1_FB3_Pos)
 
#define CAN_F11R1_FB3   CAN_F11R1_FB3_Msk
 
#define CAN_F11R1_FB4_Msk   (0x1U << CAN_F11R1_FB4_Pos)
 
#define CAN_F11R1_FB4   CAN_F11R1_FB4_Msk
 
#define CAN_F11R1_FB5_Msk   (0x1U << CAN_F11R1_FB5_Pos)
 
#define CAN_F11R1_FB5   CAN_F11R1_FB5_Msk
 
#define CAN_F11R1_FB6_Msk   (0x1U << CAN_F11R1_FB6_Pos)
 
#define CAN_F11R1_FB6   CAN_F11R1_FB6_Msk
 
#define CAN_F11R1_FB7_Msk   (0x1U << CAN_F11R1_FB7_Pos)
 
#define CAN_F11R1_FB7   CAN_F11R1_FB7_Msk
 
#define CAN_F11R1_FB8_Msk   (0x1U << CAN_F11R1_FB8_Pos)
 
#define CAN_F11R1_FB8   CAN_F11R1_FB8_Msk
 
#define CAN_F11R1_FB9_Msk   (0x1U << CAN_F11R1_FB9_Pos)
 
#define CAN_F11R1_FB9   CAN_F11R1_FB9_Msk
 
#define CAN_F11R1_FB10_Msk   (0x1U << CAN_F11R1_FB10_Pos)
 
#define CAN_F11R1_FB10   CAN_F11R1_FB10_Msk
 
#define CAN_F11R1_FB11_Msk   (0x1U << CAN_F11R1_FB11_Pos)
 
#define CAN_F11R1_FB11   CAN_F11R1_FB11_Msk
 
#define CAN_F11R1_FB12_Msk   (0x1U << CAN_F11R1_FB12_Pos)
 
#define CAN_F11R1_FB12   CAN_F11R1_FB12_Msk
 
#define CAN_F11R1_FB13_Msk   (0x1U << CAN_F11R1_FB13_Pos)
 
#define CAN_F11R1_FB13   CAN_F11R1_FB13_Msk
 
#define CAN_F11R1_FB14_Msk   (0x1U << CAN_F11R1_FB14_Pos)
 
#define CAN_F11R1_FB14   CAN_F11R1_FB14_Msk
 
#define CAN_F11R1_FB15_Msk   (0x1U << CAN_F11R1_FB15_Pos)
 
#define CAN_F11R1_FB15   CAN_F11R1_FB15_Msk
 
#define CAN_F11R1_FB16_Msk   (0x1U << CAN_F11R1_FB16_Pos)
 
#define CAN_F11R1_FB16   CAN_F11R1_FB16_Msk
 
#define CAN_F11R1_FB17_Msk   (0x1U << CAN_F11R1_FB17_Pos)
 
#define CAN_F11R1_FB17   CAN_F11R1_FB17_Msk
 
#define CAN_F11R1_FB18_Msk   (0x1U << CAN_F11R1_FB18_Pos)
 
#define CAN_F11R1_FB18   CAN_F11R1_FB18_Msk
 
#define CAN_F11R1_FB19_Msk   (0x1U << CAN_F11R1_FB19_Pos)
 
#define CAN_F11R1_FB19   CAN_F11R1_FB19_Msk
 
#define CAN_F11R1_FB20_Msk   (0x1U << CAN_F11R1_FB20_Pos)
 
#define CAN_F11R1_FB20   CAN_F11R1_FB20_Msk
 
#define CAN_F11R1_FB21_Msk   (0x1U << CAN_F11R1_FB21_Pos)
 
#define CAN_F11R1_FB21   CAN_F11R1_FB21_Msk
 
#define CAN_F11R1_FB22_Msk   (0x1U << CAN_F11R1_FB22_Pos)
 
#define CAN_F11R1_FB22   CAN_F11R1_FB22_Msk
 
#define CAN_F11R1_FB23_Msk   (0x1U << CAN_F11R1_FB23_Pos)
 
#define CAN_F11R1_FB23   CAN_F11R1_FB23_Msk
 
#define CAN_F11R1_FB24_Msk   (0x1U << CAN_F11R1_FB24_Pos)
 
#define CAN_F11R1_FB24   CAN_F11R1_FB24_Msk
 
#define CAN_F11R1_FB25_Msk   (0x1U << CAN_F11R1_FB25_Pos)
 
#define CAN_F11R1_FB25   CAN_F11R1_FB25_Msk
 
#define CAN_F11R1_FB26_Msk   (0x1U << CAN_F11R1_FB26_Pos)
 
#define CAN_F11R1_FB26   CAN_F11R1_FB26_Msk
 
#define CAN_F11R1_FB27_Msk   (0x1U << CAN_F11R1_FB27_Pos)
 
#define CAN_F11R1_FB27   CAN_F11R1_FB27_Msk
 
#define CAN_F11R1_FB28_Msk   (0x1U << CAN_F11R1_FB28_Pos)
 
#define CAN_F11R1_FB28   CAN_F11R1_FB28_Msk
 
#define CAN_F11R1_FB29_Msk   (0x1U << CAN_F11R1_FB29_Pos)
 
#define CAN_F11R1_FB29   CAN_F11R1_FB29_Msk
 
#define CAN_F11R1_FB30_Msk   (0x1U << CAN_F11R1_FB30_Pos)
 
#define CAN_F11R1_FB30   CAN_F11R1_FB30_Msk
 
#define CAN_F11R1_FB31_Msk   (0x1U << CAN_F11R1_FB31_Pos)
 
#define CAN_F11R1_FB31   CAN_F11R1_FB31_Msk
 
#define CAN_F12R1_FB0_Msk   (0x1U << CAN_F12R1_FB0_Pos)
 
#define CAN_F12R1_FB0   CAN_F12R1_FB0_Msk
 
#define CAN_F12R1_FB1_Msk   (0x1U << CAN_F12R1_FB1_Pos)
 
#define CAN_F12R1_FB1   CAN_F12R1_FB1_Msk
 
#define CAN_F12R1_FB2_Msk   (0x1U << CAN_F12R1_FB2_Pos)
 
#define CAN_F12R1_FB2   CAN_F12R1_FB2_Msk
 
#define CAN_F12R1_FB3_Msk   (0x1U << CAN_F12R1_FB3_Pos)
 
#define CAN_F12R1_FB3   CAN_F12R1_FB3_Msk
 
#define CAN_F12R1_FB4_Msk   (0x1U << CAN_F12R1_FB4_Pos)
 
#define CAN_F12R1_FB4   CAN_F12R1_FB4_Msk
 
#define CAN_F12R1_FB5_Msk   (0x1U << CAN_F12R1_FB5_Pos)
 
#define CAN_F12R1_FB5   CAN_F12R1_FB5_Msk
 
#define CAN_F12R1_FB6_Msk   (0x1U << CAN_F12R1_FB6_Pos)
 
#define CAN_F12R1_FB6   CAN_F12R1_FB6_Msk
 
#define CAN_F12R1_FB7_Msk   (0x1U << CAN_F12R1_FB7_Pos)
 
#define CAN_F12R1_FB7   CAN_F12R1_FB7_Msk
 
#define CAN_F12R1_FB8_Msk   (0x1U << CAN_F12R1_FB8_Pos)
 
#define CAN_F12R1_FB8   CAN_F12R1_FB8_Msk
 
#define CAN_F12R1_FB9_Msk   (0x1U << CAN_F12R1_FB9_Pos)
 
#define CAN_F12R1_FB9   CAN_F12R1_FB9_Msk
 
#define CAN_F12R1_FB10_Msk   (0x1U << CAN_F12R1_FB10_Pos)
 
#define CAN_F12R1_FB10   CAN_F12R1_FB10_Msk
 
#define CAN_F12R1_FB11_Msk   (0x1U << CAN_F12R1_FB11_Pos)
 
#define CAN_F12R1_FB11   CAN_F12R1_FB11_Msk
 
#define CAN_F12R1_FB12_Msk   (0x1U << CAN_F12R1_FB12_Pos)
 
#define CAN_F12R1_FB12   CAN_F12R1_FB12_Msk
 
#define CAN_F12R1_FB13_Msk   (0x1U << CAN_F12R1_FB13_Pos)
 
#define CAN_F12R1_FB13   CAN_F12R1_FB13_Msk
 
#define CAN_F12R1_FB14_Msk   (0x1U << CAN_F12R1_FB14_Pos)
 
#define CAN_F12R1_FB14   CAN_F12R1_FB14_Msk
 
#define CAN_F12R1_FB15_Msk   (0x1U << CAN_F12R1_FB15_Pos)
 
#define CAN_F12R1_FB15   CAN_F12R1_FB15_Msk
 
#define CAN_F12R1_FB16_Msk   (0x1U << CAN_F12R1_FB16_Pos)
 
#define CAN_F12R1_FB16   CAN_F12R1_FB16_Msk
 
#define CAN_F12R1_FB17_Msk   (0x1U << CAN_F12R1_FB17_Pos)
 
#define CAN_F12R1_FB17   CAN_F12R1_FB17_Msk
 
#define CAN_F12R1_FB18_Msk   (0x1U << CAN_F12R1_FB18_Pos)
 
#define CAN_F12R1_FB18   CAN_F12R1_FB18_Msk
 
#define CAN_F12R1_FB19_Msk   (0x1U << CAN_F12R1_FB19_Pos)
 
#define CAN_F12R1_FB19   CAN_F12R1_FB19_Msk
 
#define CAN_F12R1_FB20_Msk   (0x1U << CAN_F12R1_FB20_Pos)
 
#define CAN_F12R1_FB20   CAN_F12R1_FB20_Msk
 
#define CAN_F12R1_FB21_Msk   (0x1U << CAN_F12R1_FB21_Pos)
 
#define CAN_F12R1_FB21   CAN_F12R1_FB21_Msk
 
#define CAN_F12R1_FB22_Msk   (0x1U << CAN_F12R1_FB22_Pos)
 
#define CAN_F12R1_FB22   CAN_F12R1_FB22_Msk
 
#define CAN_F12R1_FB23_Msk   (0x1U << CAN_F12R1_FB23_Pos)
 
#define CAN_F12R1_FB23   CAN_F12R1_FB23_Msk
 
#define CAN_F12R1_FB24_Msk   (0x1U << CAN_F12R1_FB24_Pos)
 
#define CAN_F12R1_FB24   CAN_F12R1_FB24_Msk
 
#define CAN_F12R1_FB25_Msk   (0x1U << CAN_F12R1_FB25_Pos)
 
#define CAN_F12R1_FB25   CAN_F12R1_FB25_Msk
 
#define CAN_F12R1_FB26_Msk   (0x1U << CAN_F12R1_FB26_Pos)
 
#define CAN_F12R1_FB26   CAN_F12R1_FB26_Msk
 
#define CAN_F12R1_FB27_Msk   (0x1U << CAN_F12R1_FB27_Pos)
 
#define CAN_F12R1_FB27   CAN_F12R1_FB27_Msk
 
#define CAN_F12R1_FB28_Msk   (0x1U << CAN_F12R1_FB28_Pos)
 
#define CAN_F12R1_FB28   CAN_F12R1_FB28_Msk
 
#define CAN_F12R1_FB29_Msk   (0x1U << CAN_F12R1_FB29_Pos)
 
#define CAN_F12R1_FB29   CAN_F12R1_FB29_Msk
 
#define CAN_F12R1_FB30_Msk   (0x1U << CAN_F12R1_FB30_Pos)
 
#define CAN_F12R1_FB30   CAN_F12R1_FB30_Msk
 
#define CAN_F12R1_FB31_Msk   (0x1U << CAN_F12R1_FB31_Pos)
 
#define CAN_F12R1_FB31   CAN_F12R1_FB31_Msk
 
#define CAN_F13R1_FB0_Msk   (0x1U << CAN_F13R1_FB0_Pos)
 
#define CAN_F13R1_FB0   CAN_F13R1_FB0_Msk
 
#define CAN_F13R1_FB1_Msk   (0x1U << CAN_F13R1_FB1_Pos)
 
#define CAN_F13R1_FB1   CAN_F13R1_FB1_Msk
 
#define CAN_F13R1_FB2_Msk   (0x1U << CAN_F13R1_FB2_Pos)
 
#define CAN_F13R1_FB2   CAN_F13R1_FB2_Msk
 
#define CAN_F13R1_FB3_Msk   (0x1U << CAN_F13R1_FB3_Pos)
 
#define CAN_F13R1_FB3   CAN_F13R1_FB3_Msk
 
#define CAN_F13R1_FB4_Msk   (0x1U << CAN_F13R1_FB4_Pos)
 
#define CAN_F13R1_FB4   CAN_F13R1_FB4_Msk
 
#define CAN_F13R1_FB5_Msk   (0x1U << CAN_F13R1_FB5_Pos)
 
#define CAN_F13R1_FB5   CAN_F13R1_FB5_Msk
 
#define CAN_F13R1_FB6_Msk   (0x1U << CAN_F13R1_FB6_Pos)
 
#define CAN_F13R1_FB6   CAN_F13R1_FB6_Msk
 
#define CAN_F13R1_FB7_Msk   (0x1U << CAN_F13R1_FB7_Pos)
 
#define CAN_F13R1_FB7   CAN_F13R1_FB7_Msk
 
#define CAN_F13R1_FB8_Msk   (0x1U << CAN_F13R1_FB8_Pos)
 
#define CAN_F13R1_FB8   CAN_F13R1_FB8_Msk
 
#define CAN_F13R1_FB9_Msk   (0x1U << CAN_F13R1_FB9_Pos)
 
#define CAN_F13R1_FB9   CAN_F13R1_FB9_Msk
 
#define CAN_F13R1_FB10_Msk   (0x1U << CAN_F13R1_FB10_Pos)
 
#define CAN_F13R1_FB10   CAN_F13R1_FB10_Msk
 
#define CAN_F13R1_FB11_Msk   (0x1U << CAN_F13R1_FB11_Pos)
 
#define CAN_F13R1_FB11   CAN_F13R1_FB11_Msk
 
#define CAN_F13R1_FB12_Msk   (0x1U << CAN_F13R1_FB12_Pos)
 
#define CAN_F13R1_FB12   CAN_F13R1_FB12_Msk
 
#define CAN_F13R1_FB13_Msk   (0x1U << CAN_F13R1_FB13_Pos)
 
#define CAN_F13R1_FB13   CAN_F13R1_FB13_Msk
 
#define CAN_F13R1_FB14_Msk   (0x1U << CAN_F13R1_FB14_Pos)
 
#define CAN_F13R1_FB14   CAN_F13R1_FB14_Msk
 
#define CAN_F13R1_FB15_Msk   (0x1U << CAN_F13R1_FB15_Pos)
 
#define CAN_F13R1_FB15   CAN_F13R1_FB15_Msk
 
#define CAN_F13R1_FB16_Msk   (0x1U << CAN_F13R1_FB16_Pos)
 
#define CAN_F13R1_FB16   CAN_F13R1_FB16_Msk
 
#define CAN_F13R1_FB17_Msk   (0x1U << CAN_F13R1_FB17_Pos)
 
#define CAN_F13R1_FB17   CAN_F13R1_FB17_Msk
 
#define CAN_F13R1_FB18_Msk   (0x1U << CAN_F13R1_FB18_Pos)
 
#define CAN_F13R1_FB18   CAN_F13R1_FB18_Msk
 
#define CAN_F13R1_FB19_Msk   (0x1U << CAN_F13R1_FB19_Pos)
 
#define CAN_F13R1_FB19   CAN_F13R1_FB19_Msk
 
#define CAN_F13R1_FB20_Msk   (0x1U << CAN_F13R1_FB20_Pos)
 
#define CAN_F13R1_FB20   CAN_F13R1_FB20_Msk
 
#define CAN_F13R1_FB21_Msk   (0x1U << CAN_F13R1_FB21_Pos)
 
#define CAN_F13R1_FB21   CAN_F13R1_FB21_Msk
 
#define CAN_F13R1_FB22_Msk   (0x1U << CAN_F13R1_FB22_Pos)
 
#define CAN_F13R1_FB22   CAN_F13R1_FB22_Msk
 
#define CAN_F13R1_FB23_Msk   (0x1U << CAN_F13R1_FB23_Pos)
 
#define CAN_F13R1_FB23   CAN_F13R1_FB23_Msk
 
#define CAN_F13R1_FB24_Msk   (0x1U << CAN_F13R1_FB24_Pos)
 
#define CAN_F13R1_FB24   CAN_F13R1_FB24_Msk
 
#define CAN_F13R1_FB25_Msk   (0x1U << CAN_F13R1_FB25_Pos)
 
#define CAN_F13R1_FB25   CAN_F13R1_FB25_Msk
 
#define CAN_F13R1_FB26_Msk   (0x1U << CAN_F13R1_FB26_Pos)
 
#define CAN_F13R1_FB26   CAN_F13R1_FB26_Msk
 
#define CAN_F13R1_FB27_Msk   (0x1U << CAN_F13R1_FB27_Pos)
 
#define CAN_F13R1_FB27   CAN_F13R1_FB27_Msk
 
#define CAN_F13R1_FB28_Msk   (0x1U << CAN_F13R1_FB28_Pos)
 
#define CAN_F13R1_FB28   CAN_F13R1_FB28_Msk
 
#define CAN_F13R1_FB29_Msk   (0x1U << CAN_F13R1_FB29_Pos)
 
#define CAN_F13R1_FB29   CAN_F13R1_FB29_Msk
 
#define CAN_F13R1_FB30_Msk   (0x1U << CAN_F13R1_FB30_Pos)
 
#define CAN_F13R1_FB30   CAN_F13R1_FB30_Msk
 
#define CAN_F13R1_FB31_Msk   (0x1U << CAN_F13R1_FB31_Pos)
 
#define CAN_F13R1_FB31   CAN_F13R1_FB31_Msk
 
#define CAN_F0R2_FB0_Msk   (0x1U << CAN_F0R2_FB0_Pos)
 
#define CAN_F0R2_FB0   CAN_F0R2_FB0_Msk
 
#define CAN_F0R2_FB1_Msk   (0x1U << CAN_F0R2_FB1_Pos)
 
#define CAN_F0R2_FB1   CAN_F0R2_FB1_Msk
 
#define CAN_F0R2_FB2_Msk   (0x1U << CAN_F0R2_FB2_Pos)
 
#define CAN_F0R2_FB2   CAN_F0R2_FB2_Msk
 
#define CAN_F0R2_FB3_Msk   (0x1U << CAN_F0R2_FB3_Pos)
 
#define CAN_F0R2_FB3   CAN_F0R2_FB3_Msk
 
#define CAN_F0R2_FB4_Msk   (0x1U << CAN_F0R2_FB4_Pos)
 
#define CAN_F0R2_FB4   CAN_F0R2_FB4_Msk
 
#define CAN_F0R2_FB5_Msk   (0x1U << CAN_F0R2_FB5_Pos)
 
#define CAN_F0R2_FB5   CAN_F0R2_FB5_Msk
 
#define CAN_F0R2_FB6_Msk   (0x1U << CAN_F0R2_FB6_Pos)
 
#define CAN_F0R2_FB6   CAN_F0R2_FB6_Msk
 
#define CAN_F0R2_FB7_Msk   (0x1U << CAN_F0R2_FB7_Pos)
 
#define CAN_F0R2_FB7   CAN_F0R2_FB7_Msk
 
#define CAN_F0R2_FB8_Msk   (0x1U << CAN_F0R2_FB8_Pos)
 
#define CAN_F0R2_FB8   CAN_F0R2_FB8_Msk
 
#define CAN_F0R2_FB9_Msk   (0x1U << CAN_F0R2_FB9_Pos)
 
#define CAN_F0R2_FB9   CAN_F0R2_FB9_Msk
 
#define CAN_F0R2_FB10_Msk   (0x1U << CAN_F0R2_FB10_Pos)
 
#define CAN_F0R2_FB10   CAN_F0R2_FB10_Msk
 
#define CAN_F0R2_FB11_Msk   (0x1U << CAN_F0R2_FB11_Pos)
 
#define CAN_F0R2_FB11   CAN_F0R2_FB11_Msk
 
#define CAN_F0R2_FB12_Msk   (0x1U << CAN_F0R2_FB12_Pos)
 
#define CAN_F0R2_FB12   CAN_F0R2_FB12_Msk
 
#define CAN_F0R2_FB13_Msk   (0x1U << CAN_F0R2_FB13_Pos)
 
#define CAN_F0R2_FB13   CAN_F0R2_FB13_Msk
 
#define CAN_F0R2_FB14_Msk   (0x1U << CAN_F0R2_FB14_Pos)
 
#define CAN_F0R2_FB14   CAN_F0R2_FB14_Msk
 
#define CAN_F0R2_FB15_Msk   (0x1U << CAN_F0R2_FB15_Pos)
 
#define CAN_F0R2_FB15   CAN_F0R2_FB15_Msk
 
#define CAN_F0R2_FB16_Msk   (0x1U << CAN_F0R2_FB16_Pos)
 
#define CAN_F0R2_FB16   CAN_F0R2_FB16_Msk
 
#define CAN_F0R2_FB17_Msk   (0x1U << CAN_F0R2_FB17_Pos)
 
#define CAN_F0R2_FB17   CAN_F0R2_FB17_Msk
 
#define CAN_F0R2_FB18_Msk   (0x1U << CAN_F0R2_FB18_Pos)
 
#define CAN_F0R2_FB18   CAN_F0R2_FB18_Msk
 
#define CAN_F0R2_FB19_Msk   (0x1U << CAN_F0R2_FB19_Pos)
 
#define CAN_F0R2_FB19   CAN_F0R2_FB19_Msk
 
#define CAN_F0R2_FB20_Msk   (0x1U << CAN_F0R2_FB20_Pos)
 
#define CAN_F0R2_FB20   CAN_F0R2_FB20_Msk
 
#define CAN_F0R2_FB21_Msk   (0x1U << CAN_F0R2_FB21_Pos)
 
#define CAN_F0R2_FB21   CAN_F0R2_FB21_Msk
 
#define CAN_F0R2_FB22_Msk   (0x1U << CAN_F0R2_FB22_Pos)
 
#define CAN_F0R2_FB22   CAN_F0R2_FB22_Msk
 
#define CAN_F0R2_FB23_Msk   (0x1U << CAN_F0R2_FB23_Pos)
 
#define CAN_F0R2_FB23   CAN_F0R2_FB23_Msk
 
#define CAN_F0R2_FB24_Msk   (0x1U << CAN_F0R2_FB24_Pos)
 
#define CAN_F0R2_FB24   CAN_F0R2_FB24_Msk
 
#define CAN_F0R2_FB25_Msk   (0x1U << CAN_F0R2_FB25_Pos)
 
#define CAN_F0R2_FB25   CAN_F0R2_FB25_Msk
 
#define CAN_F0R2_FB26_Msk   (0x1U << CAN_F0R2_FB26_Pos)
 
#define CAN_F0R2_FB26   CAN_F0R2_FB26_Msk
 
#define CAN_F0R2_FB27_Msk   (0x1U << CAN_F0R2_FB27_Pos)
 
#define CAN_F0R2_FB27   CAN_F0R2_FB27_Msk
 
#define CAN_F0R2_FB28_Msk   (0x1U << CAN_F0R2_FB28_Pos)
 
#define CAN_F0R2_FB28   CAN_F0R2_FB28_Msk
 
#define CAN_F0R2_FB29_Msk   (0x1U << CAN_F0R2_FB29_Pos)
 
#define CAN_F0R2_FB29   CAN_F0R2_FB29_Msk
 
#define CAN_F0R2_FB30_Msk   (0x1U << CAN_F0R2_FB30_Pos)
 
#define CAN_F0R2_FB30   CAN_F0R2_FB30_Msk
 
#define CAN_F0R2_FB31_Msk   (0x1U << CAN_F0R2_FB31_Pos)
 
#define CAN_F0R2_FB31   CAN_F0R2_FB31_Msk
 
#define CAN_F1R2_FB0_Msk   (0x1U << CAN_F1R2_FB0_Pos)
 
#define CAN_F1R2_FB0   CAN_F1R2_FB0_Msk
 
#define CAN_F1R2_FB1_Msk   (0x1U << CAN_F1R2_FB1_Pos)
 
#define CAN_F1R2_FB1   CAN_F1R2_FB1_Msk
 
#define CAN_F1R2_FB2_Msk   (0x1U << CAN_F1R2_FB2_Pos)
 
#define CAN_F1R2_FB2   CAN_F1R2_FB2_Msk
 
#define CAN_F1R2_FB3_Msk   (0x1U << CAN_F1R2_FB3_Pos)
 
#define CAN_F1R2_FB3   CAN_F1R2_FB3_Msk
 
#define CAN_F1R2_FB4_Msk   (0x1U << CAN_F1R2_FB4_Pos)
 
#define CAN_F1R2_FB4   CAN_F1R2_FB4_Msk
 
#define CAN_F1R2_FB5_Msk   (0x1U << CAN_F1R2_FB5_Pos)
 
#define CAN_F1R2_FB5   CAN_F1R2_FB5_Msk
 
#define CAN_F1R2_FB6_Msk   (0x1U << CAN_F1R2_FB6_Pos)
 
#define CAN_F1R2_FB6   CAN_F1R2_FB6_Msk
 
#define CAN_F1R2_FB7_Msk   (0x1U << CAN_F1R2_FB7_Pos)
 
#define CAN_F1R2_FB7   CAN_F1R2_FB7_Msk
 
#define CAN_F1R2_FB8_Msk   (0x1U << CAN_F1R2_FB8_Pos)
 
#define CAN_F1R2_FB8   CAN_F1R2_FB8_Msk
 
#define CAN_F1R2_FB9_Msk   (0x1U << CAN_F1R2_FB9_Pos)
 
#define CAN_F1R2_FB9   CAN_F1R2_FB9_Msk
 
#define CAN_F1R2_FB10_Msk   (0x1U << CAN_F1R2_FB10_Pos)
 
#define CAN_F1R2_FB10   CAN_F1R2_FB10_Msk
 
#define CAN_F1R2_FB11_Msk   (0x1U << CAN_F1R2_FB11_Pos)
 
#define CAN_F1R2_FB11   CAN_F1R2_FB11_Msk
 
#define CAN_F1R2_FB12_Msk   (0x1U << CAN_F1R2_FB12_Pos)
 
#define CAN_F1R2_FB12   CAN_F1R2_FB12_Msk
 
#define CAN_F1R2_FB13_Msk   (0x1U << CAN_F1R2_FB13_Pos)
 
#define CAN_F1R2_FB13   CAN_F1R2_FB13_Msk
 
#define CAN_F1R2_FB14_Msk   (0x1U << CAN_F1R2_FB14_Pos)
 
#define CAN_F1R2_FB14   CAN_F1R2_FB14_Msk
 
#define CAN_F1R2_FB15_Msk   (0x1U << CAN_F1R2_FB15_Pos)
 
#define CAN_F1R2_FB15   CAN_F1R2_FB15_Msk
 
#define CAN_F1R2_FB16_Msk   (0x1U << CAN_F1R2_FB16_Pos)
 
#define CAN_F1R2_FB16   CAN_F1R2_FB16_Msk
 
#define CAN_F1R2_FB17_Msk   (0x1U << CAN_F1R2_FB17_Pos)
 
#define CAN_F1R2_FB17   CAN_F1R2_FB17_Msk
 
#define CAN_F1R2_FB18_Msk   (0x1U << CAN_F1R2_FB18_Pos)
 
#define CAN_F1R2_FB18   CAN_F1R2_FB18_Msk
 
#define CAN_F1R2_FB19_Msk   (0x1U << CAN_F1R2_FB19_Pos)
 
#define CAN_F1R2_FB19   CAN_F1R2_FB19_Msk
 
#define CAN_F1R2_FB20_Msk   (0x1U << CAN_F1R2_FB20_Pos)
 
#define CAN_F1R2_FB20   CAN_F1R2_FB20_Msk
 
#define CAN_F1R2_FB21_Msk   (0x1U << CAN_F1R2_FB21_Pos)
 
#define CAN_F1R2_FB21   CAN_F1R2_FB21_Msk
 
#define CAN_F1R2_FB22_Msk   (0x1U << CAN_F1R2_FB22_Pos)
 
#define CAN_F1R2_FB22   CAN_F1R2_FB22_Msk
 
#define CAN_F1R2_FB23_Msk   (0x1U << CAN_F1R2_FB23_Pos)
 
#define CAN_F1R2_FB23   CAN_F1R2_FB23_Msk
 
#define CAN_F1R2_FB24_Msk   (0x1U << CAN_F1R2_FB24_Pos)
 
#define CAN_F1R2_FB24   CAN_F1R2_FB24_Msk
 
#define CAN_F1R2_FB25_Msk   (0x1U << CAN_F1R2_FB25_Pos)
 
#define CAN_F1R2_FB25   CAN_F1R2_FB25_Msk
 
#define CAN_F1R2_FB26_Msk   (0x1U << CAN_F1R2_FB26_Pos)
 
#define CAN_F1R2_FB26   CAN_F1R2_FB26_Msk
 
#define CAN_F1R2_FB27_Msk   (0x1U << CAN_F1R2_FB27_Pos)
 
#define CAN_F1R2_FB27   CAN_F1R2_FB27_Msk
 
#define CAN_F1R2_FB28_Msk   (0x1U << CAN_F1R2_FB28_Pos)
 
#define CAN_F1R2_FB28   CAN_F1R2_FB28_Msk
 
#define CAN_F1R2_FB29_Msk   (0x1U << CAN_F1R2_FB29_Pos)
 
#define CAN_F1R2_FB29   CAN_F1R2_FB29_Msk
 
#define CAN_F1R2_FB30_Msk   (0x1U << CAN_F1R2_FB30_Pos)
 
#define CAN_F1R2_FB30   CAN_F1R2_FB30_Msk
 
#define CAN_F1R2_FB31_Msk   (0x1U << CAN_F1R2_FB31_Pos)
 
#define CAN_F1R2_FB31   CAN_F1R2_FB31_Msk
 
#define CAN_F2R2_FB0_Msk   (0x1U << CAN_F2R2_FB0_Pos)
 
#define CAN_F2R2_FB0   CAN_F2R2_FB0_Msk
 
#define CAN_F2R2_FB1_Msk   (0x1U << CAN_F2R2_FB1_Pos)
 
#define CAN_F2R2_FB1   CAN_F2R2_FB1_Msk
 
#define CAN_F2R2_FB2_Msk   (0x1U << CAN_F2R2_FB2_Pos)
 
#define CAN_F2R2_FB2   CAN_F2R2_FB2_Msk
 
#define CAN_F2R2_FB3_Msk   (0x1U << CAN_F2R2_FB3_Pos)
 
#define CAN_F2R2_FB3   CAN_F2R2_FB3_Msk
 
#define CAN_F2R2_FB4_Msk   (0x1U << CAN_F2R2_FB4_Pos)
 
#define CAN_F2R2_FB4   CAN_F2R2_FB4_Msk
 
#define CAN_F2R2_FB5_Msk   (0x1U << CAN_F2R2_FB5_Pos)
 
#define CAN_F2R2_FB5   CAN_F2R2_FB5_Msk
 
#define CAN_F2R2_FB6_Msk   (0x1U << CAN_F2R2_FB6_Pos)
 
#define CAN_F2R2_FB6   CAN_F2R2_FB6_Msk
 
#define CAN_F2R2_FB7_Msk   (0x1U << CAN_F2R2_FB7_Pos)
 
#define CAN_F2R2_FB7   CAN_F2R2_FB7_Msk
 
#define CAN_F2R2_FB8_Msk   (0x1U << CAN_F2R2_FB8_Pos)
 
#define CAN_F2R2_FB8   CAN_F2R2_FB8_Msk
 
#define CAN_F2R2_FB9_Msk   (0x1U << CAN_F2R2_FB9_Pos)
 
#define CAN_F2R2_FB9   CAN_F2R2_FB9_Msk
 
#define CAN_F2R2_FB10_Msk   (0x1U << CAN_F2R2_FB10_Pos)
 
#define CAN_F2R2_FB10   CAN_F2R2_FB10_Msk
 
#define CAN_F2R2_FB11_Msk   (0x1U << CAN_F2R2_FB11_Pos)
 
#define CAN_F2R2_FB11   CAN_F2R2_FB11_Msk
 
#define CAN_F2R2_FB12_Msk   (0x1U << CAN_F2R2_FB12_Pos)
 
#define CAN_F2R2_FB12   CAN_F2R2_FB12_Msk
 
#define CAN_F2R2_FB13_Msk   (0x1U << CAN_F2R2_FB13_Pos)
 
#define CAN_F2R2_FB13   CAN_F2R2_FB13_Msk
 
#define CAN_F2R2_FB14_Msk   (0x1U << CAN_F2R2_FB14_Pos)
 
#define CAN_F2R2_FB14   CAN_F2R2_FB14_Msk
 
#define CAN_F2R2_FB15_Msk   (0x1U << CAN_F2R2_FB15_Pos)
 
#define CAN_F2R2_FB15   CAN_F2R2_FB15_Msk
 
#define CAN_F2R2_FB16_Msk   (0x1U << CAN_F2R2_FB16_Pos)
 
#define CAN_F2R2_FB16   CAN_F2R2_FB16_Msk
 
#define CAN_F2R2_FB17_Msk   (0x1U << CAN_F2R2_FB17_Pos)
 
#define CAN_F2R2_FB17   CAN_F2R2_FB17_Msk
 
#define CAN_F2R2_FB18_Msk   (0x1U << CAN_F2R2_FB18_Pos)
 
#define CAN_F2R2_FB18   CAN_F2R2_FB18_Msk
 
#define CAN_F2R2_FB19_Msk   (0x1U << CAN_F2R2_FB19_Pos)
 
#define CAN_F2R2_FB19   CAN_F2R2_FB19_Msk
 
#define CAN_F2R2_FB20_Msk   (0x1U << CAN_F2R2_FB20_Pos)
 
#define CAN_F2R2_FB20   CAN_F2R2_FB20_Msk
 
#define CAN_F2R2_FB21_Msk   (0x1U << CAN_F2R2_FB21_Pos)
 
#define CAN_F2R2_FB21   CAN_F2R2_FB21_Msk
 
#define CAN_F2R2_FB22_Msk   (0x1U << CAN_F2R2_FB22_Pos)
 
#define CAN_F2R2_FB22   CAN_F2R2_FB22_Msk
 
#define CAN_F2R2_FB23_Msk   (0x1U << CAN_F2R2_FB23_Pos)
 
#define CAN_F2R2_FB23   CAN_F2R2_FB23_Msk
 
#define CAN_F2R2_FB24_Msk   (0x1U << CAN_F2R2_FB24_Pos)
 
#define CAN_F2R2_FB24   CAN_F2R2_FB24_Msk
 
#define CAN_F2R2_FB25_Msk   (0x1U << CAN_F2R2_FB25_Pos)
 
#define CAN_F2R2_FB25   CAN_F2R2_FB25_Msk
 
#define CAN_F2R2_FB26_Msk   (0x1U << CAN_F2R2_FB26_Pos)
 
#define CAN_F2R2_FB26   CAN_F2R2_FB26_Msk
 
#define CAN_F2R2_FB27_Msk   (0x1U << CAN_F2R2_FB27_Pos)
 
#define CAN_F2R2_FB27   CAN_F2R2_FB27_Msk
 
#define CAN_F2R2_FB28_Msk   (0x1U << CAN_F2R2_FB28_Pos)
 
#define CAN_F2R2_FB28   CAN_F2R2_FB28_Msk
 
#define CAN_F2R2_FB29_Msk   (0x1U << CAN_F2R2_FB29_Pos)
 
#define CAN_F2R2_FB29   CAN_F2R2_FB29_Msk
 
#define CAN_F2R2_FB30_Msk   (0x1U << CAN_F2R2_FB30_Pos)
 
#define CAN_F2R2_FB30   CAN_F2R2_FB30_Msk
 
#define CAN_F2R2_FB31_Msk   (0x1U << CAN_F2R2_FB31_Pos)
 
#define CAN_F2R2_FB31   CAN_F2R2_FB31_Msk
 
#define CAN_F3R2_FB0_Msk   (0x1U << CAN_F3R2_FB0_Pos)
 
#define CAN_F3R2_FB0   CAN_F3R2_FB0_Msk
 
#define CAN_F3R2_FB1_Msk   (0x1U << CAN_F3R2_FB1_Pos)
 
#define CAN_F3R2_FB1   CAN_F3R2_FB1_Msk
 
#define CAN_F3R2_FB2_Msk   (0x1U << CAN_F3R2_FB2_Pos)
 
#define CAN_F3R2_FB2   CAN_F3R2_FB2_Msk
 
#define CAN_F3R2_FB3_Msk   (0x1U << CAN_F3R2_FB3_Pos)
 
#define CAN_F3R2_FB3   CAN_F3R2_FB3_Msk
 
#define CAN_F3R2_FB4_Msk   (0x1U << CAN_F3R2_FB4_Pos)
 
#define CAN_F3R2_FB4   CAN_F3R2_FB4_Msk
 
#define CAN_F3R2_FB5_Msk   (0x1U << CAN_F3R2_FB5_Pos)
 
#define CAN_F3R2_FB5   CAN_F3R2_FB5_Msk
 
#define CAN_F3R2_FB6_Msk   (0x1U << CAN_F3R2_FB6_Pos)
 
#define CAN_F3R2_FB6   CAN_F3R2_FB6_Msk
 
#define CAN_F3R2_FB7_Msk   (0x1U << CAN_F3R2_FB7_Pos)
 
#define CAN_F3R2_FB7   CAN_F3R2_FB7_Msk
 
#define CAN_F3R2_FB8_Msk   (0x1U << CAN_F3R2_FB8_Pos)
 
#define CAN_F3R2_FB8   CAN_F3R2_FB8_Msk
 
#define CAN_F3R2_FB9_Msk   (0x1U << CAN_F3R2_FB9_Pos)
 
#define CAN_F3R2_FB9   CAN_F3R2_FB9_Msk
 
#define CAN_F3R2_FB10_Msk   (0x1U << CAN_F3R2_FB10_Pos)
 
#define CAN_F3R2_FB10   CAN_F3R2_FB10_Msk
 
#define CAN_F3R2_FB11_Msk   (0x1U << CAN_F3R2_FB11_Pos)
 
#define CAN_F3R2_FB11   CAN_F3R2_FB11_Msk
 
#define CAN_F3R2_FB12_Msk   (0x1U << CAN_F3R2_FB12_Pos)
 
#define CAN_F3R2_FB12   CAN_F3R2_FB12_Msk
 
#define CAN_F3R2_FB13_Msk   (0x1U << CAN_F3R2_FB13_Pos)
 
#define CAN_F3R2_FB13   CAN_F3R2_FB13_Msk
 
#define CAN_F3R2_FB14_Msk   (0x1U << CAN_F3R2_FB14_Pos)
 
#define CAN_F3R2_FB14   CAN_F3R2_FB14_Msk
 
#define CAN_F3R2_FB15_Msk   (0x1U << CAN_F3R2_FB15_Pos)
 
#define CAN_F3R2_FB15   CAN_F3R2_FB15_Msk
 
#define CAN_F3R2_FB16_Msk   (0x1U << CAN_F3R2_FB16_Pos)
 
#define CAN_F3R2_FB16   CAN_F3R2_FB16_Msk
 
#define CAN_F3R2_FB17_Msk   (0x1U << CAN_F3R2_FB17_Pos)
 
#define CAN_F3R2_FB17   CAN_F3R2_FB17_Msk
 
#define CAN_F3R2_FB18_Msk   (0x1U << CAN_F3R2_FB18_Pos)
 
#define CAN_F3R2_FB18   CAN_F3R2_FB18_Msk
 
#define CAN_F3R2_FB19_Msk   (0x1U << CAN_F3R2_FB19_Pos)
 
#define CAN_F3R2_FB19   CAN_F3R2_FB19_Msk
 
#define CAN_F3R2_FB20_Msk   (0x1U << CAN_F3R2_FB20_Pos)
 
#define CAN_F3R2_FB20   CAN_F3R2_FB20_Msk
 
#define CAN_F3R2_FB21_Msk   (0x1U << CAN_F3R2_FB21_Pos)
 
#define CAN_F3R2_FB21   CAN_F3R2_FB21_Msk
 
#define CAN_F3R2_FB22_Msk   (0x1U << CAN_F3R2_FB22_Pos)
 
#define CAN_F3R2_FB22   CAN_F3R2_FB22_Msk
 
#define CAN_F3R2_FB23_Msk   (0x1U << CAN_F3R2_FB23_Pos)
 
#define CAN_F3R2_FB23   CAN_F3R2_FB23_Msk
 
#define CAN_F3R2_FB24_Msk   (0x1U << CAN_F3R2_FB24_Pos)
 
#define CAN_F3R2_FB24   CAN_F3R2_FB24_Msk
 
#define CAN_F3R2_FB25_Msk   (0x1U << CAN_F3R2_FB25_Pos)
 
#define CAN_F3R2_FB25   CAN_F3R2_FB25_Msk
 
#define CAN_F3R2_FB26_Msk   (0x1U << CAN_F3R2_FB26_Pos)
 
#define CAN_F3R2_FB26   CAN_F3R2_FB26_Msk
 
#define CAN_F3R2_FB27_Msk   (0x1U << CAN_F3R2_FB27_Pos)
 
#define CAN_F3R2_FB27   CAN_F3R2_FB27_Msk
 
#define CAN_F3R2_FB28_Msk   (0x1U << CAN_F3R2_FB28_Pos)
 
#define CAN_F3R2_FB28   CAN_F3R2_FB28_Msk
 
#define CAN_F3R2_FB29_Msk   (0x1U << CAN_F3R2_FB29_Pos)
 
#define CAN_F3R2_FB29   CAN_F3R2_FB29_Msk
 
#define CAN_F3R2_FB30_Msk   (0x1U << CAN_F3R2_FB30_Pos)
 
#define CAN_F3R2_FB30   CAN_F3R2_FB30_Msk
 
#define CAN_F3R2_FB31_Msk   (0x1U << CAN_F3R2_FB31_Pos)
 
#define CAN_F3R2_FB31   CAN_F3R2_FB31_Msk
 
#define CAN_F4R2_FB0_Msk   (0x1U << CAN_F4R2_FB0_Pos)
 
#define CAN_F4R2_FB0   CAN_F4R2_FB0_Msk
 
#define CAN_F4R2_FB1_Msk   (0x1U << CAN_F4R2_FB1_Pos)
 
#define CAN_F4R2_FB1   CAN_F4R2_FB1_Msk
 
#define CAN_F4R2_FB2_Msk   (0x1U << CAN_F4R2_FB2_Pos)
 
#define CAN_F4R2_FB2   CAN_F4R2_FB2_Msk
 
#define CAN_F4R2_FB3_Msk   (0x1U << CAN_F4R2_FB3_Pos)
 
#define CAN_F4R2_FB3   CAN_F4R2_FB3_Msk
 
#define CAN_F4R2_FB4_Msk   (0x1U << CAN_F4R2_FB4_Pos)
 
#define CAN_F4R2_FB4   CAN_F4R2_FB4_Msk
 
#define CAN_F4R2_FB5_Msk   (0x1U << CAN_F4R2_FB5_Pos)
 
#define CAN_F4R2_FB5   CAN_F4R2_FB5_Msk
 
#define CAN_F4R2_FB6_Msk   (0x1U << CAN_F4R2_FB6_Pos)
 
#define CAN_F4R2_FB6   CAN_F4R2_FB6_Msk
 
#define CAN_F4R2_FB7_Msk   (0x1U << CAN_F4R2_FB7_Pos)
 
#define CAN_F4R2_FB7   CAN_F4R2_FB7_Msk
 
#define CAN_F4R2_FB8_Msk   (0x1U << CAN_F4R2_FB8_Pos)
 
#define CAN_F4R2_FB8   CAN_F4R2_FB8_Msk
 
#define CAN_F4R2_FB9_Msk   (0x1U << CAN_F4R2_FB9_Pos)
 
#define CAN_F4R2_FB9   CAN_F4R2_FB9_Msk
 
#define CAN_F4R2_FB10_Msk   (0x1U << CAN_F4R2_FB10_Pos)
 
#define CAN_F4R2_FB10   CAN_F4R2_FB10_Msk
 
#define CAN_F4R2_FB11_Msk   (0x1U << CAN_F4R2_FB11_Pos)
 
#define CAN_F4R2_FB11   CAN_F4R2_FB11_Msk
 
#define CAN_F4R2_FB12_Msk   (0x1U << CAN_F4R2_FB12_Pos)
 
#define CAN_F4R2_FB12   CAN_F4R2_FB12_Msk
 
#define CAN_F4R2_FB13_Msk   (0x1U << CAN_F4R2_FB13_Pos)
 
#define CAN_F4R2_FB13   CAN_F4R2_FB13_Msk
 
#define CAN_F4R2_FB14_Msk   (0x1U << CAN_F4R2_FB14_Pos)
 
#define CAN_F4R2_FB14   CAN_F4R2_FB14_Msk
 
#define CAN_F4R2_FB15_Msk   (0x1U << CAN_F4R2_FB15_Pos)
 
#define CAN_F4R2_FB15   CAN_F4R2_FB15_Msk
 
#define CAN_F4R2_FB16_Msk   (0x1U << CAN_F4R2_FB16_Pos)
 
#define CAN_F4R2_FB16   CAN_F4R2_FB16_Msk
 
#define CAN_F4R2_FB17_Msk   (0x1U << CAN_F4R2_FB17_Pos)
 
#define CAN_F4R2_FB17   CAN_F4R2_FB17_Msk
 
#define CAN_F4R2_FB18_Msk   (0x1U << CAN_F4R2_FB18_Pos)
 
#define CAN_F4R2_FB18   CAN_F4R2_FB18_Msk
 
#define CAN_F4R2_FB19_Msk   (0x1U << CAN_F4R2_FB19_Pos)
 
#define CAN_F4R2_FB19   CAN_F4R2_FB19_Msk
 
#define CAN_F4R2_FB20_Msk   (0x1U << CAN_F4R2_FB20_Pos)
 
#define CAN_F4R2_FB20   CAN_F4R2_FB20_Msk
 
#define CAN_F4R2_FB21_Msk   (0x1U << CAN_F4R2_FB21_Pos)
 
#define CAN_F4R2_FB21   CAN_F4R2_FB21_Msk
 
#define CAN_F4R2_FB22_Msk   (0x1U << CAN_F4R2_FB22_Pos)
 
#define CAN_F4R2_FB22   CAN_F4R2_FB22_Msk
 
#define CAN_F4R2_FB23_Msk   (0x1U << CAN_F4R2_FB23_Pos)
 
#define CAN_F4R2_FB23   CAN_F4R2_FB23_Msk
 
#define CAN_F4R2_FB24_Msk   (0x1U << CAN_F4R2_FB24_Pos)
 
#define CAN_F4R2_FB24   CAN_F4R2_FB24_Msk
 
#define CAN_F4R2_FB25_Msk   (0x1U << CAN_F4R2_FB25_Pos)
 
#define CAN_F4R2_FB25   CAN_F4R2_FB25_Msk
 
#define CAN_F4R2_FB26_Msk   (0x1U << CAN_F4R2_FB26_Pos)
 
#define CAN_F4R2_FB26   CAN_F4R2_FB26_Msk
 
#define CAN_F4R2_FB27_Msk   (0x1U << CAN_F4R2_FB27_Pos)
 
#define CAN_F4R2_FB27   CAN_F4R2_FB27_Msk
 
#define CAN_F4R2_FB28_Msk   (0x1U << CAN_F4R2_FB28_Pos)
 
#define CAN_F4R2_FB28   CAN_F4R2_FB28_Msk
 
#define CAN_F4R2_FB29_Msk   (0x1U << CAN_F4R2_FB29_Pos)
 
#define CAN_F4R2_FB29   CAN_F4R2_FB29_Msk
 
#define CAN_F4R2_FB30_Msk   (0x1U << CAN_F4R2_FB30_Pos)
 
#define CAN_F4R2_FB30   CAN_F4R2_FB30_Msk
 
#define CAN_F4R2_FB31_Msk   (0x1U << CAN_F4R2_FB31_Pos)
 
#define CAN_F4R2_FB31   CAN_F4R2_FB31_Msk
 
#define CAN_F5R2_FB0_Msk   (0x1U << CAN_F5R2_FB0_Pos)
 
#define CAN_F5R2_FB0   CAN_F5R2_FB0_Msk
 
#define CAN_F5R2_FB1_Msk   (0x1U << CAN_F5R2_FB1_Pos)
 
#define CAN_F5R2_FB1   CAN_F5R2_FB1_Msk
 
#define CAN_F5R2_FB2_Msk   (0x1U << CAN_F5R2_FB2_Pos)
 
#define CAN_F5R2_FB2   CAN_F5R2_FB2_Msk
 
#define CAN_F5R2_FB3_Msk   (0x1U << CAN_F5R2_FB3_Pos)
 
#define CAN_F5R2_FB3   CAN_F5R2_FB3_Msk
 
#define CAN_F5R2_FB4_Msk   (0x1U << CAN_F5R2_FB4_Pos)
 
#define CAN_F5R2_FB4   CAN_F5R2_FB4_Msk
 
#define CAN_F5R2_FB5_Msk   (0x1U << CAN_F5R2_FB5_Pos)
 
#define CAN_F5R2_FB5   CAN_F5R2_FB5_Msk
 
#define CAN_F5R2_FB6_Msk   (0x1U << CAN_F5R2_FB6_Pos)
 
#define CAN_F5R2_FB6   CAN_F5R2_FB6_Msk
 
#define CAN_F5R2_FB7_Msk   (0x1U << CAN_F5R2_FB7_Pos)
 
#define CAN_F5R2_FB7   CAN_F5R2_FB7_Msk
 
#define CAN_F5R2_FB8_Msk   (0x1U << CAN_F5R2_FB8_Pos)
 
#define CAN_F5R2_FB8   CAN_F5R2_FB8_Msk
 
#define CAN_F5R2_FB9_Msk   (0x1U << CAN_F5R2_FB9_Pos)
 
#define CAN_F5R2_FB9   CAN_F5R2_FB9_Msk
 
#define CAN_F5R2_FB10_Msk   (0x1U << CAN_F5R2_FB10_Pos)
 
#define CAN_F5R2_FB10   CAN_F5R2_FB10_Msk
 
#define CAN_F5R2_FB11_Msk   (0x1U << CAN_F5R2_FB11_Pos)
 
#define CAN_F5R2_FB11   CAN_F5R2_FB11_Msk
 
#define CAN_F5R2_FB12_Msk   (0x1U << CAN_F5R2_FB12_Pos)
 
#define CAN_F5R2_FB12   CAN_F5R2_FB12_Msk
 
#define CAN_F5R2_FB13_Msk   (0x1U << CAN_F5R2_FB13_Pos)
 
#define CAN_F5R2_FB13   CAN_F5R2_FB13_Msk
 
#define CAN_F5R2_FB14_Msk   (0x1U << CAN_F5R2_FB14_Pos)
 
#define CAN_F5R2_FB14   CAN_F5R2_FB14_Msk
 
#define CAN_F5R2_FB15_Msk   (0x1U << CAN_F5R2_FB15_Pos)
 
#define CAN_F5R2_FB15   CAN_F5R2_FB15_Msk
 
#define CAN_F5R2_FB16_Msk   (0x1U << CAN_F5R2_FB16_Pos)
 
#define CAN_F5R2_FB16   CAN_F5R2_FB16_Msk
 
#define CAN_F5R2_FB17_Msk   (0x1U << CAN_F5R2_FB17_Pos)
 
#define CAN_F5R2_FB17   CAN_F5R2_FB17_Msk
 
#define CAN_F5R2_FB18_Msk   (0x1U << CAN_F5R2_FB18_Pos)
 
#define CAN_F5R2_FB18   CAN_F5R2_FB18_Msk
 
#define CAN_F5R2_FB19_Msk   (0x1U << CAN_F5R2_FB19_Pos)
 
#define CAN_F5R2_FB19   CAN_F5R2_FB19_Msk
 
#define CAN_F5R2_FB20_Msk   (0x1U << CAN_F5R2_FB20_Pos)
 
#define CAN_F5R2_FB20   CAN_F5R2_FB20_Msk
 
#define CAN_F5R2_FB21_Msk   (0x1U << CAN_F5R2_FB21_Pos)
 
#define CAN_F5R2_FB21   CAN_F5R2_FB21_Msk
 
#define CAN_F5R2_FB22_Msk   (0x1U << CAN_F5R2_FB22_Pos)
 
#define CAN_F5R2_FB22   CAN_F5R2_FB22_Msk
 
#define CAN_F5R2_FB23_Msk   (0x1U << CAN_F5R2_FB23_Pos)
 
#define CAN_F5R2_FB23   CAN_F5R2_FB23_Msk
 
#define CAN_F5R2_FB24_Msk   (0x1U << CAN_F5R2_FB24_Pos)
 
#define CAN_F5R2_FB24   CAN_F5R2_FB24_Msk
 
#define CAN_F5R2_FB25_Msk   (0x1U << CAN_F5R2_FB25_Pos)
 
#define CAN_F5R2_FB25   CAN_F5R2_FB25_Msk
 
#define CAN_F5R2_FB26_Msk   (0x1U << CAN_F5R2_FB26_Pos)
 
#define CAN_F5R2_FB26   CAN_F5R2_FB26_Msk
 
#define CAN_F5R2_FB27_Msk   (0x1U << CAN_F5R2_FB27_Pos)
 
#define CAN_F5R2_FB27   CAN_F5R2_FB27_Msk
 
#define CAN_F5R2_FB28_Msk   (0x1U << CAN_F5R2_FB28_Pos)
 
#define CAN_F5R2_FB28   CAN_F5R2_FB28_Msk
 
#define CAN_F5R2_FB29_Msk   (0x1U << CAN_F5R2_FB29_Pos)
 
#define CAN_F5R2_FB29   CAN_F5R2_FB29_Msk
 
#define CAN_F5R2_FB30_Msk   (0x1U << CAN_F5R2_FB30_Pos)
 
#define CAN_F5R2_FB30   CAN_F5R2_FB30_Msk
 
#define CAN_F5R2_FB31_Msk   (0x1U << CAN_F5R2_FB31_Pos)
 
#define CAN_F5R2_FB31   CAN_F5R2_FB31_Msk
 
#define CAN_F6R2_FB0_Msk   (0x1U << CAN_F6R2_FB0_Pos)
 
#define CAN_F6R2_FB0   CAN_F6R2_FB0_Msk
 
#define CAN_F6R2_FB1_Msk   (0x1U << CAN_F6R2_FB1_Pos)
 
#define CAN_F6R2_FB1   CAN_F6R2_FB1_Msk
 
#define CAN_F6R2_FB2_Msk   (0x1U << CAN_F6R2_FB2_Pos)
 
#define CAN_F6R2_FB2   CAN_F6R2_FB2_Msk
 
#define CAN_F6R2_FB3_Msk   (0x1U << CAN_F6R2_FB3_Pos)
 
#define CAN_F6R2_FB3   CAN_F6R2_FB3_Msk
 
#define CAN_F6R2_FB4_Msk   (0x1U << CAN_F6R2_FB4_Pos)
 
#define CAN_F6R2_FB4   CAN_F6R2_FB4_Msk
 
#define CAN_F6R2_FB5_Msk   (0x1U << CAN_F6R2_FB5_Pos)
 
#define CAN_F6R2_FB5   CAN_F6R2_FB5_Msk
 
#define CAN_F6R2_FB6_Msk   (0x1U << CAN_F6R2_FB6_Pos)
 
#define CAN_F6R2_FB6   CAN_F6R2_FB6_Msk
 
#define CAN_F6R2_FB7_Msk   (0x1U << CAN_F6R2_FB7_Pos)
 
#define CAN_F6R2_FB7   CAN_F6R2_FB7_Msk
 
#define CAN_F6R2_FB8_Msk   (0x1U << CAN_F6R2_FB8_Pos)
 
#define CAN_F6R2_FB8   CAN_F6R2_FB8_Msk
 
#define CAN_F6R2_FB9_Msk   (0x1U << CAN_F6R2_FB9_Pos)
 
#define CAN_F6R2_FB9   CAN_F6R2_FB9_Msk
 
#define CAN_F6R2_FB10_Msk   (0x1U << CAN_F6R2_FB10_Pos)
 
#define CAN_F6R2_FB10   CAN_F6R2_FB10_Msk
 
#define CAN_F6R2_FB11_Msk   (0x1U << CAN_F6R2_FB11_Pos)
 
#define CAN_F6R2_FB11   CAN_F6R2_FB11_Msk
 
#define CAN_F6R2_FB12_Msk   (0x1U << CAN_F6R2_FB12_Pos)
 
#define CAN_F6R2_FB12   CAN_F6R2_FB12_Msk
 
#define CAN_F6R2_FB13_Msk   (0x1U << CAN_F6R2_FB13_Pos)
 
#define CAN_F6R2_FB13   CAN_F6R2_FB13_Msk
 
#define CAN_F6R2_FB14_Msk   (0x1U << CAN_F6R2_FB14_Pos)
 
#define CAN_F6R2_FB14   CAN_F6R2_FB14_Msk
 
#define CAN_F6R2_FB15_Msk   (0x1U << CAN_F6R2_FB15_Pos)
 
#define CAN_F6R2_FB15   CAN_F6R2_FB15_Msk
 
#define CAN_F6R2_FB16_Msk   (0x1U << CAN_F6R2_FB16_Pos)
 
#define CAN_F6R2_FB16   CAN_F6R2_FB16_Msk
 
#define CAN_F6R2_FB17_Msk   (0x1U << CAN_F6R2_FB17_Pos)
 
#define CAN_F6R2_FB17   CAN_F6R2_FB17_Msk
 
#define CAN_F6R2_FB18_Msk   (0x1U << CAN_F6R2_FB18_Pos)
 
#define CAN_F6R2_FB18   CAN_F6R2_FB18_Msk
 
#define CAN_F6R2_FB19_Msk   (0x1U << CAN_F6R2_FB19_Pos)
 
#define CAN_F6R2_FB19   CAN_F6R2_FB19_Msk
 
#define CAN_F6R2_FB20_Msk   (0x1U << CAN_F6R2_FB20_Pos)
 
#define CAN_F6R2_FB20   CAN_F6R2_FB20_Msk
 
#define CAN_F6R2_FB21_Msk   (0x1U << CAN_F6R2_FB21_Pos)
 
#define CAN_F6R2_FB21   CAN_F6R2_FB21_Msk
 
#define CAN_F6R2_FB22_Msk   (0x1U << CAN_F6R2_FB22_Pos)
 
#define CAN_F6R2_FB22   CAN_F6R2_FB22_Msk
 
#define CAN_F6R2_FB23_Msk   (0x1U << CAN_F6R2_FB23_Pos)
 
#define CAN_F6R2_FB23   CAN_F6R2_FB23_Msk
 
#define CAN_F6R2_FB24_Msk   (0x1U << CAN_F6R2_FB24_Pos)
 
#define CAN_F6R2_FB24   CAN_F6R2_FB24_Msk
 
#define CAN_F6R2_FB25_Msk   (0x1U << CAN_F6R2_FB25_Pos)
 
#define CAN_F6R2_FB25   CAN_F6R2_FB25_Msk
 
#define CAN_F6R2_FB26_Msk   (0x1U << CAN_F6R2_FB26_Pos)
 
#define CAN_F6R2_FB26   CAN_F6R2_FB26_Msk
 
#define CAN_F6R2_FB27_Msk   (0x1U << CAN_F6R2_FB27_Pos)
 
#define CAN_F6R2_FB27   CAN_F6R2_FB27_Msk
 
#define CAN_F6R2_FB28_Msk   (0x1U << CAN_F6R2_FB28_Pos)
 
#define CAN_F6R2_FB28   CAN_F6R2_FB28_Msk
 
#define CAN_F6R2_FB29_Msk   (0x1U << CAN_F6R2_FB29_Pos)
 
#define CAN_F6R2_FB29   CAN_F6R2_FB29_Msk
 
#define CAN_F6R2_FB30_Msk   (0x1U << CAN_F6R2_FB30_Pos)
 
#define CAN_F6R2_FB30   CAN_F6R2_FB30_Msk
 
#define CAN_F6R2_FB31_Msk   (0x1U << CAN_F6R2_FB31_Pos)
 
#define CAN_F6R2_FB31   CAN_F6R2_FB31_Msk
 
#define CAN_F7R2_FB0_Msk   (0x1U << CAN_F7R2_FB0_Pos)
 
#define CAN_F7R2_FB0   CAN_F7R2_FB0_Msk
 
#define CAN_F7R2_FB1_Msk   (0x1U << CAN_F7R2_FB1_Pos)
 
#define CAN_F7R2_FB1   CAN_F7R2_FB1_Msk
 
#define CAN_F7R2_FB2_Msk   (0x1U << CAN_F7R2_FB2_Pos)
 
#define CAN_F7R2_FB2   CAN_F7R2_FB2_Msk
 
#define CAN_F7R2_FB3_Msk   (0x1U << CAN_F7R2_FB3_Pos)
 
#define CAN_F7R2_FB3   CAN_F7R2_FB3_Msk
 
#define CAN_F7R2_FB4_Msk   (0x1U << CAN_F7R2_FB4_Pos)
 
#define CAN_F7R2_FB4   CAN_F7R2_FB4_Msk
 
#define CAN_F7R2_FB5_Msk   (0x1U << CAN_F7R2_FB5_Pos)
 
#define CAN_F7R2_FB5   CAN_F7R2_FB5_Msk
 
#define CAN_F7R2_FB6_Msk   (0x1U << CAN_F7R2_FB6_Pos)
 
#define CAN_F7R2_FB6   CAN_F7R2_FB6_Msk
 
#define CAN_F7R2_FB7_Msk   (0x1U << CAN_F7R2_FB7_Pos)
 
#define CAN_F7R2_FB7   CAN_F7R2_FB7_Msk
 
#define CAN_F7R2_FB8_Msk   (0x1U << CAN_F7R2_FB8_Pos)
 
#define CAN_F7R2_FB8   CAN_F7R2_FB8_Msk
 
#define CAN_F7R2_FB9_Msk   (0x1U << CAN_F7R2_FB9_Pos)
 
#define CAN_F7R2_FB9   CAN_F7R2_FB9_Msk
 
#define CAN_F7R2_FB10_Msk   (0x1U << CAN_F7R2_FB10_Pos)
 
#define CAN_F7R2_FB10   CAN_F7R2_FB10_Msk
 
#define CAN_F7R2_FB11_Msk   (0x1U << CAN_F7R2_FB11_Pos)
 
#define CAN_F7R2_FB11   CAN_F7R2_FB11_Msk
 
#define CAN_F7R2_FB12_Msk   (0x1U << CAN_F7R2_FB12_Pos)
 
#define CAN_F7R2_FB12   CAN_F7R2_FB12_Msk
 
#define CAN_F7R2_FB13_Msk   (0x1U << CAN_F7R2_FB13_Pos)
 
#define CAN_F7R2_FB13   CAN_F7R2_FB13_Msk
 
#define CAN_F7R2_FB14_Msk   (0x1U << CAN_F7R2_FB14_Pos)
 
#define CAN_F7R2_FB14   CAN_F7R2_FB14_Msk
 
#define CAN_F7R2_FB15_Msk   (0x1U << CAN_F7R2_FB15_Pos)
 
#define CAN_F7R2_FB15   CAN_F7R2_FB15_Msk
 
#define CAN_F7R2_FB16_Msk   (0x1U << CAN_F7R2_FB16_Pos)
 
#define CAN_F7R2_FB16   CAN_F7R2_FB16_Msk
 
#define CAN_F7R2_FB17_Msk   (0x1U << CAN_F7R2_FB17_Pos)
 
#define CAN_F7R2_FB17   CAN_F7R2_FB17_Msk
 
#define CAN_F7R2_FB18_Msk   (0x1U << CAN_F7R2_FB18_Pos)
 
#define CAN_F7R2_FB18   CAN_F7R2_FB18_Msk
 
#define CAN_F7R2_FB19_Msk   (0x1U << CAN_F7R2_FB19_Pos)
 
#define CAN_F7R2_FB19   CAN_F7R2_FB19_Msk
 
#define CAN_F7R2_FB20_Msk   (0x1U << CAN_F7R2_FB20_Pos)
 
#define CAN_F7R2_FB20   CAN_F7R2_FB20_Msk
 
#define CAN_F7R2_FB21_Msk   (0x1U << CAN_F7R2_FB21_Pos)
 
#define CAN_F7R2_FB21   CAN_F7R2_FB21_Msk
 
#define CAN_F7R2_FB22_Msk   (0x1U << CAN_F7R2_FB22_Pos)
 
#define CAN_F7R2_FB22   CAN_F7R2_FB22_Msk
 
#define CAN_F7R2_FB23_Msk   (0x1U << CAN_F7R2_FB23_Pos)
 
#define CAN_F7R2_FB23   CAN_F7R2_FB23_Msk
 
#define CAN_F7R2_FB24_Msk   (0x1U << CAN_F7R2_FB24_Pos)
 
#define CAN_F7R2_FB24   CAN_F7R2_FB24_Msk
 
#define CAN_F7R2_FB25_Msk   (0x1U << CAN_F7R2_FB25_Pos)
 
#define CAN_F7R2_FB25   CAN_F7R2_FB25_Msk
 
#define CAN_F7R2_FB26_Msk   (0x1U << CAN_F7R2_FB26_Pos)
 
#define CAN_F7R2_FB26   CAN_F7R2_FB26_Msk
 
#define CAN_F7R2_FB27_Msk   (0x1U << CAN_F7R2_FB27_Pos)
 
#define CAN_F7R2_FB27   CAN_F7R2_FB27_Msk
 
#define CAN_F7R2_FB28_Msk   (0x1U << CAN_F7R2_FB28_Pos)
 
#define CAN_F7R2_FB28   CAN_F7R2_FB28_Msk
 
#define CAN_F7R2_FB29_Msk   (0x1U << CAN_F7R2_FB29_Pos)
 
#define CAN_F7R2_FB29   CAN_F7R2_FB29_Msk
 
#define CAN_F7R2_FB30_Msk   (0x1U << CAN_F7R2_FB30_Pos)
 
#define CAN_F7R2_FB30   CAN_F7R2_FB30_Msk
 
#define CAN_F7R2_FB31_Msk   (0x1U << CAN_F7R2_FB31_Pos)
 
#define CAN_F7R2_FB31   CAN_F7R2_FB31_Msk
 
#define CAN_F8R2_FB0_Msk   (0x1U << CAN_F8R2_FB0_Pos)
 
#define CAN_F8R2_FB0   CAN_F8R2_FB0_Msk
 
#define CAN_F8R2_FB1_Msk   (0x1U << CAN_F8R2_FB1_Pos)
 
#define CAN_F8R2_FB1   CAN_F8R2_FB1_Msk
 
#define CAN_F8R2_FB2_Msk   (0x1U << CAN_F8R2_FB2_Pos)
 
#define CAN_F8R2_FB2   CAN_F8R2_FB2_Msk
 
#define CAN_F8R2_FB3_Msk   (0x1U << CAN_F8R2_FB3_Pos)
 
#define CAN_F8R2_FB3   CAN_F8R2_FB3_Msk
 
#define CAN_F8R2_FB4_Msk   (0x1U << CAN_F8R2_FB4_Pos)
 
#define CAN_F8R2_FB4   CAN_F8R2_FB4_Msk
 
#define CAN_F8R2_FB5_Msk   (0x1U << CAN_F8R2_FB5_Pos)
 
#define CAN_F8R2_FB5   CAN_F8R2_FB5_Msk
 
#define CAN_F8R2_FB6_Msk   (0x1U << CAN_F8R2_FB6_Pos)
 
#define CAN_F8R2_FB6   CAN_F8R2_FB6_Msk
 
#define CAN_F8R2_FB7_Msk   (0x1U << CAN_F8R2_FB7_Pos)
 
#define CAN_F8R2_FB7   CAN_F8R2_FB7_Msk
 
#define CAN_F8R2_FB8_Msk   (0x1U << CAN_F8R2_FB8_Pos)
 
#define CAN_F8R2_FB8   CAN_F8R2_FB8_Msk
 
#define CAN_F8R2_FB9_Msk   (0x1U << CAN_F8R2_FB9_Pos)
 
#define CAN_F8R2_FB9   CAN_F8R2_FB9_Msk
 
#define CAN_F8R2_FB10_Msk   (0x1U << CAN_F8R2_FB10_Pos)
 
#define CAN_F8R2_FB10   CAN_F8R2_FB10_Msk
 
#define CAN_F8R2_FB11_Msk   (0x1U << CAN_F8R2_FB11_Pos)
 
#define CAN_F8R2_FB11   CAN_F8R2_FB11_Msk
 
#define CAN_F8R2_FB12_Msk   (0x1U << CAN_F8R2_FB12_Pos)
 
#define CAN_F8R2_FB12   CAN_F8R2_FB12_Msk
 
#define CAN_F8R2_FB13_Msk   (0x1U << CAN_F8R2_FB13_Pos)
 
#define CAN_F8R2_FB13   CAN_F8R2_FB13_Msk
 
#define CAN_F8R2_FB14_Msk   (0x1U << CAN_F8R2_FB14_Pos)
 
#define CAN_F8R2_FB14   CAN_F8R2_FB14_Msk
 
#define CAN_F8R2_FB15_Msk   (0x1U << CAN_F8R2_FB15_Pos)
 
#define CAN_F8R2_FB15   CAN_F8R2_FB15_Msk
 
#define CAN_F8R2_FB16_Msk   (0x1U << CAN_F8R2_FB16_Pos)
 
#define CAN_F8R2_FB16   CAN_F8R2_FB16_Msk
 
#define CAN_F8R2_FB17_Msk   (0x1U << CAN_F8R2_FB17_Pos)
 
#define CAN_F8R2_FB17   CAN_F8R2_FB17_Msk
 
#define CAN_F8R2_FB18_Msk   (0x1U << CAN_F8R2_FB18_Pos)
 
#define CAN_F8R2_FB18   CAN_F8R2_FB18_Msk
 
#define CAN_F8R2_FB19_Msk   (0x1U << CAN_F8R2_FB19_Pos)
 
#define CAN_F8R2_FB19   CAN_F8R2_FB19_Msk
 
#define CAN_F8R2_FB20_Msk   (0x1U << CAN_F8R2_FB20_Pos)
 
#define CAN_F8R2_FB20   CAN_F8R2_FB20_Msk
 
#define CAN_F8R2_FB21_Msk   (0x1U << CAN_F8R2_FB21_Pos)
 
#define CAN_F8R2_FB21   CAN_F8R2_FB21_Msk
 
#define CAN_F8R2_FB22_Msk   (0x1U << CAN_F8R2_FB22_Pos)
 
#define CAN_F8R2_FB22   CAN_F8R2_FB22_Msk
 
#define CAN_F8R2_FB23_Msk   (0x1U << CAN_F8R2_FB23_Pos)
 
#define CAN_F8R2_FB23   CAN_F8R2_FB23_Msk
 
#define CAN_F8R2_FB24_Msk   (0x1U << CAN_F8R2_FB24_Pos)
 
#define CAN_F8R2_FB24   CAN_F8R2_FB24_Msk
 
#define CAN_F8R2_FB25_Msk   (0x1U << CAN_F8R2_FB25_Pos)
 
#define CAN_F8R2_FB25   CAN_F8R2_FB25_Msk
 
#define CAN_F8R2_FB26_Msk   (0x1U << CAN_F8R2_FB26_Pos)
 
#define CAN_F8R2_FB26   CAN_F8R2_FB26_Msk
 
#define CAN_F8R2_FB27_Msk   (0x1U << CAN_F8R2_FB27_Pos)
 
#define CAN_F8R2_FB27   CAN_F8R2_FB27_Msk
 
#define CAN_F8R2_FB28_Msk   (0x1U << CAN_F8R2_FB28_Pos)
 
#define CAN_F8R2_FB28   CAN_F8R2_FB28_Msk
 
#define CAN_F8R2_FB29_Msk   (0x1U << CAN_F8R2_FB29_Pos)
 
#define CAN_F8R2_FB29   CAN_F8R2_FB29_Msk
 
#define CAN_F8R2_FB30_Msk   (0x1U << CAN_F8R2_FB30_Pos)
 
#define CAN_F8R2_FB30   CAN_F8R2_FB30_Msk
 
#define CAN_F8R2_FB31_Msk   (0x1U << CAN_F8R2_FB31_Pos)
 
#define CAN_F8R2_FB31   CAN_F8R2_FB31_Msk
 
#define CAN_F9R2_FB0_Msk   (0x1U << CAN_F9R2_FB0_Pos)
 
#define CAN_F9R2_FB0   CAN_F9R2_FB0_Msk
 
#define CAN_F9R2_FB1_Msk   (0x1U << CAN_F9R2_FB1_Pos)
 
#define CAN_F9R2_FB1   CAN_F9R2_FB1_Msk
 
#define CAN_F9R2_FB2_Msk   (0x1U << CAN_F9R2_FB2_Pos)
 
#define CAN_F9R2_FB2   CAN_F9R2_FB2_Msk
 
#define CAN_F9R2_FB3_Msk   (0x1U << CAN_F9R2_FB3_Pos)
 
#define CAN_F9R2_FB3   CAN_F9R2_FB3_Msk
 
#define CAN_F9R2_FB4_Msk   (0x1U << CAN_F9R2_FB4_Pos)
 
#define CAN_F9R2_FB4   CAN_F9R2_FB4_Msk
 
#define CAN_F9R2_FB5_Msk   (0x1U << CAN_F9R2_FB5_Pos)
 
#define CAN_F9R2_FB5   CAN_F9R2_FB5_Msk
 
#define CAN_F9R2_FB6_Msk   (0x1U << CAN_F9R2_FB6_Pos)
 
#define CAN_F9R2_FB6   CAN_F9R2_FB6_Msk
 
#define CAN_F9R2_FB7_Msk   (0x1U << CAN_F9R2_FB7_Pos)
 
#define CAN_F9R2_FB7   CAN_F9R2_FB7_Msk
 
#define CAN_F9R2_FB8_Msk   (0x1U << CAN_F9R2_FB8_Pos)
 
#define CAN_F9R2_FB8   CAN_F9R2_FB8_Msk
 
#define CAN_F9R2_FB9_Msk   (0x1U << CAN_F9R2_FB9_Pos)
 
#define CAN_F9R2_FB9   CAN_F9R2_FB9_Msk
 
#define CAN_F9R2_FB10_Msk   (0x1U << CAN_F9R2_FB10_Pos)
 
#define CAN_F9R2_FB10   CAN_F9R2_FB10_Msk
 
#define CAN_F9R2_FB11_Msk   (0x1U << CAN_F9R2_FB11_Pos)
 
#define CAN_F9R2_FB11   CAN_F9R2_FB11_Msk
 
#define CAN_F9R2_FB12_Msk   (0x1U << CAN_F9R2_FB12_Pos)
 
#define CAN_F9R2_FB12   CAN_F9R2_FB12_Msk
 
#define CAN_F9R2_FB13_Msk   (0x1U << CAN_F9R2_FB13_Pos)
 
#define CAN_F9R2_FB13   CAN_F9R2_FB13_Msk
 
#define CAN_F9R2_FB14_Msk   (0x1U << CAN_F9R2_FB14_Pos)
 
#define CAN_F9R2_FB14   CAN_F9R2_FB14_Msk
 
#define CAN_F9R2_FB15_Msk   (0x1U << CAN_F9R2_FB15_Pos)
 
#define CAN_F9R2_FB15   CAN_F9R2_FB15_Msk
 
#define CAN_F9R2_FB16_Msk   (0x1U << CAN_F9R2_FB16_Pos)
 
#define CAN_F9R2_FB16   CAN_F9R2_FB16_Msk
 
#define CAN_F9R2_FB17_Msk   (0x1U << CAN_F9R2_FB17_Pos)
 
#define CAN_F9R2_FB17   CAN_F9R2_FB17_Msk
 
#define CAN_F9R2_FB18_Msk   (0x1U << CAN_F9R2_FB18_Pos)
 
#define CAN_F9R2_FB18   CAN_F9R2_FB18_Msk
 
#define CAN_F9R2_FB19_Msk   (0x1U << CAN_F9R2_FB19_Pos)
 
#define CAN_F9R2_FB19   CAN_F9R2_FB19_Msk
 
#define CAN_F9R2_FB20_Msk   (0x1U << CAN_F9R2_FB20_Pos)
 
#define CAN_F9R2_FB20   CAN_F9R2_FB20_Msk
 
#define CAN_F9R2_FB21_Msk   (0x1U << CAN_F9R2_FB21_Pos)
 
#define CAN_F9R2_FB21   CAN_F9R2_FB21_Msk
 
#define CAN_F9R2_FB22_Msk   (0x1U << CAN_F9R2_FB22_Pos)
 
#define CAN_F9R2_FB22   CAN_F9R2_FB22_Msk
 
#define CAN_F9R2_FB23_Msk   (0x1U << CAN_F9R2_FB23_Pos)
 
#define CAN_F9R2_FB23   CAN_F9R2_FB23_Msk
 
#define CAN_F9R2_FB24_Msk   (0x1U << CAN_F9R2_FB24_Pos)
 
#define CAN_F9R2_FB24   CAN_F9R2_FB24_Msk
 
#define CAN_F9R2_FB25_Msk   (0x1U << CAN_F9R2_FB25_Pos)
 
#define CAN_F9R2_FB25   CAN_F9R2_FB25_Msk
 
#define CAN_F9R2_FB26_Msk   (0x1U << CAN_F9R2_FB26_Pos)
 
#define CAN_F9R2_FB26   CAN_F9R2_FB26_Msk
 
#define CAN_F9R2_FB27_Msk   (0x1U << CAN_F9R2_FB27_Pos)
 
#define CAN_F9R2_FB27   CAN_F9R2_FB27_Msk
 
#define CAN_F9R2_FB28_Msk   (0x1U << CAN_F9R2_FB28_Pos)
 
#define CAN_F9R2_FB28   CAN_F9R2_FB28_Msk
 
#define CAN_F9R2_FB29_Msk   (0x1U << CAN_F9R2_FB29_Pos)
 
#define CAN_F9R2_FB29   CAN_F9R2_FB29_Msk
 
#define CAN_F9R2_FB30_Msk   (0x1U << CAN_F9R2_FB30_Pos)
 
#define CAN_F9R2_FB30   CAN_F9R2_FB30_Msk
 
#define CAN_F9R2_FB31_Msk   (0x1U << CAN_F9R2_FB31_Pos)
 
#define CAN_F9R2_FB31   CAN_F9R2_FB31_Msk
 
#define CAN_F10R2_FB0_Msk   (0x1U << CAN_F10R2_FB0_Pos)
 
#define CAN_F10R2_FB0   CAN_F10R2_FB0_Msk
 
#define CAN_F10R2_FB1_Msk   (0x1U << CAN_F10R2_FB1_Pos)
 
#define CAN_F10R2_FB1   CAN_F10R2_FB1_Msk
 
#define CAN_F10R2_FB2_Msk   (0x1U << CAN_F10R2_FB2_Pos)
 
#define CAN_F10R2_FB2   CAN_F10R2_FB2_Msk
 
#define CAN_F10R2_FB3_Msk   (0x1U << CAN_F10R2_FB3_Pos)
 
#define CAN_F10R2_FB3   CAN_F10R2_FB3_Msk
 
#define CAN_F10R2_FB4_Msk   (0x1U << CAN_F10R2_FB4_Pos)
 
#define CAN_F10R2_FB4   CAN_F10R2_FB4_Msk
 
#define CAN_F10R2_FB5_Msk   (0x1U << CAN_F10R2_FB5_Pos)
 
#define CAN_F10R2_FB5   CAN_F10R2_FB5_Msk
 
#define CAN_F10R2_FB6_Msk   (0x1U << CAN_F10R2_FB6_Pos)
 
#define CAN_F10R2_FB6   CAN_F10R2_FB6_Msk
 
#define CAN_F10R2_FB7_Msk   (0x1U << CAN_F10R2_FB7_Pos)
 
#define CAN_F10R2_FB7   CAN_F10R2_FB7_Msk
 
#define CAN_F10R2_FB8_Msk   (0x1U << CAN_F10R2_FB8_Pos)
 
#define CAN_F10R2_FB8   CAN_F10R2_FB8_Msk
 
#define CAN_F10R2_FB9_Msk   (0x1U << CAN_F10R2_FB9_Pos)
 
#define CAN_F10R2_FB9   CAN_F10R2_FB9_Msk
 
#define CAN_F10R2_FB10_Msk   (0x1U << CAN_F10R2_FB10_Pos)
 
#define CAN_F10R2_FB10   CAN_F10R2_FB10_Msk
 
#define CAN_F10R2_FB11_Msk   (0x1U << CAN_F10R2_FB11_Pos)
 
#define CAN_F10R2_FB11   CAN_F10R2_FB11_Msk
 
#define CAN_F10R2_FB12_Msk   (0x1U << CAN_F10R2_FB12_Pos)
 
#define CAN_F10R2_FB12   CAN_F10R2_FB12_Msk
 
#define CAN_F10R2_FB13_Msk   (0x1U << CAN_F10R2_FB13_Pos)
 
#define CAN_F10R2_FB13   CAN_F10R2_FB13_Msk
 
#define CAN_F10R2_FB14_Msk   (0x1U << CAN_F10R2_FB14_Pos)
 
#define CAN_F10R2_FB14   CAN_F10R2_FB14_Msk
 
#define CAN_F10R2_FB15_Msk   (0x1U << CAN_F10R2_FB15_Pos)
 
#define CAN_F10R2_FB15   CAN_F10R2_FB15_Msk
 
#define CAN_F10R2_FB16_Msk   (0x1U << CAN_F10R2_FB16_Pos)
 
#define CAN_F10R2_FB16   CAN_F10R2_FB16_Msk
 
#define CAN_F10R2_FB17_Msk   (0x1U << CAN_F10R2_FB17_Pos)
 
#define CAN_F10R2_FB17   CAN_F10R2_FB17_Msk
 
#define CAN_F10R2_FB18_Msk   (0x1U << CAN_F10R2_FB18_Pos)
 
#define CAN_F10R2_FB18   CAN_F10R2_FB18_Msk
 
#define CAN_F10R2_FB19_Msk   (0x1U << CAN_F10R2_FB19_Pos)
 
#define CAN_F10R2_FB19   CAN_F10R2_FB19_Msk
 
#define CAN_F10R2_FB20_Msk   (0x1U << CAN_F10R2_FB20_Pos)
 
#define CAN_F10R2_FB20   CAN_F10R2_FB20_Msk
 
#define CAN_F10R2_FB21_Msk   (0x1U << CAN_F10R2_FB21_Pos)
 
#define CAN_F10R2_FB21   CAN_F10R2_FB21_Msk
 
#define CAN_F10R2_FB22_Msk   (0x1U << CAN_F10R2_FB22_Pos)
 
#define CAN_F10R2_FB22   CAN_F10R2_FB22_Msk
 
#define CAN_F10R2_FB23_Msk   (0x1U << CAN_F10R2_FB23_Pos)
 
#define CAN_F10R2_FB23   CAN_F10R2_FB23_Msk
 
#define CAN_F10R2_FB24_Msk   (0x1U << CAN_F10R2_FB24_Pos)
 
#define CAN_F10R2_FB24   CAN_F10R2_FB24_Msk
 
#define CAN_F10R2_FB25_Msk   (0x1U << CAN_F10R2_FB25_Pos)
 
#define CAN_F10R2_FB25   CAN_F10R2_FB25_Msk
 
#define CAN_F10R2_FB26_Msk   (0x1U << CAN_F10R2_FB26_Pos)
 
#define CAN_F10R2_FB26   CAN_F10R2_FB26_Msk
 
#define CAN_F10R2_FB27_Msk   (0x1U << CAN_F10R2_FB27_Pos)
 
#define CAN_F10R2_FB27   CAN_F10R2_FB27_Msk
 
#define CAN_F10R2_FB28_Msk   (0x1U << CAN_F10R2_FB28_Pos)
 
#define CAN_F10R2_FB28   CAN_F10R2_FB28_Msk
 
#define CAN_F10R2_FB29_Msk   (0x1U << CAN_F10R2_FB29_Pos)
 
#define CAN_F10R2_FB29   CAN_F10R2_FB29_Msk
 
#define CAN_F10R2_FB30_Msk   (0x1U << CAN_F10R2_FB30_Pos)
 
#define CAN_F10R2_FB30   CAN_F10R2_FB30_Msk
 
#define CAN_F10R2_FB31_Msk   (0x1U << CAN_F10R2_FB31_Pos)
 
#define CAN_F10R2_FB31   CAN_F10R2_FB31_Msk
 
#define CAN_F11R2_FB0_Msk   (0x1U << CAN_F11R2_FB0_Pos)
 
#define CAN_F11R2_FB0   CAN_F11R2_FB0_Msk
 
#define CAN_F11R2_FB1_Msk   (0x1U << CAN_F11R2_FB1_Pos)
 
#define CAN_F11R2_FB1   CAN_F11R2_FB1_Msk
 
#define CAN_F11R2_FB2_Msk   (0x1U << CAN_F11R2_FB2_Pos)
 
#define CAN_F11R2_FB2   CAN_F11R2_FB2_Msk
 
#define CAN_F11R2_FB3_Msk   (0x1U << CAN_F11R2_FB3_Pos)
 
#define CAN_F11R2_FB3   CAN_F11R2_FB3_Msk
 
#define CAN_F11R2_FB4_Msk   (0x1U << CAN_F11R2_FB4_Pos)
 
#define CAN_F11R2_FB4   CAN_F11R2_FB4_Msk
 
#define CAN_F11R2_FB5_Msk   (0x1U << CAN_F11R2_FB5_Pos)
 
#define CAN_F11R2_FB5   CAN_F11R2_FB5_Msk
 
#define CAN_F11R2_FB6_Msk   (0x1U << CAN_F11R2_FB6_Pos)
 
#define CAN_F11R2_FB6   CAN_F11R2_FB6_Msk
 
#define CAN_F11R2_FB7_Msk   (0x1U << CAN_F11R2_FB7_Pos)
 
#define CAN_F11R2_FB7   CAN_F11R2_FB7_Msk
 
#define CAN_F11R2_FB8_Msk   (0x1U << CAN_F11R2_FB8_Pos)
 
#define CAN_F11R2_FB8   CAN_F11R2_FB8_Msk
 
#define CAN_F11R2_FB9_Msk   (0x1U << CAN_F11R2_FB9_Pos)
 
#define CAN_F11R2_FB9   CAN_F11R2_FB9_Msk
 
#define CAN_F11R2_FB10_Msk   (0x1U << CAN_F11R2_FB10_Pos)
 
#define CAN_F11R2_FB10   CAN_F11R2_FB10_Msk
 
#define CAN_F11R2_FB11_Msk   (0x1U << CAN_F11R2_FB11_Pos)
 
#define CAN_F11R2_FB11   CAN_F11R2_FB11_Msk
 
#define CAN_F11R2_FB12_Msk   (0x1U << CAN_F11R2_FB12_Pos)
 
#define CAN_F11R2_FB12   CAN_F11R2_FB12_Msk
 
#define CAN_F11R2_FB13_Msk   (0x1U << CAN_F11R2_FB13_Pos)
 
#define CAN_F11R2_FB13   CAN_F11R2_FB13_Msk
 
#define CAN_F11R2_FB14_Msk   (0x1U << CAN_F11R2_FB14_Pos)
 
#define CAN_F11R2_FB14   CAN_F11R2_FB14_Msk
 
#define CAN_F11R2_FB15_Msk   (0x1U << CAN_F11R2_FB15_Pos)
 
#define CAN_F11R2_FB15   CAN_F11R2_FB15_Msk
 
#define CAN_F11R2_FB16_Msk   (0x1U << CAN_F11R2_FB16_Pos)
 
#define CAN_F11R2_FB16   CAN_F11R2_FB16_Msk
 
#define CAN_F11R2_FB17_Msk   (0x1U << CAN_F11R2_FB17_Pos)
 
#define CAN_F11R2_FB17   CAN_F11R2_FB17_Msk
 
#define CAN_F11R2_FB18_Msk   (0x1U << CAN_F11R2_FB18_Pos)
 
#define CAN_F11R2_FB18   CAN_F11R2_FB18_Msk
 
#define CAN_F11R2_FB19_Msk   (0x1U << CAN_F11R2_FB19_Pos)
 
#define CAN_F11R2_FB19   CAN_F11R2_FB19_Msk
 
#define CAN_F11R2_FB20_Msk   (0x1U << CAN_F11R2_FB20_Pos)
 
#define CAN_F11R2_FB20   CAN_F11R2_FB20_Msk
 
#define CAN_F11R2_FB21_Msk   (0x1U << CAN_F11R2_FB21_Pos)
 
#define CAN_F11R2_FB21   CAN_F11R2_FB21_Msk
 
#define CAN_F11R2_FB22_Msk   (0x1U << CAN_F11R2_FB22_Pos)
 
#define CAN_F11R2_FB22   CAN_F11R2_FB22_Msk
 
#define CAN_F11R2_FB23_Msk   (0x1U << CAN_F11R2_FB23_Pos)
 
#define CAN_F11R2_FB23   CAN_F11R2_FB23_Msk
 
#define CAN_F11R2_FB24_Msk   (0x1U << CAN_F11R2_FB24_Pos)
 
#define CAN_F11R2_FB24   CAN_F11R2_FB24_Msk
 
#define CAN_F11R2_FB25_Msk   (0x1U << CAN_F11R2_FB25_Pos)
 
#define CAN_F11R2_FB25   CAN_F11R2_FB25_Msk
 
#define CAN_F11R2_FB26_Msk   (0x1U << CAN_F11R2_FB26_Pos)
 
#define CAN_F11R2_FB26   CAN_F11R2_FB26_Msk
 
#define CAN_F11R2_FB27_Msk   (0x1U << CAN_F11R2_FB27_Pos)
 
#define CAN_F11R2_FB27   CAN_F11R2_FB27_Msk
 
#define CAN_F11R2_FB28_Msk   (0x1U << CAN_F11R2_FB28_Pos)
 
#define CAN_F11R2_FB28   CAN_F11R2_FB28_Msk
 
#define CAN_F11R2_FB29_Msk   (0x1U << CAN_F11R2_FB29_Pos)
 
#define CAN_F11R2_FB29   CAN_F11R2_FB29_Msk
 
#define CAN_F11R2_FB30_Msk   (0x1U << CAN_F11R2_FB30_Pos)
 
#define CAN_F11R2_FB30   CAN_F11R2_FB30_Msk
 
#define CAN_F11R2_FB31_Msk   (0x1U << CAN_F11R2_FB31_Pos)
 
#define CAN_F11R2_FB31   CAN_F11R2_FB31_Msk
 
#define CAN_F12R2_FB0_Msk   (0x1U << CAN_F12R2_FB0_Pos)
 
#define CAN_F12R2_FB0   CAN_F12R2_FB0_Msk
 
#define CAN_F12R2_FB1_Msk   (0x1U << CAN_F12R2_FB1_Pos)
 
#define CAN_F12R2_FB1   CAN_F12R2_FB1_Msk
 
#define CAN_F12R2_FB2_Msk   (0x1U << CAN_F12R2_FB2_Pos)
 
#define CAN_F12R2_FB2   CAN_F12R2_FB2_Msk
 
#define CAN_F12R2_FB3_Msk   (0x1U << CAN_F12R2_FB3_Pos)
 
#define CAN_F12R2_FB3   CAN_F12R2_FB3_Msk
 
#define CAN_F12R2_FB4_Msk   (0x1U << CAN_F12R2_FB4_Pos)
 
#define CAN_F12R2_FB4   CAN_F12R2_FB4_Msk
 
#define CAN_F12R2_FB5_Msk   (0x1U << CAN_F12R2_FB5_Pos)
 
#define CAN_F12R2_FB5   CAN_F12R2_FB5_Msk
 
#define CAN_F12R2_FB6_Msk   (0x1U << CAN_F12R2_FB6_Pos)
 
#define CAN_F12R2_FB6   CAN_F12R2_FB6_Msk
 
#define CAN_F12R2_FB7_Msk   (0x1U << CAN_F12R2_FB7_Pos)
 
#define CAN_F12R2_FB7   CAN_F12R2_FB7_Msk
 
#define CAN_F12R2_FB8_Msk   (0x1U << CAN_F12R2_FB8_Pos)
 
#define CAN_F12R2_FB8   CAN_F12R2_FB8_Msk
 
#define CAN_F12R2_FB9_Msk   (0x1U << CAN_F12R2_FB9_Pos)
 
#define CAN_F12R2_FB9   CAN_F12R2_FB9_Msk
 
#define CAN_F12R2_FB10_Msk   (0x1U << CAN_F12R2_FB10_Pos)
 
#define CAN_F12R2_FB10   CAN_F12R2_FB10_Msk
 
#define CAN_F12R2_FB11_Msk   (0x1U << CAN_F12R2_FB11_Pos)
 
#define CAN_F12R2_FB11   CAN_F12R2_FB11_Msk
 
#define CAN_F12R2_FB12_Msk   (0x1U << CAN_F12R2_FB12_Pos)
 
#define CAN_F12R2_FB12   CAN_F12R2_FB12_Msk
 
#define CAN_F12R2_FB13_Msk   (0x1U << CAN_F12R2_FB13_Pos)
 
#define CAN_F12R2_FB13   CAN_F12R2_FB13_Msk
 
#define CAN_F12R2_FB14_Msk   (0x1U << CAN_F12R2_FB14_Pos)
 
#define CAN_F12R2_FB14   CAN_F12R2_FB14_Msk
 
#define CAN_F12R2_FB15_Msk   (0x1U << CAN_F12R2_FB15_Pos)
 
#define CAN_F12R2_FB15   CAN_F12R2_FB15_Msk
 
#define CAN_F12R2_FB16_Msk   (0x1U << CAN_F12R2_FB16_Pos)
 
#define CAN_F12R2_FB16   CAN_F12R2_FB16_Msk
 
#define CAN_F12R2_FB17_Msk   (0x1U << CAN_F12R2_FB17_Pos)
 
#define CAN_F12R2_FB17   CAN_F12R2_FB17_Msk
 
#define CAN_F12R2_FB18_Msk   (0x1U << CAN_F12R2_FB18_Pos)
 
#define CAN_F12R2_FB18   CAN_F12R2_FB18_Msk
 
#define CAN_F12R2_FB19_Msk   (0x1U << CAN_F12R2_FB19_Pos)
 
#define CAN_F12R2_FB19   CAN_F12R2_FB19_Msk
 
#define CAN_F12R2_FB20_Msk   (0x1U << CAN_F12R2_FB20_Pos)
 
#define CAN_F12R2_FB20   CAN_F12R2_FB20_Msk
 
#define CAN_F12R2_FB21_Msk   (0x1U << CAN_F12R2_FB21_Pos)
 
#define CAN_F12R2_FB21   CAN_F12R2_FB21_Msk
 
#define CAN_F12R2_FB22_Msk   (0x1U << CAN_F12R2_FB22_Pos)
 
#define CAN_F12R2_FB22   CAN_F12R2_FB22_Msk
 
#define CAN_F12R2_FB23_Msk   (0x1U << CAN_F12R2_FB23_Pos)
 
#define CAN_F12R2_FB23   CAN_F12R2_FB23_Msk
 
#define CAN_F12R2_FB24_Msk   (0x1U << CAN_F12R2_FB24_Pos)
 
#define CAN_F12R2_FB24   CAN_F12R2_FB24_Msk
 
#define CAN_F12R2_FB25_Msk   (0x1U << CAN_F12R2_FB25_Pos)
 
#define CAN_F12R2_FB25   CAN_F12R2_FB25_Msk
 
#define CAN_F12R2_FB26_Msk   (0x1U << CAN_F12R2_FB26_Pos)
 
#define CAN_F12R2_FB26   CAN_F12R2_FB26_Msk
 
#define CAN_F12R2_FB27_Msk   (0x1U << CAN_F12R2_FB27_Pos)
 
#define CAN_F12R2_FB27   CAN_F12R2_FB27_Msk
 
#define CAN_F12R2_FB28_Msk   (0x1U << CAN_F12R2_FB28_Pos)
 
#define CAN_F12R2_FB28   CAN_F12R2_FB28_Msk
 
#define CAN_F12R2_FB29_Msk   (0x1U << CAN_F12R2_FB29_Pos)
 
#define CAN_F12R2_FB29   CAN_F12R2_FB29_Msk
 
#define CAN_F12R2_FB30_Msk   (0x1U << CAN_F12R2_FB30_Pos)
 
#define CAN_F12R2_FB30   CAN_F12R2_FB30_Msk
 
#define CAN_F12R2_FB31_Msk   (0x1U << CAN_F12R2_FB31_Pos)
 
#define CAN_F12R2_FB31   CAN_F12R2_FB31_Msk
 
#define CAN_F13R2_FB0_Msk   (0x1U << CAN_F13R2_FB0_Pos)
 
#define CAN_F13R2_FB0   CAN_F13R2_FB0_Msk
 
#define CAN_F13R2_FB1_Msk   (0x1U << CAN_F13R2_FB1_Pos)
 
#define CAN_F13R2_FB1   CAN_F13R2_FB1_Msk
 
#define CAN_F13R2_FB2_Msk   (0x1U << CAN_F13R2_FB2_Pos)
 
#define CAN_F13R2_FB2   CAN_F13R2_FB2_Msk
 
#define CAN_F13R2_FB3_Msk   (0x1U << CAN_F13R2_FB3_Pos)
 
#define CAN_F13R2_FB3   CAN_F13R2_FB3_Msk
 
#define CAN_F13R2_FB4_Msk   (0x1U << CAN_F13R2_FB4_Pos)
 
#define CAN_F13R2_FB4   CAN_F13R2_FB4_Msk
 
#define CAN_F13R2_FB5_Msk   (0x1U << CAN_F13R2_FB5_Pos)
 
#define CAN_F13R2_FB5   CAN_F13R2_FB5_Msk
 
#define CAN_F13R2_FB6_Msk   (0x1U << CAN_F13R2_FB6_Pos)
 
#define CAN_F13R2_FB6   CAN_F13R2_FB6_Msk
 
#define CAN_F13R2_FB7_Msk   (0x1U << CAN_F13R2_FB7_Pos)
 
#define CAN_F13R2_FB7   CAN_F13R2_FB7_Msk
 
#define CAN_F13R2_FB8_Msk   (0x1U << CAN_F13R2_FB8_Pos)
 
#define CAN_F13R2_FB8   CAN_F13R2_FB8_Msk
 
#define CAN_F13R2_FB9_Msk   (0x1U << CAN_F13R2_FB9_Pos)
 
#define CAN_F13R2_FB9   CAN_F13R2_FB9_Msk
 
#define CAN_F13R2_FB10_Msk   (0x1U << CAN_F13R2_FB10_Pos)
 
#define CAN_F13R2_FB10   CAN_F13R2_FB10_Msk
 
#define CAN_F13R2_FB11_Msk   (0x1U << CAN_F13R2_FB11_Pos)
 
#define CAN_F13R2_FB11   CAN_F13R2_FB11_Msk
 
#define CAN_F13R2_FB12_Msk   (0x1U << CAN_F13R2_FB12_Pos)
 
#define CAN_F13R2_FB12   CAN_F13R2_FB12_Msk
 
#define CAN_F13R2_FB13_Msk   (0x1U << CAN_F13R2_FB13_Pos)
 
#define CAN_F13R2_FB13   CAN_F13R2_FB13_Msk
 
#define CAN_F13R2_FB14_Msk   (0x1U << CAN_F13R2_FB14_Pos)
 
#define CAN_F13R2_FB14   CAN_F13R2_FB14_Msk
 
#define CAN_F13R2_FB15_Msk   (0x1U << CAN_F13R2_FB15_Pos)
 
#define CAN_F13R2_FB15   CAN_F13R2_FB15_Msk
 
#define CAN_F13R2_FB16_Msk   (0x1U << CAN_F13R2_FB16_Pos)
 
#define CAN_F13R2_FB16   CAN_F13R2_FB16_Msk
 
#define CAN_F13R2_FB17_Msk   (0x1U << CAN_F13R2_FB17_Pos)
 
#define CAN_F13R2_FB17   CAN_F13R2_FB17_Msk
 
#define CAN_F13R2_FB18_Msk   (0x1U << CAN_F13R2_FB18_Pos)
 
#define CAN_F13R2_FB18   CAN_F13R2_FB18_Msk
 
#define CAN_F13R2_FB19_Msk   (0x1U << CAN_F13R2_FB19_Pos)
 
#define CAN_F13R2_FB19   CAN_F13R2_FB19_Msk
 
#define CAN_F13R2_FB20_Msk   (0x1U << CAN_F13R2_FB20_Pos)
 
#define CAN_F13R2_FB20   CAN_F13R2_FB20_Msk
 
#define CAN_F13R2_FB21_Msk   (0x1U << CAN_F13R2_FB21_Pos)
 
#define CAN_F13R2_FB21   CAN_F13R2_FB21_Msk
 
#define CAN_F13R2_FB22_Msk   (0x1U << CAN_F13R2_FB22_Pos)
 
#define CAN_F13R2_FB22   CAN_F13R2_FB22_Msk
 
#define CAN_F13R2_FB23_Msk   (0x1U << CAN_F13R2_FB23_Pos)
 
#define CAN_F13R2_FB23   CAN_F13R2_FB23_Msk
 
#define CAN_F13R2_FB24_Msk   (0x1U << CAN_F13R2_FB24_Pos)
 
#define CAN_F13R2_FB24   CAN_F13R2_FB24_Msk
 
#define CAN_F13R2_FB25_Msk   (0x1U << CAN_F13R2_FB25_Pos)
 
#define CAN_F13R2_FB25   CAN_F13R2_FB25_Msk
 
#define CAN_F13R2_FB26_Msk   (0x1U << CAN_F13R2_FB26_Pos)
 
#define CAN_F13R2_FB26   CAN_F13R2_FB26_Msk
 
#define CAN_F13R2_FB27_Msk   (0x1U << CAN_F13R2_FB27_Pos)
 
#define CAN_F13R2_FB27   CAN_F13R2_FB27_Msk
 
#define CAN_F13R2_FB28_Msk   (0x1U << CAN_F13R2_FB28_Pos)
 
#define CAN_F13R2_FB28   CAN_F13R2_FB28_Msk
 
#define CAN_F13R2_FB29_Msk   (0x1U << CAN_F13R2_FB29_Pos)
 
#define CAN_F13R2_FB29   CAN_F13R2_FB29_Msk
 
#define CAN_F13R2_FB30_Msk   (0x1U << CAN_F13R2_FB30_Pos)
 
#define CAN_F13R2_FB30   CAN_F13R2_FB30_Msk
 
#define CAN_F13R2_FB31_Msk   (0x1U << CAN_F13R2_FB31_Pos)
 
#define CAN_F13R2_FB31   CAN_F13R2_FB31_Msk
 
#define CEC_CR_CECEN_Msk   (0x1U << CEC_CR_CECEN_Pos)
 
#define CEC_CR_CECEN   CEC_CR_CECEN_Msk
 
#define CEC_CR_TXSOM_Msk   (0x1U << CEC_CR_TXSOM_Pos)
 
#define CEC_CR_TXSOM   CEC_CR_TXSOM_Msk
 
#define CEC_CR_TXEOM_Msk   (0x1U << CEC_CR_TXEOM_Pos)
 
#define CEC_CR_TXEOM   CEC_CR_TXEOM_Msk
 
#define CEC_CFGR_SFT_Msk   (0x7U << CEC_CFGR_SFT_Pos)
 
#define CEC_CFGR_SFT   CEC_CFGR_SFT_Msk
 
#define CEC_CFGR_RXTOL_Msk   (0x1U << CEC_CFGR_RXTOL_Pos)
 
#define CEC_CFGR_RXTOL   CEC_CFGR_RXTOL_Msk
 
#define CEC_CFGR_BRESTP_Msk   (0x1U << CEC_CFGR_BRESTP_Pos)
 
#define CEC_CFGR_BRESTP   CEC_CFGR_BRESTP_Msk
 
#define CEC_CFGR_BREGEN_Msk   (0x1U << CEC_CFGR_BREGEN_Pos)
 
#define CEC_CFGR_BREGEN   CEC_CFGR_BREGEN_Msk
 
#define CEC_CFGR_LBPEGEN_Msk   (0x1U << CEC_CFGR_LBPEGEN_Pos)
 
#define CEC_CFGR_LBPEGEN   CEC_CFGR_LBPEGEN_Msk
 
#define CEC_CFGR_BRDNOGEN_Msk   (0x1U << CEC_CFGR_BRDNOGEN_Pos)
 
#define CEC_CFGR_BRDNOGEN   CEC_CFGR_BRDNOGEN_Msk
 
#define CEC_CFGR_SFTOPT_Msk   (0x1U << CEC_CFGR_SFTOPT_Pos)
 
#define CEC_CFGR_SFTOPT   CEC_CFGR_SFTOPT_Msk
 
#define CEC_CFGR_OAR_Msk   (0x7FFFU << CEC_CFGR_OAR_Pos)
 
#define CEC_CFGR_OAR   CEC_CFGR_OAR_Msk
 
#define CEC_CFGR_LSTN_Msk   (0x1U << CEC_CFGR_LSTN_Pos)
 
#define CEC_CFGR_LSTN   CEC_CFGR_LSTN_Msk
 
#define CEC_TXDR_TXD_Msk   (0xFFU << CEC_TXDR_TXD_Pos)
 
#define CEC_TXDR_TXD   CEC_TXDR_TXD_Msk
 
#define CEC_TXDR_RXD_Msk   (0xFFU << CEC_TXDR_RXD_Pos)
 
#define CEC_TXDR_RXD   CEC_TXDR_RXD_Msk
 
#define CEC_ISR_RXBR_Msk   (0x1U << CEC_ISR_RXBR_Pos)
 
#define CEC_ISR_RXBR   CEC_ISR_RXBR_Msk
 
#define CEC_ISR_RXEND_Msk   (0x1U << CEC_ISR_RXEND_Pos)
 
#define CEC_ISR_RXEND   CEC_ISR_RXEND_Msk
 
#define CEC_ISR_RXOVR_Msk   (0x1U << CEC_ISR_RXOVR_Pos)
 
#define CEC_ISR_RXOVR   CEC_ISR_RXOVR_Msk
 
#define CEC_ISR_BRE_Msk   (0x1U << CEC_ISR_BRE_Pos)
 
#define CEC_ISR_BRE   CEC_ISR_BRE_Msk
 
#define CEC_ISR_SBPE_Msk   (0x1U << CEC_ISR_SBPE_Pos)
 
#define CEC_ISR_SBPE   CEC_ISR_SBPE_Msk
 
#define CEC_ISR_LBPE_Msk   (0x1U << CEC_ISR_LBPE_Pos)
 
#define CEC_ISR_LBPE   CEC_ISR_LBPE_Msk
 
#define CEC_ISR_RXACKE_Msk   (0x1U << CEC_ISR_RXACKE_Pos)
 
#define CEC_ISR_RXACKE   CEC_ISR_RXACKE_Msk
 
#define CEC_ISR_ARBLST_Msk   (0x1U << CEC_ISR_ARBLST_Pos)
 
#define CEC_ISR_ARBLST   CEC_ISR_ARBLST_Msk
 
#define CEC_ISR_TXBR_Msk   (0x1U << CEC_ISR_TXBR_Pos)
 
#define CEC_ISR_TXBR   CEC_ISR_TXBR_Msk
 
#define CEC_ISR_TXEND_Msk   (0x1U << CEC_ISR_TXEND_Pos)
 
#define CEC_ISR_TXEND   CEC_ISR_TXEND_Msk
 
#define CEC_ISR_TXUDR_Msk   (0x1U << CEC_ISR_TXUDR_Pos)
 
#define CEC_ISR_TXUDR   CEC_ISR_TXUDR_Msk
 
#define CEC_ISR_TXERR_Msk   (0x1U << CEC_ISR_TXERR_Pos)
 
#define CEC_ISR_TXERR   CEC_ISR_TXERR_Msk
 
#define CEC_ISR_TXACKE_Msk   (0x1U << CEC_ISR_TXACKE_Pos)
 
#define CEC_ISR_TXACKE   CEC_ISR_TXACKE_Msk
 
#define CEC_IER_RXBRIE_Msk   (0x1U << CEC_IER_RXBRIE_Pos)
 
#define CEC_IER_RXBRIE   CEC_IER_RXBRIE_Msk
 
#define CEC_IER_RXENDIE_Msk   (0x1U << CEC_IER_RXENDIE_Pos)
 
#define CEC_IER_RXENDIE   CEC_IER_RXENDIE_Msk
 
#define CEC_IER_RXOVRIE_Msk   (0x1U << CEC_IER_RXOVRIE_Pos)
 
#define CEC_IER_RXOVRIE   CEC_IER_RXOVRIE_Msk
 
#define CEC_IER_BREIE_Msk   (0x1U << CEC_IER_BREIE_Pos)
 
#define CEC_IER_BREIE   CEC_IER_BREIE_Msk
 
#define CEC_IER_SBPEIE_Msk   (0x1U << CEC_IER_SBPEIE_Pos)
 
#define CEC_IER_SBPEIE   CEC_IER_SBPEIE_Msk
 
#define CEC_IER_LBPEIE_Msk   (0x1U << CEC_IER_LBPEIE_Pos)
 
#define CEC_IER_LBPEIE   CEC_IER_LBPEIE_Msk
 
#define CEC_IER_RXACKEIE_Msk   (0x1U << CEC_IER_RXACKEIE_Pos)
 
#define CEC_IER_RXACKEIE   CEC_IER_RXACKEIE_Msk
 
#define CEC_IER_ARBLSTIE_Msk   (0x1U << CEC_IER_ARBLSTIE_Pos)
 
#define CEC_IER_ARBLSTIE   CEC_IER_ARBLSTIE_Msk
 
#define CEC_IER_TXBRIE_Msk   (0x1U << CEC_IER_TXBRIE_Pos)
 
#define CEC_IER_TXBRIE   CEC_IER_TXBRIE_Msk
 
#define CEC_IER_TXENDIE_Msk   (0x1U << CEC_IER_TXENDIE_Pos)
 
#define CEC_IER_TXENDIE   CEC_IER_TXENDIE_Msk
 
#define CEC_IER_TXUDRIE_Msk   (0x1U << CEC_IER_TXUDRIE_Pos)
 
#define CEC_IER_TXUDRIE   CEC_IER_TXUDRIE_Msk
 
#define CEC_IER_TXERRIE_Msk   (0x1U << CEC_IER_TXERRIE_Pos)
 
#define CEC_IER_TXERRIE   CEC_IER_TXERRIE_Msk
 
#define CEC_IER_TXACKEIE_Msk   (0x1U << CEC_IER_TXACKEIE_Pos)
 
#define CEC_IER_TXACKEIE   CEC_IER_TXACKEIE_Msk
 
#define CRC_DR_DR_Msk   (0xFFFFFFFFU << CRC_DR_DR_Pos)
 
#define CRC_DR_DR   CRC_DR_DR_Msk
 
#define CRC_IDR_IDR_Msk   (0xFFU << CRC_IDR_IDR_Pos)
 
#define CRC_IDR_IDR   CRC_IDR_IDR_Msk
 
#define CRC_CR_RESET_Msk   (0x1U << CRC_CR_RESET_Pos)
 
#define CRC_CR_RESET   CRC_CR_RESET_Msk
 
#define CRC_CR_POLYSIZE_Msk   (0x3U << CRC_CR_POLYSIZE_Pos)
 
#define CRC_CR_POLYSIZE   CRC_CR_POLYSIZE_Msk
 
#define CRC_CR_POLYSIZE_0   (0x1U << CRC_CR_POLYSIZE_Pos)
 
#define CRC_CR_POLYSIZE_1   (0x2U << CRC_CR_POLYSIZE_Pos)
 
#define CRC_CR_REV_IN_Msk   (0x3U << CRC_CR_REV_IN_Pos)
 
#define CRC_CR_REV_IN   CRC_CR_REV_IN_Msk
 
#define CRC_CR_REV_IN_0   (0x1U << CRC_CR_REV_IN_Pos)
 
#define CRC_CR_REV_IN_1   (0x2U << CRC_CR_REV_IN_Pos)
 
#define CRC_CR_REV_OUT_Msk   (0x1U << CRC_CR_REV_OUT_Pos)
 
#define CRC_CR_REV_OUT   CRC_CR_REV_OUT_Msk
 
#define CRC_INIT_INIT_Msk   (0xFFFFFFFFU << CRC_INIT_INIT_Pos)
 
#define CRC_INIT_INIT   CRC_INIT_INIT_Msk
 
#define CRC_POL_POL_Msk   (0xFFFFFFFFU << CRC_POL_POL_Pos)
 
#define CRC_POL_POL   CRC_POL_POL_Msk
 
#define DAC_CR_EN1_Msk   (0x1U << DAC_CR_EN1_Pos)
 
#define DAC_CR_EN1   DAC_CR_EN1_Msk
 
#define DAC_CR_BOFF1_Msk   (0x1U << DAC_CR_BOFF1_Pos)
 
#define DAC_CR_BOFF1   DAC_CR_BOFF1_Msk
 
#define DAC_CR_TEN1_Msk   (0x1U << DAC_CR_TEN1_Pos)
 
#define DAC_CR_TEN1   DAC_CR_TEN1_Msk
 
#define DAC_CR_TSEL1_Msk   (0x7U << DAC_CR_TSEL1_Pos)
 
#define DAC_CR_TSEL1   DAC_CR_TSEL1_Msk
 
#define DAC_CR_TSEL1_0   (0x1U << DAC_CR_TSEL1_Pos)
 
#define DAC_CR_TSEL1_1   (0x2U << DAC_CR_TSEL1_Pos)
 
#define DAC_CR_TSEL1_2   (0x4U << DAC_CR_TSEL1_Pos)
 
#define DAC_CR_WAVE1_Msk   (0x3U << DAC_CR_WAVE1_Pos)
 
#define DAC_CR_WAVE1   DAC_CR_WAVE1_Msk
 
#define DAC_CR_WAVE1_0   (0x1U << DAC_CR_WAVE1_Pos)
 
#define DAC_CR_WAVE1_1   (0x2U << DAC_CR_WAVE1_Pos)
 
#define DAC_CR_MAMP1_Msk   (0xFU << DAC_CR_MAMP1_Pos)
 
#define DAC_CR_MAMP1   DAC_CR_MAMP1_Msk
 
#define DAC_CR_MAMP1_0   (0x1U << DAC_CR_MAMP1_Pos)
 
#define DAC_CR_MAMP1_1   (0x2U << DAC_CR_MAMP1_Pos)
 
#define DAC_CR_MAMP1_2   (0x4U << DAC_CR_MAMP1_Pos)
 
#define DAC_CR_MAMP1_3   (0x8U << DAC_CR_MAMP1_Pos)
 
#define DAC_CR_DMAEN1_Msk   (0x1U << DAC_CR_DMAEN1_Pos)
 
#define DAC_CR_DMAEN1   DAC_CR_DMAEN1_Msk
 
#define DAC_CR_DMAUDRIE1_Msk   (0x1U << DAC_CR_DMAUDRIE1_Pos)
 
#define DAC_CR_DMAUDRIE1   DAC_CR_DMAUDRIE1_Msk
 
#define DAC_CR_EN2_Msk   (0x1U << DAC_CR_EN2_Pos)
 
#define DAC_CR_EN2   DAC_CR_EN2_Msk
 
#define DAC_CR_BOFF2_Msk   (0x1U << DAC_CR_BOFF2_Pos)
 
#define DAC_CR_BOFF2   DAC_CR_BOFF2_Msk
 
#define DAC_CR_TEN2_Msk   (0x1U << DAC_CR_TEN2_Pos)
 
#define DAC_CR_TEN2   DAC_CR_TEN2_Msk
 
#define DAC_CR_TSEL2_Msk   (0x7U << DAC_CR_TSEL2_Pos)
 
#define DAC_CR_TSEL2   DAC_CR_TSEL2_Msk
 
#define DAC_CR_TSEL2_0   (0x1U << DAC_CR_TSEL2_Pos)
 
#define DAC_CR_TSEL2_1   (0x2U << DAC_CR_TSEL2_Pos)
 
#define DAC_CR_TSEL2_2   (0x4U << DAC_CR_TSEL2_Pos)
 
#define DAC_CR_WAVE2_Msk   (0x3U << DAC_CR_WAVE2_Pos)
 
#define DAC_CR_WAVE2   DAC_CR_WAVE2_Msk
 
#define DAC_CR_WAVE2_0   (0x1U << DAC_CR_WAVE2_Pos)
 
#define DAC_CR_WAVE2_1   (0x2U << DAC_CR_WAVE2_Pos)
 
#define DAC_CR_MAMP2_Msk   (0xFU << DAC_CR_MAMP2_Pos)
 
#define DAC_CR_MAMP2   DAC_CR_MAMP2_Msk
 
#define DAC_CR_MAMP2_0   (0x1U << DAC_CR_MAMP2_Pos)
 
#define DAC_CR_MAMP2_1   (0x2U << DAC_CR_MAMP2_Pos)
 
#define DAC_CR_MAMP2_2   (0x4U << DAC_CR_MAMP2_Pos)
 
#define DAC_CR_MAMP2_3   (0x8U << DAC_CR_MAMP2_Pos)
 
#define DAC_CR_DMAEN2_Msk   (0x1U << DAC_CR_DMAEN2_Pos)
 
#define DAC_CR_DMAEN2   DAC_CR_DMAEN2_Msk
 
#define DAC_CR_DMAUDRIE2_Msk   (0x1U << DAC_CR_DMAUDRIE2_Pos)
 
#define DAC_CR_DMAUDRIE2   DAC_CR_DMAUDRIE2_Msk
 
#define DAC_SWTRIGR_SWTRIG1_Msk   (0x1U << DAC_SWTRIGR_SWTRIG1_Pos)
 
#define DAC_SWTRIGR_SWTRIG1   DAC_SWTRIGR_SWTRIG1_Msk
 
#define DAC_SWTRIGR_SWTRIG2_Msk   (0x1U << DAC_SWTRIGR_SWTRIG2_Pos)
 
#define DAC_SWTRIGR_SWTRIG2   DAC_SWTRIGR_SWTRIG2_Msk
 
#define DAC_DHR12R1_DACC1DHR_Msk   (0xFFFU << DAC_DHR12R1_DACC1DHR_Pos)
 
#define DAC_DHR12R1_DACC1DHR   DAC_DHR12R1_DACC1DHR_Msk
 
#define DAC_DHR12L1_DACC1DHR_Msk   (0xFFFU << DAC_DHR12L1_DACC1DHR_Pos)
 
#define DAC_DHR12L1_DACC1DHR   DAC_DHR12L1_DACC1DHR_Msk
 
#define DAC_DHR8R1_DACC1DHR_Msk   (0xFFU << DAC_DHR8R1_DACC1DHR_Pos)
 
#define DAC_DHR8R1_DACC1DHR   DAC_DHR8R1_DACC1DHR_Msk
 
#define DAC_DHR12R2_DACC2DHR_Msk   (0xFFFU << DAC_DHR12R2_DACC2DHR_Pos)
 
#define DAC_DHR12R2_DACC2DHR   DAC_DHR12R2_DACC2DHR_Msk
 
#define DAC_DHR12L2_DACC2DHR_Msk   (0xFFFU << DAC_DHR12L2_DACC2DHR_Pos)
 
#define DAC_DHR12L2_DACC2DHR   DAC_DHR12L2_DACC2DHR_Msk
 
#define DAC_DHR8R2_DACC2DHR_Msk   (0xFFU << DAC_DHR8R2_DACC2DHR_Pos)
 
#define DAC_DHR8R2_DACC2DHR   DAC_DHR8R2_DACC2DHR_Msk
 
#define DAC_DHR12RD_DACC1DHR_Msk   (0xFFFU << DAC_DHR12RD_DACC1DHR_Pos)
 
#define DAC_DHR12RD_DACC1DHR   DAC_DHR12RD_DACC1DHR_Msk
 
#define DAC_DHR12RD_DACC2DHR_Msk   (0xFFFU << DAC_DHR12RD_DACC2DHR_Pos)
 
#define DAC_DHR12RD_DACC2DHR   DAC_DHR12RD_DACC2DHR_Msk
 
#define DAC_DHR12LD_DACC1DHR_Msk   (0xFFFU << DAC_DHR12LD_DACC1DHR_Pos)
 
#define DAC_DHR12LD_DACC1DHR   DAC_DHR12LD_DACC1DHR_Msk
 
#define DAC_DHR12LD_DACC2DHR_Msk   (0xFFFU << DAC_DHR12LD_DACC2DHR_Pos)
 
#define DAC_DHR12LD_DACC2DHR   DAC_DHR12LD_DACC2DHR_Msk
 
#define DAC_DHR8RD_DACC1DHR_Msk   (0xFFU << DAC_DHR8RD_DACC1DHR_Pos)
 
#define DAC_DHR8RD_DACC1DHR   DAC_DHR8RD_DACC1DHR_Msk
 
#define DAC_DHR8RD_DACC2DHR_Msk   (0xFFU << DAC_DHR8RD_DACC2DHR_Pos)
 
#define DAC_DHR8RD_DACC2DHR   DAC_DHR8RD_DACC2DHR_Msk
 
#define DAC_DOR1_DACC1DOR_Msk   (0xFFFU << DAC_DOR1_DACC1DOR_Pos)
 
#define DAC_DOR1_DACC1DOR   DAC_DOR1_DACC1DOR_Msk
 
#define DAC_DOR2_DACC2DOR_Msk   (0xFFFU << DAC_DOR2_DACC2DOR_Pos)
 
#define DAC_DOR2_DACC2DOR   DAC_DOR2_DACC2DOR_Msk
 
#define DAC_SR_DMAUDR1_Msk   (0x1U << DAC_SR_DMAUDR1_Pos)
 
#define DAC_SR_DMAUDR1   DAC_SR_DMAUDR1_Msk
 
#define DAC_SR_DMAUDR2_Msk   (0x1U << DAC_SR_DMAUDR2_Pos)
 
#define DAC_SR_DMAUDR2   DAC_SR_DMAUDR2_Msk
 
#define DFSDM_CHCFGR1_DFSDMEN_Msk   (0x1U << DFSDM_CHCFGR1_DFSDMEN_Pos)
 
#define DFSDM_CHCFGR1_DFSDMEN   DFSDM_CHCFGR1_DFSDMEN_Msk
 
#define DFSDM_CHCFGR1_CKOUTSRC_Msk   (0x1U << DFSDM_CHCFGR1_CKOUTSRC_Pos)
 
#define DFSDM_CHCFGR1_CKOUTSRC   DFSDM_CHCFGR1_CKOUTSRC_Msk
 
#define DFSDM_CHCFGR1_CKOUTDIV_Msk   (0xFFU << DFSDM_CHCFGR1_CKOUTDIV_Pos)
 
#define DFSDM_CHCFGR1_CKOUTDIV   DFSDM_CHCFGR1_CKOUTDIV_Msk
 
#define DFSDM_CHCFGR1_DATPACK_Msk   (0x3U << DFSDM_CHCFGR1_DATPACK_Pos)
 
#define DFSDM_CHCFGR1_DATPACK   DFSDM_CHCFGR1_DATPACK_Msk
 
#define DFSDM_CHCFGR1_DATPACK_1   (0x2U << DFSDM_CHCFGR1_DATPACK_Pos)
 
#define DFSDM_CHCFGR1_DATPACK_0   (0x1U << DFSDM_CHCFGR1_DATPACK_Pos)
 
#define DFSDM_CHCFGR1_DATMPX_Msk   (0x3U << DFSDM_CHCFGR1_DATMPX_Pos)
 
#define DFSDM_CHCFGR1_DATMPX   DFSDM_CHCFGR1_DATMPX_Msk
 
#define DFSDM_CHCFGR1_DATMPX_1   (0x2U << DFSDM_CHCFGR1_DATMPX_Pos)
 
#define DFSDM_CHCFGR1_DATMPX_0   (0x1U << DFSDM_CHCFGR1_DATMPX_Pos)
 
#define DFSDM_CHCFGR1_CHINSEL_Msk   (0x1U << DFSDM_CHCFGR1_CHINSEL_Pos)
 
#define DFSDM_CHCFGR1_CHINSEL   DFSDM_CHCFGR1_CHINSEL_Msk
 
#define DFSDM_CHCFGR1_CHEN_Msk   (0x1U << DFSDM_CHCFGR1_CHEN_Pos)
 
#define DFSDM_CHCFGR1_CHEN   DFSDM_CHCFGR1_CHEN_Msk
 
#define DFSDM_CHCFGR1_CKABEN_Msk   (0x1U << DFSDM_CHCFGR1_CKABEN_Pos)
 
#define DFSDM_CHCFGR1_CKABEN   DFSDM_CHCFGR1_CKABEN_Msk
 
#define DFSDM_CHCFGR1_SCDEN_Msk   (0x1U << DFSDM_CHCFGR1_SCDEN_Pos)
 
#define DFSDM_CHCFGR1_SCDEN   DFSDM_CHCFGR1_SCDEN_Msk
 
#define DFSDM_CHCFGR1_SPICKSEL_Msk   (0x3U << DFSDM_CHCFGR1_SPICKSEL_Pos)
 
#define DFSDM_CHCFGR1_SPICKSEL   DFSDM_CHCFGR1_SPICKSEL_Msk
 
#define DFSDM_CHCFGR1_SPICKSEL_1   (0x2U << DFSDM_CHCFGR1_SPICKSEL_Pos)
 
#define DFSDM_CHCFGR1_SPICKSEL_0   (0x1U << DFSDM_CHCFGR1_SPICKSEL_Pos)
 
#define DFSDM_CHCFGR1_SITP_Msk   (0x3U << DFSDM_CHCFGR1_SITP_Pos)
 
#define DFSDM_CHCFGR1_SITP   DFSDM_CHCFGR1_SITP_Msk
 
#define DFSDM_CHCFGR1_SITP_1   (0x2U << DFSDM_CHCFGR1_SITP_Pos)
 
#define DFSDM_CHCFGR1_SITP_0   (0x1U << DFSDM_CHCFGR1_SITP_Pos)
 
#define DFSDM_CHCFGR2_OFFSET_Msk   (0xFFFFFFU << DFSDM_CHCFGR2_OFFSET_Pos)
 
#define DFSDM_CHCFGR2_OFFSET   DFSDM_CHCFGR2_OFFSET_Msk
 
#define DFSDM_CHCFGR2_DTRBS_Msk   (0x1FU << DFSDM_CHCFGR2_DTRBS_Pos)
 
#define DFSDM_CHCFGR2_DTRBS   DFSDM_CHCFGR2_DTRBS_Msk
 
#define DFSDM_CHAWSCDR_AWFORD_Msk   (0x3U << DFSDM_CHAWSCDR_AWFORD_Pos)
 
#define DFSDM_CHAWSCDR_AWFORD   DFSDM_CHAWSCDR_AWFORD_Msk
 
#define DFSDM_CHAWSCDR_AWFORD_1   (0x2U << DFSDM_CHAWSCDR_AWFORD_Pos)
 
#define DFSDM_CHAWSCDR_AWFORD_0   (0x1U << DFSDM_CHAWSCDR_AWFORD_Pos)
 
#define DFSDM_CHAWSCDR_AWFOSR_Msk   (0x1FU << DFSDM_CHAWSCDR_AWFOSR_Pos)
 
#define DFSDM_CHAWSCDR_AWFOSR   DFSDM_CHAWSCDR_AWFOSR_Msk
 
#define DFSDM_CHAWSCDR_BKSCD_Msk   (0xFU << DFSDM_CHAWSCDR_BKSCD_Pos)
 
#define DFSDM_CHAWSCDR_BKSCD   DFSDM_CHAWSCDR_BKSCD_Msk
 
#define DFSDM_CHAWSCDR_SCDT_Msk   (0xFFU << DFSDM_CHAWSCDR_SCDT_Pos)
 
#define DFSDM_CHAWSCDR_SCDT   DFSDM_CHAWSCDR_SCDT_Msk
 
#define DFSDM_CHWDATR_WDATA_Msk   (0xFFFFU << DFSDM_CHWDATR_WDATA_Pos)
 
#define DFSDM_CHWDATR_WDATA   DFSDM_CHWDATR_WDATA_Msk
 
#define DFSDM_CHDATINR_INDAT0_Msk   (0xFFFFU << DFSDM_CHDATINR_INDAT0_Pos)
 
#define DFSDM_CHDATINR_INDAT0   DFSDM_CHDATINR_INDAT0_Msk
 
#define DFSDM_CHDATINR_INDAT1_Msk   (0xFFFFU << DFSDM_CHDATINR_INDAT1_Pos)
 
#define DFSDM_CHDATINR_INDAT1   DFSDM_CHDATINR_INDAT1_Msk
 
#define DFSDM_FLTCR1_AWFSEL_Msk   (0x1U << DFSDM_FLTCR1_AWFSEL_Pos)
 
#define DFSDM_FLTCR1_AWFSEL   DFSDM_FLTCR1_AWFSEL_Msk
 
#define DFSDM_FLTCR1_FAST_Msk   (0x1U << DFSDM_FLTCR1_FAST_Pos)
 
#define DFSDM_FLTCR1_FAST   DFSDM_FLTCR1_FAST_Msk
 
#define DFSDM_FLTCR1_RCH_Msk   (0x7U << DFSDM_FLTCR1_RCH_Pos)
 
#define DFSDM_FLTCR1_RCH   DFSDM_FLTCR1_RCH_Msk
 
#define DFSDM_FLTCR1_RDMAEN_Msk   (0x1U << DFSDM_FLTCR1_RDMAEN_Pos)
 
#define DFSDM_FLTCR1_RDMAEN   DFSDM_FLTCR1_RDMAEN_Msk
 
#define DFSDM_FLTCR1_RSYNC_Msk   (0x1U << DFSDM_FLTCR1_RSYNC_Pos)
 
#define DFSDM_FLTCR1_RSYNC   DFSDM_FLTCR1_RSYNC_Msk
 
#define DFSDM_FLTCR1_RCONT_Msk   (0x1U << DFSDM_FLTCR1_RCONT_Pos)
 
#define DFSDM_FLTCR1_RCONT   DFSDM_FLTCR1_RCONT_Msk
 
#define DFSDM_FLTCR1_RSWSTART_Msk   (0x1U << DFSDM_FLTCR1_RSWSTART_Pos)
 
#define DFSDM_FLTCR1_RSWSTART   DFSDM_FLTCR1_RSWSTART_Msk
 
#define DFSDM_FLTCR1_JEXTEN_Msk   (0x3U << DFSDM_FLTCR1_JEXTEN_Pos)
 
#define DFSDM_FLTCR1_JEXTEN   DFSDM_FLTCR1_JEXTEN_Msk
 
#define DFSDM_FLTCR1_JEXTEN_1   (0x2U << DFSDM_FLTCR1_JEXTEN_Pos)
 
#define DFSDM_FLTCR1_JEXTEN_0   (0x1U << DFSDM_FLTCR1_JEXTEN_Pos)
 
#define DFSDM_FLTCR1_JEXTSEL_Msk   (0x1FU << DFSDM_FLTCR1_JEXTSEL_Pos)
 
#define DFSDM_FLTCR1_JEXTSEL   DFSDM_FLTCR1_JEXTSEL_Msk
 
#define DFSDM_FLTCR1_JEXTSEL_0   (0x01U << DFSDM_FLTCR1_JEXTSEL_Pos)
 
#define DFSDM_FLTCR1_JEXTSEL_1   (0x02U << DFSDM_FLTCR1_JEXTSEL_Pos)
 
#define DFSDM_FLTCR1_JEXTSEL_2   (0x04U << DFSDM_FLTCR1_JEXTSEL_Pos)
 
#define DFSDM_FLTCR1_JEXTSEL_3   (0x08U << DFSDM_FLTCR1_JEXTSEL_Pos)
 
#define DFSDM_FLTCR1_JEXTSEL_4   (0x10U << DFSDM_FLTCR1_JEXTSEL_Pos)
 
#define DFSDM_FLTCR1_JDMAEN_Msk   (0x1U << DFSDM_FLTCR1_JDMAEN_Pos)
 
#define DFSDM_FLTCR1_JDMAEN   DFSDM_FLTCR1_JDMAEN_Msk
 
#define DFSDM_FLTCR1_JSCAN_Msk   (0x1U << DFSDM_FLTCR1_JSCAN_Pos)
 
#define DFSDM_FLTCR1_JSCAN   DFSDM_FLTCR1_JSCAN_Msk
 
#define DFSDM_FLTCR1_JSYNC_Msk   (0x1U << DFSDM_FLTCR1_JSYNC_Pos)
 
#define DFSDM_FLTCR1_JSYNC   DFSDM_FLTCR1_JSYNC_Msk
 
#define DFSDM_FLTCR1_JSWSTART_Msk   (0x1U << DFSDM_FLTCR1_JSWSTART_Pos)
 
#define DFSDM_FLTCR1_JSWSTART   DFSDM_FLTCR1_JSWSTART_Msk
 
#define DFSDM_FLTCR1_DFEN_Msk   (0x1U << DFSDM_FLTCR1_DFEN_Pos)
 
#define DFSDM_FLTCR1_DFEN   DFSDM_FLTCR1_DFEN_Msk
 
#define DFSDM_FLTCR2_AWDCH_Msk   (0xFFU << DFSDM_FLTCR2_AWDCH_Pos)
 
#define DFSDM_FLTCR2_AWDCH   DFSDM_FLTCR2_AWDCH_Msk
 
#define DFSDM_FLTCR2_EXCH_Msk   (0xFFU << DFSDM_FLTCR2_EXCH_Pos)
 
#define DFSDM_FLTCR2_EXCH   DFSDM_FLTCR2_EXCH_Msk
 
#define DFSDM_FLTCR2_CKABIE_Msk   (0x1U << DFSDM_FLTCR2_CKABIE_Pos)
 
#define DFSDM_FLTCR2_CKABIE   DFSDM_FLTCR2_CKABIE_Msk
 
#define DFSDM_FLTCR2_SCDIE_Msk   (0x1U << DFSDM_FLTCR2_SCDIE_Pos)
 
#define DFSDM_FLTCR2_SCDIE   DFSDM_FLTCR2_SCDIE_Msk
 
#define DFSDM_FLTCR2_AWDIE_Msk   (0x1U << DFSDM_FLTCR2_AWDIE_Pos)
 
#define DFSDM_FLTCR2_AWDIE   DFSDM_FLTCR2_AWDIE_Msk
 
#define DFSDM_FLTCR2_ROVRIE_Msk   (0x1U << DFSDM_FLTCR2_ROVRIE_Pos)
 
#define DFSDM_FLTCR2_ROVRIE   DFSDM_FLTCR2_ROVRIE_Msk
 
#define DFSDM_FLTCR2_JOVRIE_Msk   (0x1U << DFSDM_FLTCR2_JOVRIE_Pos)
 
#define DFSDM_FLTCR2_JOVRIE   DFSDM_FLTCR2_JOVRIE_Msk
 
#define DFSDM_FLTCR2_REOCIE_Msk   (0x1U << DFSDM_FLTCR2_REOCIE_Pos)
 
#define DFSDM_FLTCR2_REOCIE   DFSDM_FLTCR2_REOCIE_Msk
 
#define DFSDM_FLTCR2_JEOCIE_Msk   (0x1U << DFSDM_FLTCR2_JEOCIE_Pos)
 
#define DFSDM_FLTCR2_JEOCIE   DFSDM_FLTCR2_JEOCIE_Msk
 
#define DFSDM_FLTISR_SCDF_Msk   (0xFFU << DFSDM_FLTISR_SCDF_Pos)
 
#define DFSDM_FLTISR_SCDF   DFSDM_FLTISR_SCDF_Msk
 
#define DFSDM_FLTISR_CKABF_Msk   (0xFFU << DFSDM_FLTISR_CKABF_Pos)
 
#define DFSDM_FLTISR_CKABF   DFSDM_FLTISR_CKABF_Msk
 
#define DFSDM_FLTISR_RCIP_Msk   (0x1U << DFSDM_FLTISR_RCIP_Pos)
 
#define DFSDM_FLTISR_RCIP   DFSDM_FLTISR_RCIP_Msk
 
#define DFSDM_FLTISR_JCIP_Msk   (0x1U << DFSDM_FLTISR_JCIP_Pos)
 
#define DFSDM_FLTISR_JCIP   DFSDM_FLTISR_JCIP_Msk
 
#define DFSDM_FLTISR_AWDF_Msk   (0x1U << DFSDM_FLTISR_AWDF_Pos)
 
#define DFSDM_FLTISR_AWDF   DFSDM_FLTISR_AWDF_Msk
 
#define DFSDM_FLTISR_ROVRF_Msk   (0x1U << DFSDM_FLTISR_ROVRF_Pos)
 
#define DFSDM_FLTISR_ROVRF   DFSDM_FLTISR_ROVRF_Msk
 
#define DFSDM_FLTISR_JOVRF_Msk   (0x1U << DFSDM_FLTISR_JOVRF_Pos)
 
#define DFSDM_FLTISR_JOVRF   DFSDM_FLTISR_JOVRF_Msk
 
#define DFSDM_FLTISR_REOCF_Msk   (0x1U << DFSDM_FLTISR_REOCF_Pos)
 
#define DFSDM_FLTISR_REOCF   DFSDM_FLTISR_REOCF_Msk
 
#define DFSDM_FLTISR_JEOCF_Msk   (0x1U << DFSDM_FLTISR_JEOCF_Pos)
 
#define DFSDM_FLTISR_JEOCF   DFSDM_FLTISR_JEOCF_Msk
 
#define DFSDM_FLTICR_CLRSCSDF_Msk   (0xFFU << DFSDM_FLTICR_CLRSCSDF_Pos)
 
#define DFSDM_FLTICR_CLRSCSDF   DFSDM_FLTICR_CLRSCSDF_Msk
 
#define DFSDM_FLTICR_CLRCKABF_Msk   (0xFFU << DFSDM_FLTICR_CLRCKABF_Pos)
 
#define DFSDM_FLTICR_CLRCKABF   DFSDM_FLTICR_CLRCKABF_Msk
 
#define DFSDM_FLTICR_CLRROVRF_Msk   (0x1U << DFSDM_FLTICR_CLRROVRF_Pos)
 
#define DFSDM_FLTICR_CLRROVRF   DFSDM_FLTICR_CLRROVRF_Msk
 
#define DFSDM_FLTICR_CLRJOVRF_Msk   (0x1U << DFSDM_FLTICR_CLRJOVRF_Pos)
 
#define DFSDM_FLTICR_CLRJOVRF   DFSDM_FLTICR_CLRJOVRF_Msk
 
#define DFSDM_FLTJCHGR_JCHG_Msk   (0xFFU << DFSDM_FLTJCHGR_JCHG_Pos)
 
#define DFSDM_FLTJCHGR_JCHG   DFSDM_FLTJCHGR_JCHG_Msk
 
#define DFSDM_FLTFCR_FORD_Msk   (0x7U << DFSDM_FLTFCR_FORD_Pos)
 
#define DFSDM_FLTFCR_FORD   DFSDM_FLTFCR_FORD_Msk
 
#define DFSDM_FLTFCR_FORD_2   (0x4U << DFSDM_FLTFCR_FORD_Pos)
 
#define DFSDM_FLTFCR_FORD_1   (0x2U << DFSDM_FLTFCR_FORD_Pos)
 
#define DFSDM_FLTFCR_FORD_0   (0x1U << DFSDM_FLTFCR_FORD_Pos)
 
#define DFSDM_FLTFCR_FOSR_Msk   (0x3FFU << DFSDM_FLTFCR_FOSR_Pos)
 
#define DFSDM_FLTFCR_FOSR   DFSDM_FLTFCR_FOSR_Msk
 
#define DFSDM_FLTFCR_IOSR_Msk   (0xFFU << DFSDM_FLTFCR_IOSR_Pos)
 
#define DFSDM_FLTFCR_IOSR   DFSDM_FLTFCR_IOSR_Msk
 
#define DFSDM_FLTJDATAR_JDATA_Msk   (0xFFFFFFU << DFSDM_FLTJDATAR_JDATA_Pos)
 
#define DFSDM_FLTJDATAR_JDATA   DFSDM_FLTJDATAR_JDATA_Msk
 
#define DFSDM_FLTJDATAR_JDATACH_Msk   (0x7U << DFSDM_FLTJDATAR_JDATACH_Pos)
 
#define DFSDM_FLTJDATAR_JDATACH   DFSDM_FLTJDATAR_JDATACH_Msk
 
#define DFSDM_FLTRDATAR_RDATA_Msk   (0xFFFFFFU << DFSDM_FLTRDATAR_RDATA_Pos)
 
#define DFSDM_FLTRDATAR_RDATA   DFSDM_FLTRDATAR_RDATA_Msk
 
#define DFSDM_FLTRDATAR_RPEND_Msk   (0x1U << DFSDM_FLTRDATAR_RPEND_Pos)
 
#define DFSDM_FLTRDATAR_RPEND   DFSDM_FLTRDATAR_RPEND_Msk
 
#define DFSDM_FLTRDATAR_RDATACH_Msk   (0x7U << DFSDM_FLTRDATAR_RDATACH_Pos)
 
#define DFSDM_FLTRDATAR_RDATACH   DFSDM_FLTRDATAR_RDATACH_Msk
 
#define DFSDM_FLTAWHTR_AWHT_Msk   (0xFFFFFFU << DFSDM_FLTAWHTR_AWHT_Pos)
 
#define DFSDM_FLTAWHTR_AWHT   DFSDM_FLTAWHTR_AWHT_Msk
 
#define DFSDM_FLTAWHTR_BKAWH_Msk   (0xFU << DFSDM_FLTAWHTR_BKAWH_Pos)
 
#define DFSDM_FLTAWHTR_BKAWH   DFSDM_FLTAWHTR_BKAWH_Msk
 
#define DFSDM_FLTAWLTR_AWLT_Msk   (0xFFFFFFU << DFSDM_FLTAWLTR_AWLT_Pos)
 
#define DFSDM_FLTAWLTR_AWLT   DFSDM_FLTAWLTR_AWLT_Msk
 
#define DFSDM_FLTAWLTR_BKAWL_Msk   (0xFU << DFSDM_FLTAWLTR_BKAWL_Pos)
 
#define DFSDM_FLTAWLTR_BKAWL   DFSDM_FLTAWLTR_BKAWL_Msk
 
#define DFSDM_FLTAWSR_AWHTF_Msk   (0xFFU << DFSDM_FLTAWSR_AWHTF_Pos)
 
#define DFSDM_FLTAWSR_AWHTF   DFSDM_FLTAWSR_AWHTF_Msk
 
#define DFSDM_FLTAWSR_AWLTF_Msk   (0xFFU << DFSDM_FLTAWSR_AWLTF_Pos)
 
#define DFSDM_FLTAWSR_AWLTF   DFSDM_FLTAWSR_AWLTF_Msk
 
#define DFSDM_FLTAWCFR_CLRAWHTF_Msk   (0xFFU << DFSDM_FLTAWCFR_CLRAWHTF_Pos)
 
#define DFSDM_FLTAWCFR_CLRAWHTF   DFSDM_FLTAWCFR_CLRAWHTF_Msk
 
#define DFSDM_FLTAWCFR_CLRAWLTF_Msk   (0xFFU << DFSDM_FLTAWCFR_CLRAWLTF_Pos)
 
#define DFSDM_FLTAWCFR_CLRAWLTF   DFSDM_FLTAWCFR_CLRAWLTF_Msk
 
#define DFSDM_FLTEXMAX_EXMAX_Msk   (0xFFFFFFU << DFSDM_FLTEXMAX_EXMAX_Pos)
 
#define DFSDM_FLTEXMAX_EXMAX   DFSDM_FLTEXMAX_EXMAX_Msk
 
#define DFSDM_FLTEXMAX_EXMAXCH_Msk   (0x7U << DFSDM_FLTEXMAX_EXMAXCH_Pos)
 
#define DFSDM_FLTEXMAX_EXMAXCH   DFSDM_FLTEXMAX_EXMAXCH_Msk
 
#define DFSDM_FLTEXMIN_EXMIN_Msk   (0xFFFFFFU << DFSDM_FLTEXMIN_EXMIN_Pos)
 
#define DFSDM_FLTEXMIN_EXMIN   DFSDM_FLTEXMIN_EXMIN_Msk
 
#define DFSDM_FLTEXMIN_EXMINCH_Msk   (0x7U << DFSDM_FLTEXMIN_EXMINCH_Pos)
 
#define DFSDM_FLTEXMIN_EXMINCH   DFSDM_FLTEXMIN_EXMINCH_Msk
 
#define DFSDM_FLTCNVTIMR_CNVCNT_Msk   (0xFFFFFFFU << DFSDM_FLTCNVTIMR_CNVCNT_Pos)
 
#define DFSDM_FLTCNVTIMR_CNVCNT   DFSDM_FLTCNVTIMR_CNVCNT_Msk
 
#define DCMI_CR_CAPTURE_Msk   (0x1U << DCMI_CR_CAPTURE_Pos)
 
#define DCMI_CR_CM_Msk   (0x1U << DCMI_CR_CM_Pos)
 
#define DCMI_CR_CROP_Msk   (0x1U << DCMI_CR_CROP_Pos)
 
#define DCMI_CR_JPEG_Msk   (0x1U << DCMI_CR_JPEG_Pos)
 
#define DCMI_CR_ESS_Msk   (0x1U << DCMI_CR_ESS_Pos)
 
#define DCMI_CR_PCKPOL_Msk   (0x1U << DCMI_CR_PCKPOL_Pos)
 
#define DCMI_CR_HSPOL_Msk   (0x1U << DCMI_CR_HSPOL_Pos)
 
#define DCMI_CR_VSPOL_Msk   (0x1U << DCMI_CR_VSPOL_Pos)
 
#define DCMI_CR_CRE_Msk   (0x1U << DCMI_CR_CRE_Pos)
 
#define DCMI_CR_ENABLE_Msk   (0x1U << DCMI_CR_ENABLE_Pos)
 
#define DCMI_CR_BSM_Msk   (0x3U << DCMI_CR_BSM_Pos)
 
#define DCMI_CR_BSM_0   (0x1U << DCMI_CR_BSM_Pos)
 
#define DCMI_CR_BSM_1   (0x2U << DCMI_CR_BSM_Pos)
 
#define DCMI_CR_OEBS_Msk   (0x1U << DCMI_CR_OEBS_Pos)
 
#define DCMI_CR_LSM_Msk   (0x1U << DCMI_CR_LSM_Pos)
 
#define DCMI_CR_OELS_Msk   (0x1U << DCMI_CR_OELS_Pos)
 
#define DCMI_SR_HSYNC_Msk   (0x1U << DCMI_SR_HSYNC_Pos)
 
#define DCMI_SR_VSYNC_Msk   (0x1U << DCMI_SR_VSYNC_Pos)
 
#define DCMI_SR_FNE_Msk   (0x1U << DCMI_SR_FNE_Pos)
 
#define DCMI_RIS_FRAME_RIS_Msk   (0x1U << DCMI_RIS_FRAME_RIS_Pos)
 
#define DCMI_RIS_OVR_RIS_Msk   (0x1U << DCMI_RIS_OVR_RIS_Pos)
 
#define DCMI_RIS_ERR_RIS_Msk   (0x1U << DCMI_RIS_ERR_RIS_Pos)
 
#define DCMI_RIS_VSYNC_RIS_Msk   (0x1U << DCMI_RIS_VSYNC_RIS_Pos)
 
#define DCMI_RIS_LINE_RIS_Msk   (0x1U << DCMI_RIS_LINE_RIS_Pos)
 
#define DCMI_IER_FRAME_IE_Msk   (0x1U << DCMI_IER_FRAME_IE_Pos)
 
#define DCMI_IER_OVR_IE_Msk   (0x1U << DCMI_IER_OVR_IE_Pos)
 
#define DCMI_IER_ERR_IE_Msk   (0x1U << DCMI_IER_ERR_IE_Pos)
 
#define DCMI_IER_VSYNC_IE_Msk   (0x1U << DCMI_IER_VSYNC_IE_Pos)
 
#define DCMI_IER_LINE_IE_Msk   (0x1U << DCMI_IER_LINE_IE_Pos)
 
#define DCMI_MIS_FRAME_MIS_Msk   (0x1U << DCMI_MIS_FRAME_MIS_Pos)
 
#define DCMI_MIS_OVR_MIS_Msk   (0x1U << DCMI_MIS_OVR_MIS_Pos)
 
#define DCMI_MIS_ERR_MIS_Msk   (0x1U << DCMI_MIS_ERR_MIS_Pos)
 
#define DCMI_MIS_VSYNC_MIS_Msk   (0x1U << DCMI_MIS_VSYNC_MIS_Pos)
 
#define DCMI_MIS_LINE_MIS_Msk   (0x1U << DCMI_MIS_LINE_MIS_Pos)
 
#define DCMI_ICR_FRAME_ISC_Msk   (0x1U << DCMI_ICR_FRAME_ISC_Pos)
 
#define DCMI_ICR_OVR_ISC_Msk   (0x1U << DCMI_ICR_OVR_ISC_Pos)
 
#define DCMI_ICR_ERR_ISC_Msk   (0x1U << DCMI_ICR_ERR_ISC_Pos)
 
#define DCMI_ICR_VSYNC_ISC_Msk   (0x1U << DCMI_ICR_VSYNC_ISC_Pos)
 
#define DCMI_ICR_LINE_ISC_Msk   (0x1U << DCMI_ICR_LINE_ISC_Pos)
 
#define DCMI_ESCR_FSC_Msk   (0xFFU << DCMI_ESCR_FSC_Pos)
 
#define DCMI_ESCR_LSC_Msk   (0xFFU << DCMI_ESCR_LSC_Pos)
 
#define DCMI_ESCR_LEC_Msk   (0xFFU << DCMI_ESCR_LEC_Pos)
 
#define DCMI_ESCR_FEC_Msk   (0xFFU << DCMI_ESCR_FEC_Pos)
 
#define DCMI_ESUR_FSU_Msk   (0xFFU << DCMI_ESUR_FSU_Pos)
 
#define DCMI_ESUR_LSU_Msk   (0xFFU << DCMI_ESUR_LSU_Pos)
 
#define DCMI_ESUR_LEU_Msk   (0xFFU << DCMI_ESUR_LEU_Pos)
 
#define DCMI_ESUR_FEU_Msk   (0xFFU << DCMI_ESUR_FEU_Pos)
 
#define DCMI_CWSTRT_HOFFCNT_Msk   (0x3FFFU << DCMI_CWSTRT_HOFFCNT_Pos)
 
#define DCMI_CWSTRT_VST_Msk   (0x1FFFU << DCMI_CWSTRT_VST_Pos)
 
#define DCMI_CWSIZE_CAPCNT_Msk   (0x3FFFU << DCMI_CWSIZE_CAPCNT_Pos)
 
#define DCMI_CWSIZE_VLINE_Msk   (0x3FFFU << DCMI_CWSIZE_VLINE_Pos)
 
#define DCMI_DR_BYTE0_Msk   (0xFFU << DCMI_DR_BYTE0_Pos)
 
#define DCMI_DR_BYTE1_Msk   (0xFFU << DCMI_DR_BYTE1_Pos)
 
#define DCMI_DR_BYTE2_Msk   (0xFFU << DCMI_DR_BYTE2_Pos)
 
#define DCMI_DR_BYTE3_Msk   (0xFFU << DCMI_DR_BYTE3_Pos)
 
#define DMA_SxCR_CHSEL_Msk   (0xFU << DMA_SxCR_CHSEL_Pos)
 
#define DMA_SxCR_CHSEL_0   (0x1U << DMA_SxCR_CHSEL_Pos)
 
#define DMA_SxCR_CHSEL_1   (0x2U << DMA_SxCR_CHSEL_Pos)
 
#define DMA_SxCR_CHSEL_2   (0x4U << DMA_SxCR_CHSEL_Pos)
 
#define DMA_SxCR_CHSEL_3   (0x8U << DMA_SxCR_CHSEL_Pos)
 
#define DMA_SxCR_MBURST_Msk   (0x3U << DMA_SxCR_MBURST_Pos)
 
#define DMA_SxCR_MBURST_0   (0x1U << DMA_SxCR_MBURST_Pos)
 
#define DMA_SxCR_MBURST_1   (0x2U << DMA_SxCR_MBURST_Pos)
 
#define DMA_SxCR_PBURST_Msk   (0x3U << DMA_SxCR_PBURST_Pos)
 
#define DMA_SxCR_PBURST_0   (0x1U << DMA_SxCR_PBURST_Pos)
 
#define DMA_SxCR_PBURST_1   (0x2U << DMA_SxCR_PBURST_Pos)
 
#define DMA_SxCR_CT_Msk   (0x1U << DMA_SxCR_CT_Pos)
 
#define DMA_SxCR_DBM_Msk   (0x1U << DMA_SxCR_DBM_Pos)
 
#define DMA_SxCR_PL_Msk   (0x3U << DMA_SxCR_PL_Pos)
 
#define DMA_SxCR_PL_0   (0x1U << DMA_SxCR_PL_Pos)
 
#define DMA_SxCR_PL_1   (0x2U << DMA_SxCR_PL_Pos)
 
#define DMA_SxCR_PINCOS_Msk   (0x1U << DMA_SxCR_PINCOS_Pos)
 
#define DMA_SxCR_MSIZE_Msk   (0x3U << DMA_SxCR_MSIZE_Pos)
 
#define DMA_SxCR_MSIZE_0   (0x1U << DMA_SxCR_MSIZE_Pos)
 
#define DMA_SxCR_MSIZE_1   (0x2U << DMA_SxCR_MSIZE_Pos)
 
#define DMA_SxCR_PSIZE_Msk   (0x3U << DMA_SxCR_PSIZE_Pos)
 
#define DMA_SxCR_PSIZE_0   (0x1U << DMA_SxCR_PSIZE_Pos)
 
#define DMA_SxCR_PSIZE_1   (0x2U << DMA_SxCR_PSIZE_Pos)
 
#define DMA_SxCR_MINC_Msk   (0x1U << DMA_SxCR_MINC_Pos)
 
#define DMA_SxCR_PINC_Msk   (0x1U << DMA_SxCR_PINC_Pos)
 
#define DMA_SxCR_CIRC_Msk   (0x1U << DMA_SxCR_CIRC_Pos)
 
#define DMA_SxCR_DIR_Msk   (0x3U << DMA_SxCR_DIR_Pos)
 
#define DMA_SxCR_DIR_0   (0x1U << DMA_SxCR_DIR_Pos)
 
#define DMA_SxCR_DIR_1   (0x2U << DMA_SxCR_DIR_Pos)
 
#define DMA_SxCR_PFCTRL_Msk   (0x1U << DMA_SxCR_PFCTRL_Pos)
 
#define DMA_SxCR_TCIE_Msk   (0x1U << DMA_SxCR_TCIE_Pos)
 
#define DMA_SxCR_HTIE_Msk   (0x1U << DMA_SxCR_HTIE_Pos)
 
#define DMA_SxCR_TEIE_Msk   (0x1U << DMA_SxCR_TEIE_Pos)
 
#define DMA_SxCR_DMEIE_Msk   (0x1U << DMA_SxCR_DMEIE_Pos)
 
#define DMA_SxCR_EN_Msk   (0x1U << DMA_SxCR_EN_Pos)
 
#define DMA_SxNDT_Msk   (0xFFFFU << DMA_SxNDT_Pos)
 
#define DMA_SxNDT_0   (0x0001U << DMA_SxNDT_Pos)
 
#define DMA_SxNDT_1   (0x0002U << DMA_SxNDT_Pos)
 
#define DMA_SxNDT_2   (0x0004U << DMA_SxNDT_Pos)
 
#define DMA_SxNDT_3   (0x0008U << DMA_SxNDT_Pos)
 
#define DMA_SxNDT_4   (0x0010U << DMA_SxNDT_Pos)
 
#define DMA_SxNDT_5   (0x0020U << DMA_SxNDT_Pos)
 
#define DMA_SxNDT_6   (0x0040U << DMA_SxNDT_Pos)
 
#define DMA_SxNDT_7   (0x0080U << DMA_SxNDT_Pos)
 
#define DMA_SxNDT_8   (0x0100U << DMA_SxNDT_Pos)
 
#define DMA_SxNDT_9   (0x0200U << DMA_SxNDT_Pos)
 
#define DMA_SxNDT_10   (0x0400U << DMA_SxNDT_Pos)
 
#define DMA_SxNDT_11   (0x0800U << DMA_SxNDT_Pos)
 
#define DMA_SxNDT_12   (0x1000U << DMA_SxNDT_Pos)
 
#define DMA_SxNDT_13   (0x2000U << DMA_SxNDT_Pos)
 
#define DMA_SxNDT_14   (0x4000U << DMA_SxNDT_Pos)
 
#define DMA_SxNDT_15   (0x8000U << DMA_SxNDT_Pos)
 
#define DMA_SxFCR_FEIE_Msk   (0x1U << DMA_SxFCR_FEIE_Pos)
 
#define DMA_SxFCR_FS_Msk   (0x7U << DMA_SxFCR_FS_Pos)
 
#define DMA_SxFCR_FS_0   (0x1U << DMA_SxFCR_FS_Pos)
 
#define DMA_SxFCR_FS_1   (0x2U << DMA_SxFCR_FS_Pos)
 
#define DMA_SxFCR_FS_2   (0x4U << DMA_SxFCR_FS_Pos)
 
#define DMA_SxFCR_DMDIS_Msk   (0x1U << DMA_SxFCR_DMDIS_Pos)
 
#define DMA_SxFCR_FTH_Msk   (0x3U << DMA_SxFCR_FTH_Pos)
 
#define DMA_SxFCR_FTH_0   (0x1U << DMA_SxFCR_FTH_Pos)
 
#define DMA_SxFCR_FTH_1   (0x2U << DMA_SxFCR_FTH_Pos)
 
#define DMA_LISR_TCIF3_Msk   (0x1U << DMA_LISR_TCIF3_Pos)
 
#define DMA_LISR_HTIF3_Msk   (0x1U << DMA_LISR_HTIF3_Pos)
 
#define DMA_LISR_TEIF3_Msk   (0x1U << DMA_LISR_TEIF3_Pos)
 
#define DMA_LISR_DMEIF3_Msk   (0x1U << DMA_LISR_DMEIF3_Pos)
 
#define DMA_LISR_FEIF3_Msk   (0x1U << DMA_LISR_FEIF3_Pos)
 
#define DMA_LISR_TCIF2_Msk   (0x1U << DMA_LISR_TCIF2_Pos)
 
#define DMA_LISR_HTIF2_Msk   (0x1U << DMA_LISR_HTIF2_Pos)
 
#define DMA_LISR_TEIF2_Msk   (0x1U << DMA_LISR_TEIF2_Pos)
 
#define DMA_LISR_DMEIF2_Msk   (0x1U << DMA_LISR_DMEIF2_Pos)
 
#define DMA_LISR_FEIF2_Msk   (0x1U << DMA_LISR_FEIF2_Pos)
 
#define DMA_LISR_TCIF1_Msk   (0x1U << DMA_LISR_TCIF1_Pos)
 
#define DMA_LISR_HTIF1_Msk   (0x1U << DMA_LISR_HTIF1_Pos)
 
#define DMA_LISR_TEIF1_Msk   (0x1U << DMA_LISR_TEIF1_Pos)
 
#define DMA_LISR_DMEIF1_Msk   (0x1U << DMA_LISR_DMEIF1_Pos)
 
#define DMA_LISR_FEIF1_Msk   (0x1U << DMA_LISR_FEIF1_Pos)
 
#define DMA_LISR_TCIF0_Msk   (0x1U << DMA_LISR_TCIF0_Pos)
 
#define DMA_LISR_HTIF0_Msk   (0x1U << DMA_LISR_HTIF0_Pos)
 
#define DMA_LISR_TEIF0_Msk   (0x1U << DMA_LISR_TEIF0_Pos)
 
#define DMA_LISR_DMEIF0_Msk   (0x1U << DMA_LISR_DMEIF0_Pos)
 
#define DMA_LISR_FEIF0_Msk   (0x1U << DMA_LISR_FEIF0_Pos)
 
#define DMA_HISR_TCIF7_Msk   (0x1U << DMA_HISR_TCIF7_Pos)
 
#define DMA_HISR_HTIF7_Msk   (0x1U << DMA_HISR_HTIF7_Pos)
 
#define DMA_HISR_TEIF7_Msk   (0x1U << DMA_HISR_TEIF7_Pos)
 
#define DMA_HISR_DMEIF7_Msk   (0x1U << DMA_HISR_DMEIF7_Pos)
 
#define DMA_HISR_FEIF7_Msk   (0x1U << DMA_HISR_FEIF7_Pos)
 
#define DMA_HISR_TCIF6_Msk   (0x1U << DMA_HISR_TCIF6_Pos)
 
#define DMA_HISR_HTIF6_Msk   (0x1U << DMA_HISR_HTIF6_Pos)
 
#define DMA_HISR_TEIF6_Msk   (0x1U << DMA_HISR_TEIF6_Pos)
 
#define DMA_HISR_DMEIF6_Msk   (0x1U << DMA_HISR_DMEIF6_Pos)
 
#define DMA_HISR_FEIF6_Msk   (0x1U << DMA_HISR_FEIF6_Pos)
 
#define DMA_HISR_TCIF5_Msk   (0x1U << DMA_HISR_TCIF5_Pos)
 
#define DMA_HISR_HTIF5_Msk   (0x1U << DMA_HISR_HTIF5_Pos)
 
#define DMA_HISR_TEIF5_Msk   (0x1U << DMA_HISR_TEIF5_Pos)
 
#define DMA_HISR_DMEIF5_Msk   (0x1U << DMA_HISR_DMEIF5_Pos)
 
#define DMA_HISR_FEIF5_Msk   (0x1U << DMA_HISR_FEIF5_Pos)
 
#define DMA_HISR_TCIF4_Msk   (0x1U << DMA_HISR_TCIF4_Pos)
 
#define DMA_HISR_HTIF4_Msk   (0x1U << DMA_HISR_HTIF4_Pos)
 
#define DMA_HISR_TEIF4_Msk   (0x1U << DMA_HISR_TEIF4_Pos)
 
#define DMA_HISR_DMEIF4_Msk   (0x1U << DMA_HISR_DMEIF4_Pos)
 
#define DMA_HISR_FEIF4_Msk   (0x1U << DMA_HISR_FEIF4_Pos)
 
#define DMA_LIFCR_CTCIF3_Msk   (0x1U << DMA_LIFCR_CTCIF3_Pos)
 
#define DMA_LIFCR_CHTIF3_Msk   (0x1U << DMA_LIFCR_CHTIF3_Pos)
 
#define DMA_LIFCR_CTEIF3_Msk   (0x1U << DMA_LIFCR_CTEIF3_Pos)
 
#define DMA_LIFCR_CDMEIF3_Msk   (0x1U << DMA_LIFCR_CDMEIF3_Pos)
 
#define DMA_LIFCR_CFEIF3_Msk   (0x1U << DMA_LIFCR_CFEIF3_Pos)
 
#define DMA_LIFCR_CTCIF2_Msk   (0x1U << DMA_LIFCR_CTCIF2_Pos)
 
#define DMA_LIFCR_CHTIF2_Msk   (0x1U << DMA_LIFCR_CHTIF2_Pos)
 
#define DMA_LIFCR_CTEIF2_Msk   (0x1U << DMA_LIFCR_CTEIF2_Pos)
 
#define DMA_LIFCR_CDMEIF2_Msk   (0x1U << DMA_LIFCR_CDMEIF2_Pos)
 
#define DMA_LIFCR_CFEIF2_Msk   (0x1U << DMA_LIFCR_CFEIF2_Pos)
 
#define DMA_LIFCR_CTCIF1_Msk   (0x1U << DMA_LIFCR_CTCIF1_Pos)
 
#define DMA_LIFCR_CHTIF1_Msk   (0x1U << DMA_LIFCR_CHTIF1_Pos)
 
#define DMA_LIFCR_CTEIF1_Msk   (0x1U << DMA_LIFCR_CTEIF1_Pos)
 
#define DMA_LIFCR_CDMEIF1_Msk   (0x1U << DMA_LIFCR_CDMEIF1_Pos)
 
#define DMA_LIFCR_CFEIF1_Msk   (0x1U << DMA_LIFCR_CFEIF1_Pos)
 
#define DMA_LIFCR_CTCIF0_Msk   (0x1U << DMA_LIFCR_CTCIF0_Pos)
 
#define DMA_LIFCR_CHTIF0_Msk   (0x1U << DMA_LIFCR_CHTIF0_Pos)
 
#define DMA_LIFCR_CTEIF0_Msk   (0x1U << DMA_LIFCR_CTEIF0_Pos)
 
#define DMA_LIFCR_CDMEIF0_Msk   (0x1U << DMA_LIFCR_CDMEIF0_Pos)
 
#define DMA_LIFCR_CFEIF0_Msk   (0x1U << DMA_LIFCR_CFEIF0_Pos)
 
#define DMA_HIFCR_CTCIF7_Msk   (0x1U << DMA_HIFCR_CTCIF7_Pos)
 
#define DMA_HIFCR_CHTIF7_Msk   (0x1U << DMA_HIFCR_CHTIF7_Pos)
 
#define DMA_HIFCR_CTEIF7_Msk   (0x1U << DMA_HIFCR_CTEIF7_Pos)
 
#define DMA_HIFCR_CDMEIF7_Msk   (0x1U << DMA_HIFCR_CDMEIF7_Pos)
 
#define DMA_HIFCR_CFEIF7_Msk   (0x1U << DMA_HIFCR_CFEIF7_Pos)
 
#define DMA_HIFCR_CTCIF6_Msk   (0x1U << DMA_HIFCR_CTCIF6_Pos)
 
#define DMA_HIFCR_CHTIF6_Msk   (0x1U << DMA_HIFCR_CHTIF6_Pos)
 
#define DMA_HIFCR_CTEIF6_Msk   (0x1U << DMA_HIFCR_CTEIF6_Pos)
 
#define DMA_HIFCR_CDMEIF6_Msk   (0x1U << DMA_HIFCR_CDMEIF6_Pos)
 
#define DMA_HIFCR_CFEIF6_Msk   (0x1U << DMA_HIFCR_CFEIF6_Pos)
 
#define DMA_HIFCR_CTCIF5_Msk   (0x1U << DMA_HIFCR_CTCIF5_Pos)
 
#define DMA_HIFCR_CHTIF5_Msk   (0x1U << DMA_HIFCR_CHTIF5_Pos)
 
#define DMA_HIFCR_CTEIF5_Msk   (0x1U << DMA_HIFCR_CTEIF5_Pos)
 
#define DMA_HIFCR_CDMEIF5_Msk   (0x1U << DMA_HIFCR_CDMEIF5_Pos)
 
#define DMA_HIFCR_CFEIF5_Msk   (0x1U << DMA_HIFCR_CFEIF5_Pos)
 
#define DMA_HIFCR_CTCIF4_Msk   (0x1U << DMA_HIFCR_CTCIF4_Pos)
 
#define DMA_HIFCR_CHTIF4_Msk   (0x1U << DMA_HIFCR_CHTIF4_Pos)
 
#define DMA_HIFCR_CTEIF4_Msk   (0x1U << DMA_HIFCR_CTEIF4_Pos)
 
#define DMA_HIFCR_CDMEIF4_Msk   (0x1U << DMA_HIFCR_CDMEIF4_Pos)
 
#define DMA_HIFCR_CFEIF4_Msk   (0x1U << DMA_HIFCR_CFEIF4_Pos)
 
#define DMA_SxPAR_PA_Msk   (0xFFFFFFFFU << DMA_SxPAR_PA_Pos)
 
#define DMA_SxPAR_PA   DMA_SxPAR_PA_Msk
 
#define DMA_SxM0AR_M0A_Msk   (0xFFFFFFFFU << DMA_SxM0AR_M0A_Pos)
 
#define DMA_SxM0AR_M0A   DMA_SxM0AR_M0A_Msk
 
#define DMA_SxM1AR_M1A_Msk   (0xFFFFFFFFU << DMA_SxM1AR_M1A_Pos)
 
#define DMA_SxM1AR_M1A   DMA_SxM1AR_M1A_Msk
 
#define DMA2D_CR_START_Msk   (0x1U << DMA2D_CR_START_Pos)
 
#define DMA2D_CR_START   DMA2D_CR_START_Msk
 
#define DMA2D_CR_SUSP_Msk   (0x1U << DMA2D_CR_SUSP_Pos)
 
#define DMA2D_CR_SUSP   DMA2D_CR_SUSP_Msk
 
#define DMA2D_CR_ABORT_Msk   (0x1U << DMA2D_CR_ABORT_Pos)
 
#define DMA2D_CR_ABORT   DMA2D_CR_ABORT_Msk
 
#define DMA2D_CR_TEIE_Msk   (0x1U << DMA2D_CR_TEIE_Pos)
 
#define DMA2D_CR_TEIE   DMA2D_CR_TEIE_Msk
 
#define DMA2D_CR_TCIE_Msk   (0x1U << DMA2D_CR_TCIE_Pos)
 
#define DMA2D_CR_TCIE   DMA2D_CR_TCIE_Msk
 
#define DMA2D_CR_TWIE_Msk   (0x1U << DMA2D_CR_TWIE_Pos)
 
#define DMA2D_CR_TWIE   DMA2D_CR_TWIE_Msk
 
#define DMA2D_CR_CAEIE_Msk   (0x1U << DMA2D_CR_CAEIE_Pos)
 
#define DMA2D_CR_CAEIE   DMA2D_CR_CAEIE_Msk
 
#define DMA2D_CR_CTCIE_Msk   (0x1U << DMA2D_CR_CTCIE_Pos)
 
#define DMA2D_CR_CTCIE   DMA2D_CR_CTCIE_Msk
 
#define DMA2D_CR_CEIE_Msk   (0x1U << DMA2D_CR_CEIE_Pos)
 
#define DMA2D_CR_CEIE   DMA2D_CR_CEIE_Msk
 
#define DMA2D_CR_MODE_Msk   (0x3U << DMA2D_CR_MODE_Pos)
 
#define DMA2D_CR_MODE   DMA2D_CR_MODE_Msk
 
#define DMA2D_CR_MODE_0   (0x1U << DMA2D_CR_MODE_Pos)
 
#define DMA2D_CR_MODE_1   (0x2U << DMA2D_CR_MODE_Pos)
 
#define DMA2D_ISR_TEIF_Msk   (0x1U << DMA2D_ISR_TEIF_Pos)
 
#define DMA2D_ISR_TEIF   DMA2D_ISR_TEIF_Msk
 
#define DMA2D_ISR_TCIF_Msk   (0x1U << DMA2D_ISR_TCIF_Pos)
 
#define DMA2D_ISR_TCIF   DMA2D_ISR_TCIF_Msk
 
#define DMA2D_ISR_TWIF_Msk   (0x1U << DMA2D_ISR_TWIF_Pos)
 
#define DMA2D_ISR_TWIF   DMA2D_ISR_TWIF_Msk
 
#define DMA2D_ISR_CAEIF_Msk   (0x1U << DMA2D_ISR_CAEIF_Pos)
 
#define DMA2D_ISR_CAEIF   DMA2D_ISR_CAEIF_Msk
 
#define DMA2D_ISR_CTCIF_Msk   (0x1U << DMA2D_ISR_CTCIF_Pos)
 
#define DMA2D_ISR_CTCIF   DMA2D_ISR_CTCIF_Msk
 
#define DMA2D_ISR_CEIF_Msk   (0x1U << DMA2D_ISR_CEIF_Pos)
 
#define DMA2D_ISR_CEIF   DMA2D_ISR_CEIF_Msk
 
#define DMA2D_IFCR_CTEIF_Msk   (0x1U << DMA2D_IFCR_CTEIF_Pos)
 
#define DMA2D_IFCR_CTEIF   DMA2D_IFCR_CTEIF_Msk
 
#define DMA2D_IFCR_CTCIF_Msk   (0x1U << DMA2D_IFCR_CTCIF_Pos)
 
#define DMA2D_IFCR_CTCIF   DMA2D_IFCR_CTCIF_Msk
 
#define DMA2D_IFCR_CTWIF_Msk   (0x1U << DMA2D_IFCR_CTWIF_Pos)
 
#define DMA2D_IFCR_CTWIF   DMA2D_IFCR_CTWIF_Msk
 
#define DMA2D_IFCR_CAECIF_Msk   (0x1U << DMA2D_IFCR_CAECIF_Pos)
 
#define DMA2D_IFCR_CAECIF   DMA2D_IFCR_CAECIF_Msk
 
#define DMA2D_IFCR_CCTCIF_Msk   (0x1U << DMA2D_IFCR_CCTCIF_Pos)
 
#define DMA2D_IFCR_CCTCIF   DMA2D_IFCR_CCTCIF_Msk
 
#define DMA2D_IFCR_CCEIF_Msk   (0x1U << DMA2D_IFCR_CCEIF_Pos)
 
#define DMA2D_IFCR_CCEIF   DMA2D_IFCR_CCEIF_Msk
 
#define DMA2D_IFSR_CTEIF   DMA2D_IFCR_CTEIF
 
#define DMA2D_IFSR_CTCIF   DMA2D_IFCR_CTCIF
 
#define DMA2D_IFSR_CTWIF   DMA2D_IFCR_CTWIF
 
#define DMA2D_IFSR_CCAEIF   DMA2D_IFCR_CAECIF
 
#define DMA2D_IFSR_CCTCIF   DMA2D_IFCR_CCTCIF
 
#define DMA2D_IFSR_CCEIF   DMA2D_IFCR_CCEIF
 
#define DMA2D_FGMAR_MA_Msk   (0xFFFFFFFFU << DMA2D_FGMAR_MA_Pos)
 
#define DMA2D_FGMAR_MA   DMA2D_FGMAR_MA_Msk
 
#define DMA2D_FGOR_LO_Msk   (0x3FFFU << DMA2D_FGOR_LO_Pos)
 
#define DMA2D_FGOR_LO   DMA2D_FGOR_LO_Msk
 
#define DMA2D_BGMAR_MA_Msk   (0xFFFFFFFFU << DMA2D_BGMAR_MA_Pos)
 
#define DMA2D_BGMAR_MA   DMA2D_BGMAR_MA_Msk
 
#define DMA2D_BGOR_LO_Msk   (0x3FFFU << DMA2D_BGOR_LO_Pos)
 
#define DMA2D_BGOR_LO   DMA2D_BGOR_LO_Msk
 
#define DMA2D_FGPFCCR_CM_Msk   (0xFU << DMA2D_FGPFCCR_CM_Pos)
 
#define DMA2D_FGPFCCR_CM   DMA2D_FGPFCCR_CM_Msk
 
#define DMA2D_FGPFCCR_CM_0   (0x1U << DMA2D_FGPFCCR_CM_Pos)
 
#define DMA2D_FGPFCCR_CM_1   (0x2U << DMA2D_FGPFCCR_CM_Pos)
 
#define DMA2D_FGPFCCR_CM_2   (0x4U << DMA2D_FGPFCCR_CM_Pos)
 
#define DMA2D_FGPFCCR_CM_3   (0x8U << DMA2D_FGPFCCR_CM_Pos)
 
#define DMA2D_FGPFCCR_CCM_Msk   (0x1U << DMA2D_FGPFCCR_CCM_Pos)
 
#define DMA2D_FGPFCCR_CCM   DMA2D_FGPFCCR_CCM_Msk
 
#define DMA2D_FGPFCCR_START_Msk   (0x1U << DMA2D_FGPFCCR_START_Pos)
 
#define DMA2D_FGPFCCR_START   DMA2D_FGPFCCR_START_Msk
 
#define DMA2D_FGPFCCR_CS_Msk   (0xFFU << DMA2D_FGPFCCR_CS_Pos)
 
#define DMA2D_FGPFCCR_CS   DMA2D_FGPFCCR_CS_Msk
 
#define DMA2D_FGPFCCR_AM_Msk   (0x3U << DMA2D_FGPFCCR_AM_Pos)
 
#define DMA2D_FGPFCCR_AM   DMA2D_FGPFCCR_AM_Msk
 
#define DMA2D_FGPFCCR_AM_0   (0x1U << DMA2D_FGPFCCR_AM_Pos)
 
#define DMA2D_FGPFCCR_AM_1   (0x2U << DMA2D_FGPFCCR_AM_Pos)
 
#define DMA2D_FGPFCCR_AI_Msk   (0x1U << DMA2D_FGPFCCR_AI_Pos)
 
#define DMA2D_FGPFCCR_AI   DMA2D_FGPFCCR_AI_Msk
 
#define DMA2D_FGPFCCR_RBS_Msk   (0x1U << DMA2D_FGPFCCR_RBS_Pos)
 
#define DMA2D_FGPFCCR_RBS   DMA2D_FGPFCCR_RBS_Msk
 
#define DMA2D_FGPFCCR_ALPHA_Msk   (0xFFU << DMA2D_FGPFCCR_ALPHA_Pos)
 
#define DMA2D_FGPFCCR_ALPHA   DMA2D_FGPFCCR_ALPHA_Msk
 
#define DMA2D_FGCOLR_BLUE_Msk   (0xFFU << DMA2D_FGCOLR_BLUE_Pos)
 
#define DMA2D_FGCOLR_BLUE   DMA2D_FGCOLR_BLUE_Msk
 
#define DMA2D_FGCOLR_GREEN_Msk   (0xFFU << DMA2D_FGCOLR_GREEN_Pos)
 
#define DMA2D_FGCOLR_GREEN   DMA2D_FGCOLR_GREEN_Msk
 
#define DMA2D_FGCOLR_RED_Msk   (0xFFU << DMA2D_FGCOLR_RED_Pos)
 
#define DMA2D_FGCOLR_RED   DMA2D_FGCOLR_RED_Msk
 
#define DMA2D_BGPFCCR_CM_Msk   (0xFU << DMA2D_BGPFCCR_CM_Pos)
 
#define DMA2D_BGPFCCR_CM   DMA2D_BGPFCCR_CM_Msk
 
#define DMA2D_BGPFCCR_CM_0   (0x1U << DMA2D_BGPFCCR_CM_Pos)
 
#define DMA2D_BGPFCCR_CM_1   (0x2U << DMA2D_BGPFCCR_CM_Pos)
 
#define DMA2D_BGPFCCR_CM_2   (0x4U << DMA2D_BGPFCCR_CM_Pos)
 
#define DMA2D_BGPFCCR_CM_3   0x00000008U
 
#define DMA2D_BGPFCCR_CCM_Msk   (0x1U << DMA2D_BGPFCCR_CCM_Pos)
 
#define DMA2D_BGPFCCR_CCM   DMA2D_BGPFCCR_CCM_Msk
 
#define DMA2D_BGPFCCR_START_Msk   (0x1U << DMA2D_BGPFCCR_START_Pos)
 
#define DMA2D_BGPFCCR_START   DMA2D_BGPFCCR_START_Msk
 
#define DMA2D_BGPFCCR_CS_Msk   (0xFFU << DMA2D_BGPFCCR_CS_Pos)
 
#define DMA2D_BGPFCCR_CS   DMA2D_BGPFCCR_CS_Msk
 
#define DMA2D_BGPFCCR_AM_Msk   (0x3U << DMA2D_BGPFCCR_AM_Pos)
 
#define DMA2D_BGPFCCR_AM   DMA2D_BGPFCCR_AM_Msk
 
#define DMA2D_BGPFCCR_AM_0   (0x1U << DMA2D_BGPFCCR_AM_Pos)
 
#define DMA2D_BGPFCCR_AM_1   (0x2U << DMA2D_BGPFCCR_AM_Pos)
 
#define DMA2D_BGPFCCR_AI_Msk   (0x1U << DMA2D_BGPFCCR_AI_Pos)
 
#define DMA2D_BGPFCCR_AI   DMA2D_BGPFCCR_AI_Msk
 
#define DMA2D_BGPFCCR_RBS_Msk   (0x1U << DMA2D_BGPFCCR_RBS_Pos)
 
#define DMA2D_BGPFCCR_RBS   DMA2D_BGPFCCR_RBS_Msk
 
#define DMA2D_BGPFCCR_ALPHA_Msk   (0xFFU << DMA2D_BGPFCCR_ALPHA_Pos)
 
#define DMA2D_BGPFCCR_ALPHA   DMA2D_BGPFCCR_ALPHA_Msk
 
#define DMA2D_BGCOLR_BLUE_Msk   (0xFFU << DMA2D_BGCOLR_BLUE_Pos)
 
#define DMA2D_BGCOLR_BLUE   DMA2D_BGCOLR_BLUE_Msk
 
#define DMA2D_BGCOLR_GREEN_Msk   (0xFFU << DMA2D_BGCOLR_GREEN_Pos)
 
#define DMA2D_BGCOLR_GREEN   DMA2D_BGCOLR_GREEN_Msk
 
#define DMA2D_BGCOLR_RED_Msk   (0xFFU << DMA2D_BGCOLR_RED_Pos)
 
#define DMA2D_BGCOLR_RED   DMA2D_BGCOLR_RED_Msk
 
#define DMA2D_FGCMAR_MA_Msk   (0xFFFFFFFFU << DMA2D_FGCMAR_MA_Pos)
 
#define DMA2D_FGCMAR_MA   DMA2D_FGCMAR_MA_Msk
 
#define DMA2D_BGCMAR_MA_Msk   (0xFFFFFFFFU << DMA2D_BGCMAR_MA_Pos)
 
#define DMA2D_BGCMAR_MA   DMA2D_BGCMAR_MA_Msk
 
#define DMA2D_OPFCCR_CM_Msk   (0x7U << DMA2D_OPFCCR_CM_Pos)
 
#define DMA2D_OPFCCR_CM   DMA2D_OPFCCR_CM_Msk
 
#define DMA2D_OPFCCR_CM_0   (0x1U << DMA2D_OPFCCR_CM_Pos)
 
#define DMA2D_OPFCCR_CM_1   (0x2U << DMA2D_OPFCCR_CM_Pos)
 
#define DMA2D_OPFCCR_CM_2   (0x4U << DMA2D_OPFCCR_CM_Pos)
 
#define DMA2D_OPFCCR_AI_Msk   (0x1U << DMA2D_OPFCCR_AI_Pos)
 
#define DMA2D_OPFCCR_AI   DMA2D_OPFCCR_AI_Msk
 
#define DMA2D_OPFCCR_RBS_Msk   (0x1U << DMA2D_OPFCCR_RBS_Pos)
 
#define DMA2D_OPFCCR_RBS   DMA2D_OPFCCR_RBS_Msk
 
#define DMA2D_OCOLR_BLUE_1   0x000000FFU
 
#define DMA2D_OCOLR_GREEN_1   0x0000FF00U
 
#define DMA2D_OCOLR_RED_1   0x00FF0000U
 
#define DMA2D_OCOLR_ALPHA_1   0xFF000000U
 
#define DMA2D_OCOLR_BLUE_2   0x0000001FU
 
#define DMA2D_OCOLR_GREEN_2   0x000007E0U
 
#define DMA2D_OCOLR_RED_2   0x0000F800U
 
#define DMA2D_OCOLR_BLUE_3   0x0000001FU
 
#define DMA2D_OCOLR_GREEN_3   0x000003E0U
 
#define DMA2D_OCOLR_RED_3   0x00007C00U
 
#define DMA2D_OCOLR_ALPHA_3   0x00008000U
 
#define DMA2D_OCOLR_BLUE_4   0x0000000FU
 
#define DMA2D_OCOLR_GREEN_4   0x000000F0U
 
#define DMA2D_OCOLR_RED_4   0x00000F00U
 
#define DMA2D_OCOLR_ALPHA_4   0x0000F000U
 
#define DMA2D_OMAR_MA_Msk   (0xFFFFFFFFU << DMA2D_OMAR_MA_Pos)
 
#define DMA2D_OMAR_MA   DMA2D_OMAR_MA_Msk
 
#define DMA2D_OOR_LO_Msk   (0x3FFFU << DMA2D_OOR_LO_Pos)
 
#define DMA2D_OOR_LO   DMA2D_OOR_LO_Msk
 
#define DMA2D_NLR_NL_Msk   (0xFFFFU << DMA2D_NLR_NL_Pos)
 
#define DMA2D_NLR_NL   DMA2D_NLR_NL_Msk
 
#define DMA2D_NLR_PL_Msk   (0x3FFFU << DMA2D_NLR_PL_Pos)
 
#define DMA2D_NLR_PL   DMA2D_NLR_PL_Msk
 
#define DMA2D_LWR_LW_Msk   (0xFFFFU << DMA2D_LWR_LW_Pos)
 
#define DMA2D_LWR_LW   DMA2D_LWR_LW_Msk
 
#define DMA2D_AMTCR_EN_Msk   (0x1U << DMA2D_AMTCR_EN_Pos)
 
#define DMA2D_AMTCR_EN   DMA2D_AMTCR_EN_Msk
 
#define DMA2D_AMTCR_DT_Msk   (0xFFU << DMA2D_AMTCR_DT_Pos)
 
#define DMA2D_AMTCR_DT   DMA2D_AMTCR_DT_Msk
 
#define EXTI_IMR_MR0_Msk   (0x1U << EXTI_IMR_MR0_Pos)
 
#define EXTI_IMR_MR0   EXTI_IMR_MR0_Msk
 
#define EXTI_IMR_MR1_Msk   (0x1U << EXTI_IMR_MR1_Pos)
 
#define EXTI_IMR_MR1   EXTI_IMR_MR1_Msk
 
#define EXTI_IMR_MR2_Msk   (0x1U << EXTI_IMR_MR2_Pos)
 
#define EXTI_IMR_MR2   EXTI_IMR_MR2_Msk
 
#define EXTI_IMR_MR3_Msk   (0x1U << EXTI_IMR_MR3_Pos)
 
#define EXTI_IMR_MR3   EXTI_IMR_MR3_Msk
 
#define EXTI_IMR_MR4_Msk   (0x1U << EXTI_IMR_MR4_Pos)
 
#define EXTI_IMR_MR4   EXTI_IMR_MR4_Msk
 
#define EXTI_IMR_MR5_Msk   (0x1U << EXTI_IMR_MR5_Pos)
 
#define EXTI_IMR_MR5   EXTI_IMR_MR5_Msk
 
#define EXTI_IMR_MR6_Msk   (0x1U << EXTI_IMR_MR6_Pos)
 
#define EXTI_IMR_MR6   EXTI_IMR_MR6_Msk
 
#define EXTI_IMR_MR7_Msk   (0x1U << EXTI_IMR_MR7_Pos)
 
#define EXTI_IMR_MR7   EXTI_IMR_MR7_Msk
 
#define EXTI_IMR_MR8_Msk   (0x1U << EXTI_IMR_MR8_Pos)
 
#define EXTI_IMR_MR8   EXTI_IMR_MR8_Msk
 
#define EXTI_IMR_MR9_Msk   (0x1U << EXTI_IMR_MR9_Pos)
 
#define EXTI_IMR_MR9   EXTI_IMR_MR9_Msk
 
#define EXTI_IMR_MR10_Msk   (0x1U << EXTI_IMR_MR10_Pos)
 
#define EXTI_IMR_MR10   EXTI_IMR_MR10_Msk
 
#define EXTI_IMR_MR11_Msk   (0x1U << EXTI_IMR_MR11_Pos)
 
#define EXTI_IMR_MR11   EXTI_IMR_MR11_Msk
 
#define EXTI_IMR_MR12_Msk   (0x1U << EXTI_IMR_MR12_Pos)
 
#define EXTI_IMR_MR12   EXTI_IMR_MR12_Msk
 
#define EXTI_IMR_MR13_Msk   (0x1U << EXTI_IMR_MR13_Pos)
 
#define EXTI_IMR_MR13   EXTI_IMR_MR13_Msk
 
#define EXTI_IMR_MR14_Msk   (0x1U << EXTI_IMR_MR14_Pos)
 
#define EXTI_IMR_MR14   EXTI_IMR_MR14_Msk
 
#define EXTI_IMR_MR15_Msk   (0x1U << EXTI_IMR_MR15_Pos)
 
#define EXTI_IMR_MR15   EXTI_IMR_MR15_Msk
 
#define EXTI_IMR_MR16_Msk   (0x1U << EXTI_IMR_MR16_Pos)
 
#define EXTI_IMR_MR16   EXTI_IMR_MR16_Msk
 
#define EXTI_IMR_MR17_Msk   (0x1U << EXTI_IMR_MR17_Pos)
 
#define EXTI_IMR_MR17   EXTI_IMR_MR17_Msk
 
#define EXTI_IMR_MR18_Msk   (0x1U << EXTI_IMR_MR18_Pos)
 
#define EXTI_IMR_MR18   EXTI_IMR_MR18_Msk
 
#define EXTI_IMR_MR19_Msk   (0x1U << EXTI_IMR_MR19_Pos)
 
#define EXTI_IMR_MR19   EXTI_IMR_MR19_Msk
 
#define EXTI_IMR_MR20_Msk   (0x1U << EXTI_IMR_MR20_Pos)
 
#define EXTI_IMR_MR20   EXTI_IMR_MR20_Msk
 
#define EXTI_IMR_MR21_Msk   (0x1U << EXTI_IMR_MR21_Pos)
 
#define EXTI_IMR_MR21   EXTI_IMR_MR21_Msk
 
#define EXTI_IMR_MR22_Msk   (0x1U << EXTI_IMR_MR22_Pos)
 
#define EXTI_IMR_MR22   EXTI_IMR_MR22_Msk
 
#define EXTI_IMR_MR23_Msk   (0x1U << EXTI_IMR_MR23_Pos)
 
#define EXTI_IMR_MR23   EXTI_IMR_MR23_Msk
 
#define EXTI_IMR_MR24_Msk   (0x1U << EXTI_IMR_MR24_Pos)
 
#define EXTI_IMR_MR24   EXTI_IMR_MR24_Msk
 
#define EXTI_IMR_IM_Msk   (0x1FFFFFFU << EXTI_IMR_IM_Pos)
 
#define EXTI_IMR_IM   EXTI_IMR_IM_Msk
 
#define EXTI_EMR_MR0_Msk   (0x1U << EXTI_EMR_MR0_Pos)
 
#define EXTI_EMR_MR0   EXTI_EMR_MR0_Msk
 
#define EXTI_EMR_MR1_Msk   (0x1U << EXTI_EMR_MR1_Pos)
 
#define EXTI_EMR_MR1   EXTI_EMR_MR1_Msk
 
#define EXTI_EMR_MR2_Msk   (0x1U << EXTI_EMR_MR2_Pos)
 
#define EXTI_EMR_MR2   EXTI_EMR_MR2_Msk
 
#define EXTI_EMR_MR3_Msk   (0x1U << EXTI_EMR_MR3_Pos)
 
#define EXTI_EMR_MR3   EXTI_EMR_MR3_Msk
 
#define EXTI_EMR_MR4_Msk   (0x1U << EXTI_EMR_MR4_Pos)
 
#define EXTI_EMR_MR4   EXTI_EMR_MR4_Msk
 
#define EXTI_EMR_MR5_Msk   (0x1U << EXTI_EMR_MR5_Pos)
 
#define EXTI_EMR_MR5   EXTI_EMR_MR5_Msk
 
#define EXTI_EMR_MR6_Msk   (0x1U << EXTI_EMR_MR6_Pos)
 
#define EXTI_EMR_MR6   EXTI_EMR_MR6_Msk
 
#define EXTI_EMR_MR7_Msk   (0x1U << EXTI_EMR_MR7_Pos)
 
#define EXTI_EMR_MR7   EXTI_EMR_MR7_Msk
 
#define EXTI_EMR_MR8_Msk   (0x1U << EXTI_EMR_MR8_Pos)
 
#define EXTI_EMR_MR8   EXTI_EMR_MR8_Msk
 
#define EXTI_EMR_MR9_Msk   (0x1U << EXTI_EMR_MR9_Pos)
 
#define EXTI_EMR_MR9   EXTI_EMR_MR9_Msk
 
#define EXTI_EMR_MR10_Msk   (0x1U << EXTI_EMR_MR10_Pos)
 
#define EXTI_EMR_MR10   EXTI_EMR_MR10_Msk
 
#define EXTI_EMR_MR11_Msk   (0x1U << EXTI_EMR_MR11_Pos)
 
#define EXTI_EMR_MR11   EXTI_EMR_MR11_Msk
 
#define EXTI_EMR_MR12_Msk   (0x1U << EXTI_EMR_MR12_Pos)
 
#define EXTI_EMR_MR12   EXTI_EMR_MR12_Msk
 
#define EXTI_EMR_MR13_Msk   (0x1U << EXTI_EMR_MR13_Pos)
 
#define EXTI_EMR_MR13   EXTI_EMR_MR13_Msk
 
#define EXTI_EMR_MR14_Msk   (0x1U << EXTI_EMR_MR14_Pos)
 
#define EXTI_EMR_MR14   EXTI_EMR_MR14_Msk
 
#define EXTI_EMR_MR15_Msk   (0x1U << EXTI_EMR_MR15_Pos)
 
#define EXTI_EMR_MR15   EXTI_EMR_MR15_Msk
 
#define EXTI_EMR_MR16_Msk   (0x1U << EXTI_EMR_MR16_Pos)
 
#define EXTI_EMR_MR16   EXTI_EMR_MR16_Msk
 
#define EXTI_EMR_MR17_Msk   (0x1U << EXTI_EMR_MR17_Pos)
 
#define EXTI_EMR_MR17   EXTI_EMR_MR17_Msk
 
#define EXTI_EMR_MR18_Msk   (0x1U << EXTI_EMR_MR18_Pos)
 
#define EXTI_EMR_MR18   EXTI_EMR_MR18_Msk
 
#define EXTI_EMR_MR19_Msk   (0x1U << EXTI_EMR_MR19_Pos)
 
#define EXTI_EMR_MR19   EXTI_EMR_MR19_Msk
 
#define EXTI_EMR_MR20_Msk   (0x1U << EXTI_EMR_MR20_Pos)
 
#define EXTI_EMR_MR20   EXTI_EMR_MR20_Msk
 
#define EXTI_EMR_MR21_Msk   (0x1U << EXTI_EMR_MR21_Pos)
 
#define EXTI_EMR_MR21   EXTI_EMR_MR21_Msk
 
#define EXTI_EMR_MR22_Msk   (0x1U << EXTI_EMR_MR22_Pos)
 
#define EXTI_EMR_MR22   EXTI_EMR_MR22_Msk
 
#define EXTI_EMR_MR23_Msk   (0x1U << EXTI_EMR_MR23_Pos)
 
#define EXTI_EMR_MR23   EXTI_EMR_MR23_Msk
 
#define EXTI_EMR_MR24_Msk   (0x1U << EXTI_EMR_MR24_Pos)
 
#define EXTI_EMR_MR24   EXTI_EMR_MR24_Msk
 
#define EXTI_RTSR_TR0_Msk   (0x1U << EXTI_RTSR_TR0_Pos)
 
#define EXTI_RTSR_TR0   EXTI_RTSR_TR0_Msk
 
#define EXTI_RTSR_TR1_Msk   (0x1U << EXTI_RTSR_TR1_Pos)
 
#define EXTI_RTSR_TR1   EXTI_RTSR_TR1_Msk
 
#define EXTI_RTSR_TR2_Msk   (0x1U << EXTI_RTSR_TR2_Pos)
 
#define EXTI_RTSR_TR2   EXTI_RTSR_TR2_Msk
 
#define EXTI_RTSR_TR3_Msk   (0x1U << EXTI_RTSR_TR3_Pos)
 
#define EXTI_RTSR_TR3   EXTI_RTSR_TR3_Msk
 
#define EXTI_RTSR_TR4_Msk   (0x1U << EXTI_RTSR_TR4_Pos)
 
#define EXTI_RTSR_TR4   EXTI_RTSR_TR4_Msk
 
#define EXTI_RTSR_TR5_Msk   (0x1U << EXTI_RTSR_TR5_Pos)
 
#define EXTI_RTSR_TR5   EXTI_RTSR_TR5_Msk
 
#define EXTI_RTSR_TR6_Msk   (0x1U << EXTI_RTSR_TR6_Pos)
 
#define EXTI_RTSR_TR6   EXTI_RTSR_TR6_Msk
 
#define EXTI_RTSR_TR7_Msk   (0x1U << EXTI_RTSR_TR7_Pos)
 
#define EXTI_RTSR_TR7   EXTI_RTSR_TR7_Msk
 
#define EXTI_RTSR_TR8_Msk   (0x1U << EXTI_RTSR_TR8_Pos)
 
#define EXTI_RTSR_TR8   EXTI_RTSR_TR8_Msk
 
#define EXTI_RTSR_TR9_Msk   (0x1U << EXTI_RTSR_TR9_Pos)
 
#define EXTI_RTSR_TR9   EXTI_RTSR_TR9_Msk
 
#define EXTI_RTSR_TR10_Msk   (0x1U << EXTI_RTSR_TR10_Pos)
 
#define EXTI_RTSR_TR10   EXTI_RTSR_TR10_Msk
 
#define EXTI_RTSR_TR11_Msk   (0x1U << EXTI_RTSR_TR11_Pos)
 
#define EXTI_RTSR_TR11   EXTI_RTSR_TR11_Msk
 
#define EXTI_RTSR_TR12_Msk   (0x1U << EXTI_RTSR_TR12_Pos)
 
#define EXTI_RTSR_TR12   EXTI_RTSR_TR12_Msk
 
#define EXTI_RTSR_TR13_Msk   (0x1U << EXTI_RTSR_TR13_Pos)
 
#define EXTI_RTSR_TR13   EXTI_RTSR_TR13_Msk
 
#define EXTI_RTSR_TR14_Msk   (0x1U << EXTI_RTSR_TR14_Pos)
 
#define EXTI_RTSR_TR14   EXTI_RTSR_TR14_Msk
 
#define EXTI_RTSR_TR15_Msk   (0x1U << EXTI_RTSR_TR15_Pos)
 
#define EXTI_RTSR_TR15   EXTI_RTSR_TR15_Msk
 
#define EXTI_RTSR_TR16_Msk   (0x1U << EXTI_RTSR_TR16_Pos)
 
#define EXTI_RTSR_TR16   EXTI_RTSR_TR16_Msk
 
#define EXTI_RTSR_TR17_Msk   (0x1U << EXTI_RTSR_TR17_Pos)
 
#define EXTI_RTSR_TR17   EXTI_RTSR_TR17_Msk
 
#define EXTI_RTSR_TR18_Msk   (0x1U << EXTI_RTSR_TR18_Pos)
 
#define EXTI_RTSR_TR18   EXTI_RTSR_TR18_Msk
 
#define EXTI_RTSR_TR19_Msk   (0x1U << EXTI_RTSR_TR19_Pos)
 
#define EXTI_RTSR_TR19   EXTI_RTSR_TR19_Msk
 
#define EXTI_RTSR_TR20_Msk   (0x1U << EXTI_RTSR_TR20_Pos)
 
#define EXTI_RTSR_TR20   EXTI_RTSR_TR20_Msk
 
#define EXTI_RTSR_TR21_Msk   (0x1U << EXTI_RTSR_TR21_Pos)
 
#define EXTI_RTSR_TR21   EXTI_RTSR_TR21_Msk
 
#define EXTI_RTSR_TR22_Msk   (0x1U << EXTI_RTSR_TR22_Pos)
 
#define EXTI_RTSR_TR22   EXTI_RTSR_TR22_Msk
 
#define EXTI_RTSR_TR23_Msk   (0x1U << EXTI_RTSR_TR23_Pos)
 
#define EXTI_RTSR_TR23   EXTI_RTSR_TR23_Msk
 
#define EXTI_RTSR_TR24_Msk   (0x1U << EXTI_RTSR_TR24_Pos)
 
#define EXTI_RTSR_TR24   EXTI_RTSR_TR24_Msk
 
#define EXTI_FTSR_TR0_Msk   (0x1U << EXTI_FTSR_TR0_Pos)
 
#define EXTI_FTSR_TR0   EXTI_FTSR_TR0_Msk
 
#define EXTI_FTSR_TR1_Msk   (0x1U << EXTI_FTSR_TR1_Pos)
 
#define EXTI_FTSR_TR1   EXTI_FTSR_TR1_Msk
 
#define EXTI_FTSR_TR2_Msk   (0x1U << EXTI_FTSR_TR2_Pos)
 
#define EXTI_FTSR_TR2   EXTI_FTSR_TR2_Msk
 
#define EXTI_FTSR_TR3_Msk   (0x1U << EXTI_FTSR_TR3_Pos)
 
#define EXTI_FTSR_TR3   EXTI_FTSR_TR3_Msk
 
#define EXTI_FTSR_TR4_Msk   (0x1U << EXTI_FTSR_TR4_Pos)
 
#define EXTI_FTSR_TR4   EXTI_FTSR_TR4_Msk
 
#define EXTI_FTSR_TR5_Msk   (0x1U << EXTI_FTSR_TR5_Pos)
 
#define EXTI_FTSR_TR5   EXTI_FTSR_TR5_Msk
 
#define EXTI_FTSR_TR6_Msk   (0x1U << EXTI_FTSR_TR6_Pos)
 
#define EXTI_FTSR_TR6   EXTI_FTSR_TR6_Msk
 
#define EXTI_FTSR_TR7_Msk   (0x1U << EXTI_FTSR_TR7_Pos)
 
#define EXTI_FTSR_TR7   EXTI_FTSR_TR7_Msk
 
#define EXTI_FTSR_TR8_Msk   (0x1U << EXTI_FTSR_TR8_Pos)
 
#define EXTI_FTSR_TR8   EXTI_FTSR_TR8_Msk
 
#define EXTI_FTSR_TR9_Msk   (0x1U << EXTI_FTSR_TR9_Pos)
 
#define EXTI_FTSR_TR9   EXTI_FTSR_TR9_Msk
 
#define EXTI_FTSR_TR10_Msk   (0x1U << EXTI_FTSR_TR10_Pos)
 
#define EXTI_FTSR_TR10   EXTI_FTSR_TR10_Msk
 
#define EXTI_FTSR_TR11_Msk   (0x1U << EXTI_FTSR_TR11_Pos)
 
#define EXTI_FTSR_TR11   EXTI_FTSR_TR11_Msk
 
#define EXTI_FTSR_TR12_Msk   (0x1U << EXTI_FTSR_TR12_Pos)
 
#define EXTI_FTSR_TR12   EXTI_FTSR_TR12_Msk
 
#define EXTI_FTSR_TR13_Msk   (0x1U << EXTI_FTSR_TR13_Pos)
 
#define EXTI_FTSR_TR13   EXTI_FTSR_TR13_Msk
 
#define EXTI_FTSR_TR14_Msk   (0x1U << EXTI_FTSR_TR14_Pos)
 
#define EXTI_FTSR_TR14   EXTI_FTSR_TR14_Msk
 
#define EXTI_FTSR_TR15_Msk   (0x1U << EXTI_FTSR_TR15_Pos)
 
#define EXTI_FTSR_TR15   EXTI_FTSR_TR15_Msk
 
#define EXTI_FTSR_TR16_Msk   (0x1U << EXTI_FTSR_TR16_Pos)
 
#define EXTI_FTSR_TR16   EXTI_FTSR_TR16_Msk
 
#define EXTI_FTSR_TR17_Msk   (0x1U << EXTI_FTSR_TR17_Pos)
 
#define EXTI_FTSR_TR17   EXTI_FTSR_TR17_Msk
 
#define EXTI_FTSR_TR18_Msk   (0x1U << EXTI_FTSR_TR18_Pos)
 
#define EXTI_FTSR_TR18   EXTI_FTSR_TR18_Msk
 
#define EXTI_FTSR_TR19_Msk   (0x1U << EXTI_FTSR_TR19_Pos)
 
#define EXTI_FTSR_TR19   EXTI_FTSR_TR19_Msk
 
#define EXTI_FTSR_TR20_Msk   (0x1U << EXTI_FTSR_TR20_Pos)
 
#define EXTI_FTSR_TR20   EXTI_FTSR_TR20_Msk
 
#define EXTI_FTSR_TR21_Msk   (0x1U << EXTI_FTSR_TR21_Pos)
 
#define EXTI_FTSR_TR21   EXTI_FTSR_TR21_Msk
 
#define EXTI_FTSR_TR22_Msk   (0x1U << EXTI_FTSR_TR22_Pos)
 
#define EXTI_FTSR_TR22   EXTI_FTSR_TR22_Msk
 
#define EXTI_FTSR_TR23_Msk   (0x1U << EXTI_FTSR_TR23_Pos)
 
#define EXTI_FTSR_TR23   EXTI_FTSR_TR23_Msk
 
#define EXTI_FTSR_TR24_Msk   (0x1U << EXTI_FTSR_TR24_Pos)
 
#define EXTI_FTSR_TR24   EXTI_FTSR_TR24_Msk
 
#define EXTI_SWIER_SWIER0_Msk   (0x1U << EXTI_SWIER_SWIER0_Pos)
 
#define EXTI_SWIER_SWIER0   EXTI_SWIER_SWIER0_Msk
 
#define EXTI_SWIER_SWIER1_Msk   (0x1U << EXTI_SWIER_SWIER1_Pos)
 
#define EXTI_SWIER_SWIER1   EXTI_SWIER_SWIER1_Msk
 
#define EXTI_SWIER_SWIER2_Msk   (0x1U << EXTI_SWIER_SWIER2_Pos)
 
#define EXTI_SWIER_SWIER2   EXTI_SWIER_SWIER2_Msk
 
#define EXTI_SWIER_SWIER3_Msk   (0x1U << EXTI_SWIER_SWIER3_Pos)
 
#define EXTI_SWIER_SWIER3   EXTI_SWIER_SWIER3_Msk
 
#define EXTI_SWIER_SWIER4_Msk   (0x1U << EXTI_SWIER_SWIER4_Pos)
 
#define EXTI_SWIER_SWIER4   EXTI_SWIER_SWIER4_Msk
 
#define EXTI_SWIER_SWIER5_Msk   (0x1U << EXTI_SWIER_SWIER5_Pos)
 
#define EXTI_SWIER_SWIER5   EXTI_SWIER_SWIER5_Msk
 
#define EXTI_SWIER_SWIER6_Msk   (0x1U << EXTI_SWIER_SWIER6_Pos)
 
#define EXTI_SWIER_SWIER6   EXTI_SWIER_SWIER6_Msk
 
#define EXTI_SWIER_SWIER7_Msk   (0x1U << EXTI_SWIER_SWIER7_Pos)
 
#define EXTI_SWIER_SWIER7   EXTI_SWIER_SWIER7_Msk
 
#define EXTI_SWIER_SWIER8_Msk   (0x1U << EXTI_SWIER_SWIER8_Pos)
 
#define EXTI_SWIER_SWIER8   EXTI_SWIER_SWIER8_Msk
 
#define EXTI_SWIER_SWIER9_Msk   (0x1U << EXTI_SWIER_SWIER9_Pos)
 
#define EXTI_SWIER_SWIER9   EXTI_SWIER_SWIER9_Msk
 
#define EXTI_SWIER_SWIER10_Msk   (0x1U << EXTI_SWIER_SWIER10_Pos)
 
#define EXTI_SWIER_SWIER10   EXTI_SWIER_SWIER10_Msk
 
#define EXTI_SWIER_SWIER11_Msk   (0x1U << EXTI_SWIER_SWIER11_Pos)
 
#define EXTI_SWIER_SWIER11   EXTI_SWIER_SWIER11_Msk
 
#define EXTI_SWIER_SWIER12_Msk   (0x1U << EXTI_SWIER_SWIER12_Pos)
 
#define EXTI_SWIER_SWIER12   EXTI_SWIER_SWIER12_Msk
 
#define EXTI_SWIER_SWIER13_Msk   (0x1U << EXTI_SWIER_SWIER13_Pos)
 
#define EXTI_SWIER_SWIER13   EXTI_SWIER_SWIER13_Msk
 
#define EXTI_SWIER_SWIER14_Msk   (0x1U << EXTI_SWIER_SWIER14_Pos)
 
#define EXTI_SWIER_SWIER14   EXTI_SWIER_SWIER14_Msk
 
#define EXTI_SWIER_SWIER15_Msk   (0x1U << EXTI_SWIER_SWIER15_Pos)
 
#define EXTI_SWIER_SWIER15   EXTI_SWIER_SWIER15_Msk
 
#define EXTI_SWIER_SWIER16_Msk   (0x1U << EXTI_SWIER_SWIER16_Pos)
 
#define EXTI_SWIER_SWIER16   EXTI_SWIER_SWIER16_Msk
 
#define EXTI_SWIER_SWIER17_Msk   (0x1U << EXTI_SWIER_SWIER17_Pos)
 
#define EXTI_SWIER_SWIER17   EXTI_SWIER_SWIER17_Msk
 
#define EXTI_SWIER_SWIER18_Msk   (0x1U << EXTI_SWIER_SWIER18_Pos)
 
#define EXTI_SWIER_SWIER18   EXTI_SWIER_SWIER18_Msk
 
#define EXTI_SWIER_SWIER19_Msk   (0x1U << EXTI_SWIER_SWIER19_Pos)
 
#define EXTI_SWIER_SWIER19   EXTI_SWIER_SWIER19_Msk
 
#define EXTI_SWIER_SWIER20_Msk   (0x1U << EXTI_SWIER_SWIER20_Pos)
 
#define EXTI_SWIER_SWIER20   EXTI_SWIER_SWIER20_Msk
 
#define EXTI_SWIER_SWIER21_Msk   (0x1U << EXTI_SWIER_SWIER21_Pos)
 
#define EXTI_SWIER_SWIER21   EXTI_SWIER_SWIER21_Msk
 
#define EXTI_SWIER_SWIER22_Msk   (0x1U << EXTI_SWIER_SWIER22_Pos)
 
#define EXTI_SWIER_SWIER22   EXTI_SWIER_SWIER22_Msk
 
#define EXTI_SWIER_SWIER23_Msk   (0x1U << EXTI_SWIER_SWIER23_Pos)
 
#define EXTI_SWIER_SWIER23   EXTI_SWIER_SWIER23_Msk
 
#define EXTI_SWIER_SWIER24_Msk   (0x1U << EXTI_SWIER_SWIER24_Pos)
 
#define EXTI_SWIER_SWIER24   EXTI_SWIER_SWIER24_Msk
 
#define EXTI_PR_PR0_Msk   (0x1U << EXTI_PR_PR0_Pos)
 
#define EXTI_PR_PR0   EXTI_PR_PR0_Msk
 
#define EXTI_PR_PR1_Msk   (0x1U << EXTI_PR_PR1_Pos)
 
#define EXTI_PR_PR1   EXTI_PR_PR1_Msk
 
#define EXTI_PR_PR2_Msk   (0x1U << EXTI_PR_PR2_Pos)
 
#define EXTI_PR_PR2   EXTI_PR_PR2_Msk
 
#define EXTI_PR_PR3_Msk   (0x1U << EXTI_PR_PR3_Pos)
 
#define EXTI_PR_PR3   EXTI_PR_PR3_Msk
 
#define EXTI_PR_PR4_Msk   (0x1U << EXTI_PR_PR4_Pos)
 
#define EXTI_PR_PR4   EXTI_PR_PR4_Msk
 
#define EXTI_PR_PR5_Msk   (0x1U << EXTI_PR_PR5_Pos)
 
#define EXTI_PR_PR5   EXTI_PR_PR5_Msk
 
#define EXTI_PR_PR6_Msk   (0x1U << EXTI_PR_PR6_Pos)
 
#define EXTI_PR_PR6   EXTI_PR_PR6_Msk
 
#define EXTI_PR_PR7_Msk   (0x1U << EXTI_PR_PR7_Pos)
 
#define EXTI_PR_PR7   EXTI_PR_PR7_Msk
 
#define EXTI_PR_PR8_Msk   (0x1U << EXTI_PR_PR8_Pos)
 
#define EXTI_PR_PR8   EXTI_PR_PR8_Msk
 
#define EXTI_PR_PR9_Msk   (0x1U << EXTI_PR_PR9_Pos)
 
#define EXTI_PR_PR9   EXTI_PR_PR9_Msk
 
#define EXTI_PR_PR10_Msk   (0x1U << EXTI_PR_PR10_Pos)
 
#define EXTI_PR_PR10   EXTI_PR_PR10_Msk
 
#define EXTI_PR_PR11_Msk   (0x1U << EXTI_PR_PR11_Pos)
 
#define EXTI_PR_PR11   EXTI_PR_PR11_Msk
 
#define EXTI_PR_PR12_Msk   (0x1U << EXTI_PR_PR12_Pos)
 
#define EXTI_PR_PR12   EXTI_PR_PR12_Msk
 
#define EXTI_PR_PR13_Msk   (0x1U << EXTI_PR_PR13_Pos)
 
#define EXTI_PR_PR13   EXTI_PR_PR13_Msk
 
#define EXTI_PR_PR14_Msk   (0x1U << EXTI_PR_PR14_Pos)
 
#define EXTI_PR_PR14   EXTI_PR_PR14_Msk
 
#define EXTI_PR_PR15_Msk   (0x1U << EXTI_PR_PR15_Pos)
 
#define EXTI_PR_PR15   EXTI_PR_PR15_Msk
 
#define EXTI_PR_PR16_Msk   (0x1U << EXTI_PR_PR16_Pos)
 
#define EXTI_PR_PR16   EXTI_PR_PR16_Msk
 
#define EXTI_PR_PR17_Msk   (0x1U << EXTI_PR_PR17_Pos)
 
#define EXTI_PR_PR17   EXTI_PR_PR17_Msk
 
#define EXTI_PR_PR18_Msk   (0x1U << EXTI_PR_PR18_Pos)
 
#define EXTI_PR_PR18   EXTI_PR_PR18_Msk
 
#define EXTI_PR_PR19_Msk   (0x1U << EXTI_PR_PR19_Pos)
 
#define EXTI_PR_PR19   EXTI_PR_PR19_Msk
 
#define EXTI_PR_PR20_Msk   (0x1U << EXTI_PR_PR20_Pos)
 
#define EXTI_PR_PR20   EXTI_PR_PR20_Msk
 
#define EXTI_PR_PR21_Msk   (0x1U << EXTI_PR_PR21_Pos)
 
#define EXTI_PR_PR21   EXTI_PR_PR21_Msk
 
#define EXTI_PR_PR22_Msk   (0x1U << EXTI_PR_PR22_Pos)
 
#define EXTI_PR_PR22   EXTI_PR_PR22_Msk
 
#define EXTI_PR_PR23_Msk   (0x1U << EXTI_PR_PR23_Pos)
 
#define EXTI_PR_PR23   EXTI_PR_PR23_Msk
 
#define EXTI_PR_PR24_Msk   (0x1U << EXTI_PR_PR24_Pos)
 
#define EXTI_PR_PR24   EXTI_PR_PR24_Msk
 
#define FLASH_ACR_LATENCY_Msk   (0xFU << FLASH_ACR_LATENCY_Pos)
 
#define FLASH_ACR_PRFTEN_Msk   (0x1U << FLASH_ACR_PRFTEN_Pos)
 
#define FLASH_ACR_ARTEN_Msk   (0x1U << FLASH_ACR_ARTEN_Pos)
 
#define FLASH_ACR_ARTRST_Msk   (0x1U << FLASH_ACR_ARTRST_Pos)
 
#define FLASH_SR_EOP_Msk   (0x1U << FLASH_SR_EOP_Pos)
 
#define FLASH_SR_OPERR_Msk   (0x1U << FLASH_SR_OPERR_Pos)
 
#define FLASH_SR_WRPERR_Msk   (0x1U << FLASH_SR_WRPERR_Pos)
 
#define FLASH_SR_PGAERR_Msk   (0x1U << FLASH_SR_PGAERR_Pos)
 
#define FLASH_SR_PGPERR_Msk   (0x1U << FLASH_SR_PGPERR_Pos)
 
#define FLASH_SR_ERSERR_Msk   (0x1U << FLASH_SR_ERSERR_Pos)
 
#define FLASH_SR_BSY_Msk   (0x1U << FLASH_SR_BSY_Pos)
 
#define FLASH_CR_PG_Msk   (0x1U << FLASH_CR_PG_Pos)
 
#define FLASH_CR_SER_Msk   (0x1U << FLASH_CR_SER_Pos)
 
#define FLASH_CR_MER_Msk   (0x1U << FLASH_CR_MER_Pos)
 
#define FLASH_CR_SNB_Msk   (0x1FU << FLASH_CR_SNB_Pos)
 
#define FLASH_CR_PSIZE_Msk   (0x3U << FLASH_CR_PSIZE_Pos)
 
#define FLASH_CR_PSIZE_0   (0x1U << FLASH_CR_PSIZE_Pos)
 
#define FLASH_CR_PSIZE_1   (0x2U << FLASH_CR_PSIZE_Pos)
 
#define FLASH_CR_MER2_Msk   (0x1U << FLASH_CR_MER2_Pos)
 
#define FLASH_CR_STRT_Msk   (0x1U << FLASH_CR_STRT_Pos)
 
#define FLASH_CR_EOPIE_Msk   (0x1U << FLASH_CR_EOPIE_Pos)
 
#define FLASH_CR_ERRIE_Msk   (0x1U << FLASH_CR_ERRIE_Pos)
 
#define FLASH_CR_LOCK_Msk   (0x1U << FLASH_CR_LOCK_Pos)
 
#define FLASH_OPTCR_OPTLOCK_Msk   (0x1U << FLASH_OPTCR_OPTLOCK_Pos)
 
#define FLASH_OPTCR_OPTSTRT_Msk   (0x1U << FLASH_OPTCR_OPTSTRT_Pos)
 
#define FLASH_OPTCR_BOR_LEV_Msk   (0x3U << FLASH_OPTCR_BOR_LEV_Pos)
 
#define FLASH_OPTCR_BOR_LEV_0   (0x1U << FLASH_OPTCR_BOR_LEV_Pos)
 
#define FLASH_OPTCR_BOR_LEV_1   (0x2U << FLASH_OPTCR_BOR_LEV_Pos)
 
#define FLASH_OPTCR_WWDG_SW_Msk   (0x1U << FLASH_OPTCR_WWDG_SW_Pos)
 
#define FLASH_OPTCR_IWDG_SW_Msk   (0x1U << FLASH_OPTCR_IWDG_SW_Pos)
 
#define FLASH_OPTCR_nRST_STOP_Msk   (0x1U << FLASH_OPTCR_nRST_STOP_Pos)
 
#define FLASH_OPTCR_nRST_STDBY_Msk   (0x1U << FLASH_OPTCR_nRST_STDBY_Pos)
 
#define FLASH_OPTCR_RDP_Msk   (0xFFU << FLASH_OPTCR_RDP_Pos)
 
#define FLASH_OPTCR_RDP_0   (0x01U << FLASH_OPTCR_RDP_Pos)
 
#define FLASH_OPTCR_RDP_1   (0x02U << FLASH_OPTCR_RDP_Pos)
 
#define FLASH_OPTCR_RDP_2   (0x04U << FLASH_OPTCR_RDP_Pos)
 
#define FLASH_OPTCR_RDP_3   (0x08U << FLASH_OPTCR_RDP_Pos)
 
#define FLASH_OPTCR_RDP_4   (0x10U << FLASH_OPTCR_RDP_Pos)
 
#define FLASH_OPTCR_RDP_5   (0x20U << FLASH_OPTCR_RDP_Pos)
 
#define FLASH_OPTCR_RDP_6   (0x40U << FLASH_OPTCR_RDP_Pos)
 
#define FLASH_OPTCR_RDP_7   (0x80U << FLASH_OPTCR_RDP_Pos)
 
#define FLASH_OPTCR_nWRP_Msk   (0xFFFU << FLASH_OPTCR_nWRP_Pos)
 
#define FLASH_OPTCR_nDBOOT_Msk   (0x1U << FLASH_OPTCR_nDBOOT_Pos)
 
#define FLASH_OPTCR_nDBANK_Msk   (0x1U << FLASH_OPTCR_nDBANK_Pos)
 
#define FLASH_OPTCR_IWDG_STDBY_Msk   (0x1U << FLASH_OPTCR_IWDG_STDBY_Pos)
 
#define FLASH_OPTCR_IWDG_STOP_Msk   (0x1U << FLASH_OPTCR_IWDG_STOP_Pos)
 
#define FLASH_OPTCR1_BOOT_ADD0_Msk   (0xFFFFU << FLASH_OPTCR1_BOOT_ADD0_Pos)
 
#define FLASH_OPTCR1_BOOT_ADD1_Msk   (0xFFFFU << FLASH_OPTCR1_BOOT_ADD1_Pos)
 
#define FMC_BCR1_MBKEN_Msk   (0x1U << FMC_BCR1_MBKEN_Pos)
 
#define FMC_BCR1_MBKEN   FMC_BCR1_MBKEN_Msk
 
#define FMC_BCR1_MUXEN_Msk   (0x1U << FMC_BCR1_MUXEN_Pos)
 
#define FMC_BCR1_MUXEN   FMC_BCR1_MUXEN_Msk
 
#define FMC_BCR1_MTYP_Msk   (0x3U << FMC_BCR1_MTYP_Pos)
 
#define FMC_BCR1_MTYP   FMC_BCR1_MTYP_Msk
 
#define FMC_BCR1_MTYP_0   (0x1U << FMC_BCR1_MTYP_Pos)
 
#define FMC_BCR1_MTYP_1   (0x2U << FMC_BCR1_MTYP_Pos)
 
#define FMC_BCR1_MWID_Msk   (0x3U << FMC_BCR1_MWID_Pos)
 
#define FMC_BCR1_MWID   FMC_BCR1_MWID_Msk
 
#define FMC_BCR1_MWID_0   (0x1U << FMC_BCR1_MWID_Pos)
 
#define FMC_BCR1_MWID_1   (0x2U << FMC_BCR1_MWID_Pos)
 
#define FMC_BCR1_FACCEN_Msk   (0x1U << FMC_BCR1_FACCEN_Pos)
 
#define FMC_BCR1_FACCEN   FMC_BCR1_FACCEN_Msk
 
#define FMC_BCR1_BURSTEN_Msk   (0x1U << FMC_BCR1_BURSTEN_Pos)
 
#define FMC_BCR1_BURSTEN   FMC_BCR1_BURSTEN_Msk
 
#define FMC_BCR1_WAITPOL_Msk   (0x1U << FMC_BCR1_WAITPOL_Pos)
 
#define FMC_BCR1_WAITPOL   FMC_BCR1_WAITPOL_Msk
 
#define FMC_BCR1_WRAPMOD_Msk   (0x1U << FMC_BCR1_WRAPMOD_Pos)
 
#define FMC_BCR1_WRAPMOD   FMC_BCR1_WRAPMOD_Msk
 
#define FMC_BCR1_WAITCFG_Msk   (0x1U << FMC_BCR1_WAITCFG_Pos)
 
#define FMC_BCR1_WAITCFG   FMC_BCR1_WAITCFG_Msk
 
#define FMC_BCR1_WREN_Msk   (0x1U << FMC_BCR1_WREN_Pos)
 
#define FMC_BCR1_WREN   FMC_BCR1_WREN_Msk
 
#define FMC_BCR1_WAITEN_Msk   (0x1U << FMC_BCR1_WAITEN_Pos)
 
#define FMC_BCR1_WAITEN   FMC_BCR1_WAITEN_Msk
 
#define FMC_BCR1_EXTMOD_Msk   (0x1U << FMC_BCR1_EXTMOD_Pos)
 
#define FMC_BCR1_EXTMOD   FMC_BCR1_EXTMOD_Msk
 
#define FMC_BCR1_ASYNCWAIT_Msk   (0x1U << FMC_BCR1_ASYNCWAIT_Pos)
 
#define FMC_BCR1_ASYNCWAIT   FMC_BCR1_ASYNCWAIT_Msk
 
#define FMC_BCR1_CPSIZE_Msk   (0x7U << FMC_BCR1_CPSIZE_Pos)
 
#define FMC_BCR1_CPSIZE   FMC_BCR1_CPSIZE_Msk
 
#define FMC_BCR1_CPSIZE_0   (0x1U << FMC_BCR1_CPSIZE_Pos)
 
#define FMC_BCR1_CPSIZE_1   (0x2U << FMC_BCR1_CPSIZE_Pos)
 
#define FMC_BCR1_CPSIZE_2   (0x4U << FMC_BCR1_CPSIZE_Pos)
 
#define FMC_BCR1_CBURSTRW_Msk   (0x1U << FMC_BCR1_CBURSTRW_Pos)
 
#define FMC_BCR1_CBURSTRW   FMC_BCR1_CBURSTRW_Msk
 
#define FMC_BCR1_CCLKEN_Msk   (0x1U << FMC_BCR1_CCLKEN_Pos)
 
#define FMC_BCR1_CCLKEN   FMC_BCR1_CCLKEN_Msk
 
#define FMC_BCR1_WFDIS_Msk   (0x1U << FMC_BCR1_WFDIS_Pos)
 
#define FMC_BCR1_WFDIS   FMC_BCR1_WFDIS_Msk
 
#define FMC_BCR2_MBKEN_Msk   (0x1U << FMC_BCR2_MBKEN_Pos)
 
#define FMC_BCR2_MBKEN   FMC_BCR2_MBKEN_Msk
 
#define FMC_BCR2_MUXEN_Msk   (0x1U << FMC_BCR2_MUXEN_Pos)
 
#define FMC_BCR2_MUXEN   FMC_BCR2_MUXEN_Msk
 
#define FMC_BCR2_MTYP_Msk   (0x3U << FMC_BCR2_MTYP_Pos)
 
#define FMC_BCR2_MTYP   FMC_BCR2_MTYP_Msk
 
#define FMC_BCR2_MTYP_0   (0x1U << FMC_BCR2_MTYP_Pos)
 
#define FMC_BCR2_MTYP_1   (0x2U << FMC_BCR2_MTYP_Pos)
 
#define FMC_BCR2_MWID_Msk   (0x3U << FMC_BCR2_MWID_Pos)
 
#define FMC_BCR2_MWID   FMC_BCR2_MWID_Msk
 
#define FMC_BCR2_MWID_0   (0x1U << FMC_BCR2_MWID_Pos)
 
#define FMC_BCR2_MWID_1   (0x2U << FMC_BCR2_MWID_Pos)
 
#define FMC_BCR2_FACCEN_Msk   (0x1U << FMC_BCR2_FACCEN_Pos)
 
#define FMC_BCR2_FACCEN   FMC_BCR2_FACCEN_Msk
 
#define FMC_BCR2_BURSTEN_Msk   (0x1U << FMC_BCR2_BURSTEN_Pos)
 
#define FMC_BCR2_BURSTEN   FMC_BCR2_BURSTEN_Msk
 
#define FMC_BCR2_WAITPOL_Msk   (0x1U << FMC_BCR2_WAITPOL_Pos)
 
#define FMC_BCR2_WAITPOL   FMC_BCR2_WAITPOL_Msk
 
#define FMC_BCR2_WRAPMOD_Msk   (0x1U << FMC_BCR2_WRAPMOD_Pos)
 
#define FMC_BCR2_WRAPMOD   FMC_BCR2_WRAPMOD_Msk
 
#define FMC_BCR2_WAITCFG_Msk   (0x1U << FMC_BCR2_WAITCFG_Pos)
 
#define FMC_BCR2_WAITCFG   FMC_BCR2_WAITCFG_Msk
 
#define FMC_BCR2_WREN_Msk   (0x1U << FMC_BCR2_WREN_Pos)
 
#define FMC_BCR2_WREN   FMC_BCR2_WREN_Msk
 
#define FMC_BCR2_WAITEN_Msk   (0x1U << FMC_BCR2_WAITEN_Pos)
 
#define FMC_BCR2_WAITEN   FMC_BCR2_WAITEN_Msk
 
#define FMC_BCR2_EXTMOD_Msk   (0x1U << FMC_BCR2_EXTMOD_Pos)
 
#define FMC_BCR2_EXTMOD   FMC_BCR2_EXTMOD_Msk
 
#define FMC_BCR2_ASYNCWAIT_Msk   (0x1U << FMC_BCR2_ASYNCWAIT_Pos)
 
#define FMC_BCR2_ASYNCWAIT   FMC_BCR2_ASYNCWAIT_Msk
 
#define FMC_BCR2_CPSIZE_Msk   (0x7U << FMC_BCR2_CPSIZE_Pos)
 
#define FMC_BCR2_CPSIZE   FMC_BCR2_CPSIZE_Msk
 
#define FMC_BCR2_CPSIZE_0   (0x1U << FMC_BCR2_CPSIZE_Pos)
 
#define FMC_BCR2_CPSIZE_1   (0x2U << FMC_BCR2_CPSIZE_Pos)
 
#define FMC_BCR2_CPSIZE_2   (0x4U << FMC_BCR2_CPSIZE_Pos)
 
#define FMC_BCR2_CBURSTRW_Msk   (0x1U << FMC_BCR2_CBURSTRW_Pos)
 
#define FMC_BCR2_CBURSTRW   FMC_BCR2_CBURSTRW_Msk
 
#define FMC_BCR3_MBKEN_Msk   (0x1U << FMC_BCR3_MBKEN_Pos)
 
#define FMC_BCR3_MBKEN   FMC_BCR3_MBKEN_Msk
 
#define FMC_BCR3_MUXEN_Msk   (0x1U << FMC_BCR3_MUXEN_Pos)
 
#define FMC_BCR3_MUXEN   FMC_BCR3_MUXEN_Msk
 
#define FMC_BCR3_MTYP_Msk   (0x3U << FMC_BCR3_MTYP_Pos)
 
#define FMC_BCR3_MTYP   FMC_BCR3_MTYP_Msk
 
#define FMC_BCR3_MTYP_0   (0x1U << FMC_BCR3_MTYP_Pos)
 
#define FMC_BCR3_MTYP_1   (0x2U << FMC_BCR3_MTYP_Pos)
 
#define FMC_BCR3_MWID_Msk   (0x3U << FMC_BCR3_MWID_Pos)
 
#define FMC_BCR3_MWID   FMC_BCR3_MWID_Msk
 
#define FMC_BCR3_MWID_0   (0x1U << FMC_BCR3_MWID_Pos)
 
#define FMC_BCR3_MWID_1   (0x2U << FMC_BCR3_MWID_Pos)
 
#define FMC_BCR3_FACCEN_Msk   (0x1U << FMC_BCR3_FACCEN_Pos)
 
#define FMC_BCR3_FACCEN   FMC_BCR3_FACCEN_Msk
 
#define FMC_BCR3_BURSTEN_Msk   (0x1U << FMC_BCR3_BURSTEN_Pos)
 
#define FMC_BCR3_BURSTEN   FMC_BCR3_BURSTEN_Msk
 
#define FMC_BCR3_WAITPOL_Msk   (0x1U << FMC_BCR3_WAITPOL_Pos)
 
#define FMC_BCR3_WAITPOL   FMC_BCR3_WAITPOL_Msk
 
#define FMC_BCR3_WRAPMOD_Msk   (0x1U << FMC_BCR3_WRAPMOD_Pos)
 
#define FMC_BCR3_WRAPMOD   FMC_BCR3_WRAPMOD_Msk
 
#define FMC_BCR3_WAITCFG_Msk   (0x1U << FMC_BCR3_WAITCFG_Pos)
 
#define FMC_BCR3_WAITCFG   FMC_BCR3_WAITCFG_Msk
 
#define FMC_BCR3_WREN_Msk   (0x1U << FMC_BCR3_WREN_Pos)
 
#define FMC_BCR3_WREN   FMC_BCR3_WREN_Msk
 
#define FMC_BCR3_WAITEN_Msk   (0x1U << FMC_BCR3_WAITEN_Pos)
 
#define FMC_BCR3_WAITEN   FMC_BCR3_WAITEN_Msk
 
#define FMC_BCR3_EXTMOD_Msk   (0x1U << FMC_BCR3_EXTMOD_Pos)
 
#define FMC_BCR3_EXTMOD   FMC_BCR3_EXTMOD_Msk
 
#define FMC_BCR3_ASYNCWAIT_Msk   (0x1U << FMC_BCR3_ASYNCWAIT_Pos)
 
#define FMC_BCR3_ASYNCWAIT   FMC_BCR3_ASYNCWAIT_Msk
 
#define FMC_BCR3_CPSIZE_Msk   (0x7U << FMC_BCR3_CPSIZE_Pos)
 
#define FMC_BCR3_CPSIZE   FMC_BCR3_CPSIZE_Msk
 
#define FMC_BCR3_CPSIZE_0   (0x1U << FMC_BCR3_CPSIZE_Pos)
 
#define FMC_BCR3_CPSIZE_1   (0x2U << FMC_BCR3_CPSIZE_Pos)
 
#define FMC_BCR3_CPSIZE_2   (0x4U << FMC_BCR3_CPSIZE_Pos)
 
#define FMC_BCR3_CBURSTRW_Msk   (0x1U << FMC_BCR3_CBURSTRW_Pos)
 
#define FMC_BCR3_CBURSTRW   FMC_BCR3_CBURSTRW_Msk
 
#define FMC_BCR4_MBKEN_Msk   (0x1U << FMC_BCR4_MBKEN_Pos)
 
#define FMC_BCR4_MBKEN   FMC_BCR4_MBKEN_Msk
 
#define FMC_BCR4_MUXEN_Msk   (0x1U << FMC_BCR4_MUXEN_Pos)
 
#define FMC_BCR4_MUXEN   FMC_BCR4_MUXEN_Msk
 
#define FMC_BCR4_MTYP_Msk   (0x3U << FMC_BCR4_MTYP_Pos)
 
#define FMC_BCR4_MTYP   FMC_BCR4_MTYP_Msk
 
#define FMC_BCR4_MTYP_0   (0x1U << FMC_BCR4_MTYP_Pos)
 
#define FMC_BCR4_MTYP_1   (0x2U << FMC_BCR4_MTYP_Pos)
 
#define FMC_BCR4_MWID_Msk   (0x3U << FMC_BCR4_MWID_Pos)
 
#define FMC_BCR4_MWID   FMC_BCR4_MWID_Msk
 
#define FMC_BCR4_MWID_0   (0x1U << FMC_BCR4_MWID_Pos)
 
#define FMC_BCR4_MWID_1   (0x2U << FMC_BCR4_MWID_Pos)
 
#define FMC_BCR4_FACCEN_Msk   (0x1U << FMC_BCR4_FACCEN_Pos)
 
#define FMC_BCR4_FACCEN   FMC_BCR4_FACCEN_Msk
 
#define FMC_BCR4_BURSTEN_Msk   (0x1U << FMC_BCR4_BURSTEN_Pos)
 
#define FMC_BCR4_BURSTEN   FMC_BCR4_BURSTEN_Msk
 
#define FMC_BCR4_WAITPOL_Msk   (0x1U << FMC_BCR4_WAITPOL_Pos)
 
#define FMC_BCR4_WAITPOL   FMC_BCR4_WAITPOL_Msk
 
#define FMC_BCR4_WRAPMOD_Msk   (0x1U << FMC_BCR4_WRAPMOD_Pos)
 
#define FMC_BCR4_WRAPMOD   FMC_BCR4_WRAPMOD_Msk
 
#define FMC_BCR4_WAITCFG_Msk   (0x1U << FMC_BCR4_WAITCFG_Pos)
 
#define FMC_BCR4_WAITCFG   FMC_BCR4_WAITCFG_Msk
 
#define FMC_BCR4_WREN_Msk   (0x1U << FMC_BCR4_WREN_Pos)
 
#define FMC_BCR4_WREN   FMC_BCR4_WREN_Msk
 
#define FMC_BCR4_WAITEN_Msk   (0x1U << FMC_BCR4_WAITEN_Pos)
 
#define FMC_BCR4_WAITEN   FMC_BCR4_WAITEN_Msk
 
#define FMC_BCR4_EXTMOD_Msk   (0x1U << FMC_BCR4_EXTMOD_Pos)
 
#define FMC_BCR4_EXTMOD   FMC_BCR4_EXTMOD_Msk
 
#define FMC_BCR4_ASYNCWAIT_Msk   (0x1U << FMC_BCR4_ASYNCWAIT_Pos)
 
#define FMC_BCR4_ASYNCWAIT   FMC_BCR4_ASYNCWAIT_Msk
 
#define FMC_BCR4_CPSIZE_Msk   (0x7U << FMC_BCR4_CPSIZE_Pos)
 
#define FMC_BCR4_CPSIZE   FMC_BCR4_CPSIZE_Msk
 
#define FMC_BCR4_CPSIZE_0   (0x1U << FMC_BCR4_CPSIZE_Pos)
 
#define FMC_BCR4_CPSIZE_1   (0x2U << FMC_BCR4_CPSIZE_Pos)
 
#define FMC_BCR4_CPSIZE_2   (0x4U << FMC_BCR4_CPSIZE_Pos)
 
#define FMC_BCR4_CBURSTRW_Msk   (0x1U << FMC_BCR4_CBURSTRW_Pos)
 
#define FMC_BCR4_CBURSTRW   FMC_BCR4_CBURSTRW_Msk
 
#define FMC_BTR1_ADDSET_Msk   (0xFU << FMC_BTR1_ADDSET_Pos)
 
#define FMC_BTR1_ADDSET   FMC_BTR1_ADDSET_Msk
 
#define FMC_BTR1_ADDSET_0   (0x1U << FMC_BTR1_ADDSET_Pos)
 
#define FMC_BTR1_ADDSET_1   (0x2U << FMC_BTR1_ADDSET_Pos)
 
#define FMC_BTR1_ADDSET_2   (0x4U << FMC_BTR1_ADDSET_Pos)
 
#define FMC_BTR1_ADDSET_3   (0x8U << FMC_BTR1_ADDSET_Pos)
 
#define FMC_BTR1_ADDHLD_Msk   (0xFU << FMC_BTR1_ADDHLD_Pos)
 
#define FMC_BTR1_ADDHLD   FMC_BTR1_ADDHLD_Msk
 
#define FMC_BTR1_ADDHLD_0   (0x1U << FMC_BTR1_ADDHLD_Pos)
 
#define FMC_BTR1_ADDHLD_1   (0x2U << FMC_BTR1_ADDHLD_Pos)
 
#define FMC_BTR1_ADDHLD_2   (0x4U << FMC_BTR1_ADDHLD_Pos)
 
#define FMC_BTR1_ADDHLD_3   (0x8U << FMC_BTR1_ADDHLD_Pos)
 
#define FMC_BTR1_DATAST_Msk   (0xFFU << FMC_BTR1_DATAST_Pos)
 
#define FMC_BTR1_DATAST   FMC_BTR1_DATAST_Msk
 
#define FMC_BTR1_DATAST_0   (0x01U << FMC_BTR1_DATAST_Pos)
 
#define FMC_BTR1_DATAST_1   (0x02U << FMC_BTR1_DATAST_Pos)
 
#define FMC_BTR1_DATAST_2   (0x04U << FMC_BTR1_DATAST_Pos)
 
#define FMC_BTR1_DATAST_3   (0x08U << FMC_BTR1_DATAST_Pos)
 
#define FMC_BTR1_DATAST_4   (0x10U << FMC_BTR1_DATAST_Pos)
 
#define FMC_BTR1_DATAST_5   (0x20U << FMC_BTR1_DATAST_Pos)
 
#define FMC_BTR1_DATAST_6   (0x40U << FMC_BTR1_DATAST_Pos)
 
#define FMC_BTR1_DATAST_7   (0x80U << FMC_BTR1_DATAST_Pos)
 
#define FMC_BTR1_BUSTURN_Msk   (0xFU << FMC_BTR1_BUSTURN_Pos)
 
#define FMC_BTR1_BUSTURN   FMC_BTR1_BUSTURN_Msk
 
#define FMC_BTR1_BUSTURN_0   (0x1U << FMC_BTR1_BUSTURN_Pos)
 
#define FMC_BTR1_BUSTURN_1   (0x2U << FMC_BTR1_BUSTURN_Pos)
 
#define FMC_BTR1_BUSTURN_2   (0x4U << FMC_BTR1_BUSTURN_Pos)
 
#define FMC_BTR1_BUSTURN_3   (0x8U << FMC_BTR1_BUSTURN_Pos)
 
#define FMC_BTR1_CLKDIV_Msk   (0xFU << FMC_BTR1_CLKDIV_Pos)
 
#define FMC_BTR1_CLKDIV   FMC_BTR1_CLKDIV_Msk
 
#define FMC_BTR1_CLKDIV_0   (0x1U << FMC_BTR1_CLKDIV_Pos)
 
#define FMC_BTR1_CLKDIV_1   (0x2U << FMC_BTR1_CLKDIV_Pos)
 
#define FMC_BTR1_CLKDIV_2   (0x4U << FMC_BTR1_CLKDIV_Pos)
 
#define FMC_BTR1_CLKDIV_3   (0x8U << FMC_BTR1_CLKDIV_Pos)
 
#define FMC_BTR1_DATLAT_Msk   (0xFU << FMC_BTR1_DATLAT_Pos)
 
#define FMC_BTR1_DATLAT   FMC_BTR1_DATLAT_Msk
 
#define FMC_BTR1_DATLAT_0   (0x1U << FMC_BTR1_DATLAT_Pos)
 
#define FMC_BTR1_DATLAT_1   (0x2U << FMC_BTR1_DATLAT_Pos)
 
#define FMC_BTR1_DATLAT_2   (0x4U << FMC_BTR1_DATLAT_Pos)
 
#define FMC_BTR1_DATLAT_3   (0x8U << FMC_BTR1_DATLAT_Pos)
 
#define FMC_BTR1_ACCMOD_Msk   (0x3U << FMC_BTR1_ACCMOD_Pos)
 
#define FMC_BTR1_ACCMOD   FMC_BTR1_ACCMOD_Msk
 
#define FMC_BTR1_ACCMOD_0   (0x1U << FMC_BTR1_ACCMOD_Pos)
 
#define FMC_BTR1_ACCMOD_1   (0x2U << FMC_BTR1_ACCMOD_Pos)
 
#define FMC_BTR2_ADDSET_Msk   (0xFU << FMC_BTR2_ADDSET_Pos)
 
#define FMC_BTR2_ADDSET   FMC_BTR2_ADDSET_Msk
 
#define FMC_BTR2_ADDSET_0   (0x1U << FMC_BTR2_ADDSET_Pos)
 
#define FMC_BTR2_ADDSET_1   (0x2U << FMC_BTR2_ADDSET_Pos)
 
#define FMC_BTR2_ADDSET_2   (0x4U << FMC_BTR2_ADDSET_Pos)
 
#define FMC_BTR2_ADDSET_3   (0x8U << FMC_BTR2_ADDSET_Pos)
 
#define FMC_BTR2_ADDHLD_Msk   (0xFU << FMC_BTR2_ADDHLD_Pos)
 
#define FMC_BTR2_ADDHLD   FMC_BTR2_ADDHLD_Msk
 
#define FMC_BTR2_ADDHLD_0   (0x1U << FMC_BTR2_ADDHLD_Pos)
 
#define FMC_BTR2_ADDHLD_1   (0x2U << FMC_BTR2_ADDHLD_Pos)
 
#define FMC_BTR2_ADDHLD_2   (0x4U << FMC_BTR2_ADDHLD_Pos)
 
#define FMC_BTR2_ADDHLD_3   (0x8U << FMC_BTR2_ADDHLD_Pos)
 
#define FMC_BTR2_DATAST_Msk   (0xFFU << FMC_BTR2_DATAST_Pos)
 
#define FMC_BTR2_DATAST   FMC_BTR2_DATAST_Msk
 
#define FMC_BTR2_DATAST_0   (0x01U << FMC_BTR2_DATAST_Pos)
 
#define FMC_BTR2_DATAST_1   (0x02U << FMC_BTR2_DATAST_Pos)
 
#define FMC_BTR2_DATAST_2   (0x04U << FMC_BTR2_DATAST_Pos)
 
#define FMC_BTR2_DATAST_3   (0x08U << FMC_BTR2_DATAST_Pos)
 
#define FMC_BTR2_DATAST_4   (0x10U << FMC_BTR2_DATAST_Pos)
 
#define FMC_BTR2_DATAST_5   (0x20U << FMC_BTR2_DATAST_Pos)
 
#define FMC_BTR2_DATAST_6   (0x40U << FMC_BTR2_DATAST_Pos)
 
#define FMC_BTR2_DATAST_7   (0x80U << FMC_BTR2_DATAST_Pos)
 
#define FMC_BTR2_BUSTURN_Msk   (0xFU << FMC_BTR2_BUSTURN_Pos)
 
#define FMC_BTR2_BUSTURN   FMC_BTR2_BUSTURN_Msk
 
#define FMC_BTR2_BUSTURN_0   (0x1U << FMC_BTR2_BUSTURN_Pos)
 
#define FMC_BTR2_BUSTURN_1   (0x2U << FMC_BTR2_BUSTURN_Pos)
 
#define FMC_BTR2_BUSTURN_2   (0x4U << FMC_BTR2_BUSTURN_Pos)
 
#define FMC_BTR2_BUSTURN_3   (0x8U << FMC_BTR2_BUSTURN_Pos)
 
#define FMC_BTR2_CLKDIV_Msk   (0xFU << FMC_BTR2_CLKDIV_Pos)
 
#define FMC_BTR2_CLKDIV   FMC_BTR2_CLKDIV_Msk
 
#define FMC_BTR2_CLKDIV_0   (0x1U << FMC_BTR2_CLKDIV_Pos)
 
#define FMC_BTR2_CLKDIV_1   (0x2U << FMC_BTR2_CLKDIV_Pos)
 
#define FMC_BTR2_CLKDIV_2   (0x4U << FMC_BTR2_CLKDIV_Pos)
 
#define FMC_BTR2_CLKDIV_3   (0x8U << FMC_BTR2_CLKDIV_Pos)
 
#define FMC_BTR2_DATLAT_Msk   (0xFU << FMC_BTR2_DATLAT_Pos)
 
#define FMC_BTR2_DATLAT   FMC_BTR2_DATLAT_Msk
 
#define FMC_BTR2_DATLAT_0   (0x1U << FMC_BTR2_DATLAT_Pos)
 
#define FMC_BTR2_DATLAT_1   (0x2U << FMC_BTR2_DATLAT_Pos)
 
#define FMC_BTR2_DATLAT_2   (0x4U << FMC_BTR2_DATLAT_Pos)
 
#define FMC_BTR2_DATLAT_3   (0x8U << FMC_BTR2_DATLAT_Pos)
 
#define FMC_BTR2_ACCMOD_Msk   (0x3U << FMC_BTR2_ACCMOD_Pos)
 
#define FMC_BTR2_ACCMOD   FMC_BTR2_ACCMOD_Msk
 
#define FMC_BTR2_ACCMOD_0   (0x1U << FMC_BTR2_ACCMOD_Pos)
 
#define FMC_BTR2_ACCMOD_1   (0x2U << FMC_BTR2_ACCMOD_Pos)
 
#define FMC_BTR3_ADDSET_Msk   (0xFU << FMC_BTR3_ADDSET_Pos)
 
#define FMC_BTR3_ADDSET   FMC_BTR3_ADDSET_Msk
 
#define FMC_BTR3_ADDSET_0   (0x1U << FMC_BTR3_ADDSET_Pos)
 
#define FMC_BTR3_ADDSET_1   (0x2U << FMC_BTR3_ADDSET_Pos)
 
#define FMC_BTR3_ADDSET_2   (0x4U << FMC_BTR3_ADDSET_Pos)
 
#define FMC_BTR3_ADDSET_3   (0x8U << FMC_BTR3_ADDSET_Pos)
 
#define FMC_BTR3_ADDHLD_Msk   (0xFU << FMC_BTR3_ADDHLD_Pos)
 
#define FMC_BTR3_ADDHLD   FMC_BTR3_ADDHLD_Msk
 
#define FMC_BTR3_ADDHLD_0   (0x1U << FMC_BTR3_ADDHLD_Pos)
 
#define FMC_BTR3_ADDHLD_1   (0x2U << FMC_BTR3_ADDHLD_Pos)
 
#define FMC_BTR3_ADDHLD_2   (0x4U << FMC_BTR3_ADDHLD_Pos)
 
#define FMC_BTR3_ADDHLD_3   (0x8U << FMC_BTR3_ADDHLD_Pos)
 
#define FMC_BTR3_DATAST_Msk   (0xFFU << FMC_BTR3_DATAST_Pos)
 
#define FMC_BTR3_DATAST   FMC_BTR3_DATAST_Msk
 
#define FMC_BTR3_DATAST_0   (0x01U << FMC_BTR3_DATAST_Pos)
 
#define FMC_BTR3_DATAST_1   (0x02U << FMC_BTR3_DATAST_Pos)
 
#define FMC_BTR3_DATAST_2   (0x04U << FMC_BTR3_DATAST_Pos)
 
#define FMC_BTR3_DATAST_3   (0x08U << FMC_BTR3_DATAST_Pos)
 
#define FMC_BTR3_DATAST_4   (0x10U << FMC_BTR3_DATAST_Pos)
 
#define FMC_BTR3_DATAST_5   (0x20U << FMC_BTR3_DATAST_Pos)
 
#define FMC_BTR3_DATAST_6   (0x40U << FMC_BTR3_DATAST_Pos)
 
#define FMC_BTR3_DATAST_7   (0x80U << FMC_BTR3_DATAST_Pos)
 
#define FMC_BTR3_BUSTURN_Msk   (0xFU << FMC_BTR3_BUSTURN_Pos)
 
#define FMC_BTR3_BUSTURN   FMC_BTR3_BUSTURN_Msk
 
#define FMC_BTR3_BUSTURN_0   (0x1U << FMC_BTR3_BUSTURN_Pos)
 
#define FMC_BTR3_BUSTURN_1   (0x2U << FMC_BTR3_BUSTURN_Pos)
 
#define FMC_BTR3_BUSTURN_2   (0x4U << FMC_BTR3_BUSTURN_Pos)
 
#define FMC_BTR3_BUSTURN_3   (0x8U << FMC_BTR3_BUSTURN_Pos)
 
#define FMC_BTR3_CLKDIV_Msk   (0xFU << FMC_BTR3_CLKDIV_Pos)
 
#define FMC_BTR3_CLKDIV   FMC_BTR3_CLKDIV_Msk
 
#define FMC_BTR3_CLKDIV_0   (0x1U << FMC_BTR3_CLKDIV_Pos)
 
#define FMC_BTR3_CLKDIV_1   (0x2U << FMC_BTR3_CLKDIV_Pos)
 
#define FMC_BTR3_CLKDIV_2   (0x4U << FMC_BTR3_CLKDIV_Pos)
 
#define FMC_BTR3_CLKDIV_3   (0x8U << FMC_BTR3_CLKDIV_Pos)
 
#define FMC_BTR3_DATLAT_Msk   (0xFU << FMC_BTR3_DATLAT_Pos)
 
#define FMC_BTR3_DATLAT   FMC_BTR3_DATLAT_Msk
 
#define FMC_BTR3_DATLAT_0   (0x1U << FMC_BTR3_DATLAT_Pos)
 
#define FMC_BTR3_DATLAT_1   (0x2U << FMC_BTR3_DATLAT_Pos)
 
#define FMC_BTR3_DATLAT_2   (0x4U << FMC_BTR3_DATLAT_Pos)
 
#define FMC_BTR3_DATLAT_3   (0x8U << FMC_BTR3_DATLAT_Pos)
 
#define FMC_BTR3_ACCMOD_Msk   (0x3U << FMC_BTR3_ACCMOD_Pos)
 
#define FMC_BTR3_ACCMOD   FMC_BTR3_ACCMOD_Msk
 
#define FMC_BTR3_ACCMOD_0   (0x1U << FMC_BTR3_ACCMOD_Pos)
 
#define FMC_BTR3_ACCMOD_1   (0x2U << FMC_BTR3_ACCMOD_Pos)
 
#define FMC_BTR4_ADDSET_Msk   (0xFU << FMC_BTR4_ADDSET_Pos)
 
#define FMC_BTR4_ADDSET   FMC_BTR4_ADDSET_Msk
 
#define FMC_BTR4_ADDSET_0   (0x1U << FMC_BTR4_ADDSET_Pos)
 
#define FMC_BTR4_ADDSET_1   (0x2U << FMC_BTR4_ADDSET_Pos)
 
#define FMC_BTR4_ADDSET_2   (0x4U << FMC_BTR4_ADDSET_Pos)
 
#define FMC_BTR4_ADDSET_3   (0x8U << FMC_BTR4_ADDSET_Pos)
 
#define FMC_BTR4_ADDHLD_Msk   (0xFU << FMC_BTR4_ADDHLD_Pos)
 
#define FMC_BTR4_ADDHLD   FMC_BTR4_ADDHLD_Msk
 
#define FMC_BTR4_ADDHLD_0   (0x1U << FMC_BTR4_ADDHLD_Pos)
 
#define FMC_BTR4_ADDHLD_1   (0x2U << FMC_BTR4_ADDHLD_Pos)
 
#define FMC_BTR4_ADDHLD_2   (0x4U << FMC_BTR4_ADDHLD_Pos)
 
#define FMC_BTR4_ADDHLD_3   (0x8U << FMC_BTR4_ADDHLD_Pos)
 
#define FMC_BTR4_DATAST_Msk   (0xFFU << FMC_BTR4_DATAST_Pos)
 
#define FMC_BTR4_DATAST   FMC_BTR4_DATAST_Msk
 
#define FMC_BTR4_DATAST_0   (0x01U << FMC_BTR4_DATAST_Pos)
 
#define FMC_BTR4_DATAST_1   (0x02U << FMC_BTR4_DATAST_Pos)
 
#define FMC_BTR4_DATAST_2   (0x04U << FMC_BTR4_DATAST_Pos)
 
#define FMC_BTR4_DATAST_3   (0x08U << FMC_BTR4_DATAST_Pos)
 
#define FMC_BTR4_DATAST_4   (0x10U << FMC_BTR4_DATAST_Pos)
 
#define FMC_BTR4_DATAST_5   (0x20U << FMC_BTR4_DATAST_Pos)
 
#define FMC_BTR4_DATAST_6   (0x40U << FMC_BTR4_DATAST_Pos)
 
#define FMC_BTR4_DATAST_7   (0x80U << FMC_BTR4_DATAST_Pos)
 
#define FMC_BTR4_BUSTURN_Msk   (0xFU << FMC_BTR4_BUSTURN_Pos)
 
#define FMC_BTR4_BUSTURN   FMC_BTR4_BUSTURN_Msk
 
#define FMC_BTR4_BUSTURN_0   (0x1U << FMC_BTR4_BUSTURN_Pos)
 
#define FMC_BTR4_BUSTURN_1   (0x2U << FMC_BTR4_BUSTURN_Pos)
 
#define FMC_BTR4_BUSTURN_2   (0x4U << FMC_BTR4_BUSTURN_Pos)
 
#define FMC_BTR4_BUSTURN_3   (0x8U << FMC_BTR4_BUSTURN_Pos)
 
#define FMC_BTR4_CLKDIV_Msk   (0xFU << FMC_BTR4_CLKDIV_Pos)
 
#define FMC_BTR4_CLKDIV   FMC_BTR4_CLKDIV_Msk
 
#define FMC_BTR4_CLKDIV_0   (0x1U << FMC_BTR4_CLKDIV_Pos)
 
#define FMC_BTR4_CLKDIV_1   (0x2U << FMC_BTR4_CLKDIV_Pos)
 
#define FMC_BTR4_CLKDIV_2   (0x4U << FMC_BTR4_CLKDIV_Pos)
 
#define FMC_BTR4_CLKDIV_3   (0x8U << FMC_BTR4_CLKDIV_Pos)
 
#define FMC_BTR4_DATLAT_Msk   (0xFU << FMC_BTR4_DATLAT_Pos)
 
#define FMC_BTR4_DATLAT   FMC_BTR4_DATLAT_Msk
 
#define FMC_BTR4_DATLAT_0   (0x1U << FMC_BTR4_DATLAT_Pos)
 
#define FMC_BTR4_DATLAT_1   (0x2U << FMC_BTR4_DATLAT_Pos)
 
#define FMC_BTR4_DATLAT_2   (0x4U << FMC_BTR4_DATLAT_Pos)
 
#define FMC_BTR4_DATLAT_3   (0x8U << FMC_BTR4_DATLAT_Pos)
 
#define FMC_BTR4_ACCMOD_Msk   (0x3U << FMC_BTR4_ACCMOD_Pos)
 
#define FMC_BTR4_ACCMOD   FMC_BTR4_ACCMOD_Msk
 
#define FMC_BTR4_ACCMOD_0   (0x1U << FMC_BTR4_ACCMOD_Pos)
 
#define FMC_BTR4_ACCMOD_1   (0x2U << FMC_BTR4_ACCMOD_Pos)
 
#define FMC_BWTR1_ADDSET_Msk   (0xFU << FMC_BWTR1_ADDSET_Pos)
 
#define FMC_BWTR1_ADDSET   FMC_BWTR1_ADDSET_Msk
 
#define FMC_BWTR1_ADDSET_0   (0x1U << FMC_BWTR1_ADDSET_Pos)
 
#define FMC_BWTR1_ADDSET_1   (0x2U << FMC_BWTR1_ADDSET_Pos)
 
#define FMC_BWTR1_ADDSET_2   (0x4U << FMC_BWTR1_ADDSET_Pos)
 
#define FMC_BWTR1_ADDSET_3   (0x8U << FMC_BWTR1_ADDSET_Pos)
 
#define FMC_BWTR1_ADDHLD_Msk   (0xFU << FMC_BWTR1_ADDHLD_Pos)
 
#define FMC_BWTR1_ADDHLD   FMC_BWTR1_ADDHLD_Msk
 
#define FMC_BWTR1_ADDHLD_0   (0x1U << FMC_BWTR1_ADDHLD_Pos)
 
#define FMC_BWTR1_ADDHLD_1   (0x2U << FMC_BWTR1_ADDHLD_Pos)
 
#define FMC_BWTR1_ADDHLD_2   (0x4U << FMC_BWTR1_ADDHLD_Pos)
 
#define FMC_BWTR1_ADDHLD_3   (0x8U << FMC_BWTR1_ADDHLD_Pos)
 
#define FMC_BWTR1_DATAST_Msk   (0xFFU << FMC_BWTR1_DATAST_Pos)
 
#define FMC_BWTR1_DATAST   FMC_BWTR1_DATAST_Msk
 
#define FMC_BWTR1_DATAST_0   (0x01U << FMC_BWTR1_DATAST_Pos)
 
#define FMC_BWTR1_DATAST_1   (0x02U << FMC_BWTR1_DATAST_Pos)
 
#define FMC_BWTR1_DATAST_2   (0x04U << FMC_BWTR1_DATAST_Pos)
 
#define FMC_BWTR1_DATAST_3   (0x08U << FMC_BWTR1_DATAST_Pos)
 
#define FMC_BWTR1_DATAST_4   (0x10U << FMC_BWTR1_DATAST_Pos)
 
#define FMC_BWTR1_DATAST_5   (0x20U << FMC_BWTR1_DATAST_Pos)
 
#define FMC_BWTR1_DATAST_6   (0x40U << FMC_BWTR1_DATAST_Pos)
 
#define FMC_BWTR1_DATAST_7   (0x80U << FMC_BWTR1_DATAST_Pos)
 
#define FMC_BWTR1_BUSTURN_Msk   (0xFU << FMC_BWTR1_BUSTURN_Pos)
 
#define FMC_BWTR1_BUSTURN   FMC_BWTR1_BUSTURN_Msk
 
#define FMC_BWTR1_BUSTURN_0   (0x1U << FMC_BWTR1_BUSTURN_Pos)
 
#define FMC_BWTR1_BUSTURN_1   (0x2U << FMC_BWTR1_BUSTURN_Pos)
 
#define FMC_BWTR1_BUSTURN_2   (0x4U << FMC_BWTR1_BUSTURN_Pos)
 
#define FMC_BWTR1_BUSTURN_3   (0x8U << FMC_BWTR1_BUSTURN_Pos)
 
#define FMC_BWTR1_ACCMOD_Msk   (0x3U << FMC_BWTR1_ACCMOD_Pos)
 
#define FMC_BWTR1_ACCMOD   FMC_BWTR1_ACCMOD_Msk
 
#define FMC_BWTR1_ACCMOD_0   (0x1U << FMC_BWTR1_ACCMOD_Pos)
 
#define FMC_BWTR1_ACCMOD_1   (0x2U << FMC_BWTR1_ACCMOD_Pos)
 
#define FMC_BWTR2_ADDSET_Msk   (0xFU << FMC_BWTR2_ADDSET_Pos)
 
#define FMC_BWTR2_ADDSET   FMC_BWTR2_ADDSET_Msk
 
#define FMC_BWTR2_ADDSET_0   (0x1U << FMC_BWTR2_ADDSET_Pos)
 
#define FMC_BWTR2_ADDSET_1   (0x2U << FMC_BWTR2_ADDSET_Pos)
 
#define FMC_BWTR2_ADDSET_2   (0x4U << FMC_BWTR2_ADDSET_Pos)
 
#define FMC_BWTR2_ADDSET_3   (0x8U << FMC_BWTR2_ADDSET_Pos)
 
#define FMC_BWTR2_ADDHLD_Msk   (0xFU << FMC_BWTR2_ADDHLD_Pos)
 
#define FMC_BWTR2_ADDHLD   FMC_BWTR2_ADDHLD_Msk
 
#define FMC_BWTR2_ADDHLD_0   (0x1U << FMC_BWTR2_ADDHLD_Pos)
 
#define FMC_BWTR2_ADDHLD_1   (0x2U << FMC_BWTR2_ADDHLD_Pos)
 
#define FMC_BWTR2_ADDHLD_2   (0x4U << FMC_BWTR2_ADDHLD_Pos)
 
#define FMC_BWTR2_ADDHLD_3   (0x8U << FMC_BWTR2_ADDHLD_Pos)
 
#define FMC_BWTR2_DATAST_Msk   (0xFFU << FMC_BWTR2_DATAST_Pos)
 
#define FMC_BWTR2_DATAST   FMC_BWTR2_DATAST_Msk
 
#define FMC_BWTR2_DATAST_0   (0x01U << FMC_BWTR2_DATAST_Pos)
 
#define FMC_BWTR2_DATAST_1   (0x02U << FMC_BWTR2_DATAST_Pos)
 
#define FMC_BWTR2_DATAST_2   (0x04U << FMC_BWTR2_DATAST_Pos)
 
#define FMC_BWTR2_DATAST_3   (0x08U << FMC_BWTR2_DATAST_Pos)
 
#define FMC_BWTR2_DATAST_4   (0x10U << FMC_BWTR2_DATAST_Pos)
 
#define FMC_BWTR2_DATAST_5   (0x20U << FMC_BWTR2_DATAST_Pos)
 
#define FMC_BWTR2_DATAST_6   (0x40U << FMC_BWTR2_DATAST_Pos)
 
#define FMC_BWTR2_DATAST_7   (0x80U << FMC_BWTR2_DATAST_Pos)
 
#define FMC_BWTR2_BUSTURN_Msk   (0xFU << FMC_BWTR2_BUSTURN_Pos)
 
#define FMC_BWTR2_BUSTURN   FMC_BWTR2_BUSTURN_Msk
 
#define FMC_BWTR2_BUSTURN_0   (0x1U << FMC_BWTR2_BUSTURN_Pos)
 
#define FMC_BWTR2_BUSTURN_1   (0x2U << FMC_BWTR2_BUSTURN_Pos)
 
#define FMC_BWTR2_BUSTURN_2   (0x4U << FMC_BWTR2_BUSTURN_Pos)
 
#define FMC_BWTR2_BUSTURN_3   (0x8U << FMC_BWTR2_BUSTURN_Pos)
 
#define FMC_BWTR2_ACCMOD_Msk   (0x3U << FMC_BWTR2_ACCMOD_Pos)
 
#define FMC_BWTR2_ACCMOD   FMC_BWTR2_ACCMOD_Msk
 
#define FMC_BWTR2_ACCMOD_0   (0x1U << FMC_BWTR2_ACCMOD_Pos)
 
#define FMC_BWTR2_ACCMOD_1   (0x2U << FMC_BWTR2_ACCMOD_Pos)
 
#define FMC_BWTR3_ADDSET_Msk   (0xFU << FMC_BWTR3_ADDSET_Pos)
 
#define FMC_BWTR3_ADDSET   FMC_BWTR3_ADDSET_Msk
 
#define FMC_BWTR3_ADDSET_0   (0x1U << FMC_BWTR3_ADDSET_Pos)
 
#define FMC_BWTR3_ADDSET_1   (0x2U << FMC_BWTR3_ADDSET_Pos)
 
#define FMC_BWTR3_ADDSET_2   (0x4U << FMC_BWTR3_ADDSET_Pos)
 
#define FMC_BWTR3_ADDSET_3   (0x8U << FMC_BWTR3_ADDSET_Pos)
 
#define FMC_BWTR3_ADDHLD_Msk   (0xFU << FMC_BWTR3_ADDHLD_Pos)
 
#define FMC_BWTR3_ADDHLD   FMC_BWTR3_ADDHLD_Msk
 
#define FMC_BWTR3_ADDHLD_0   (0x1U << FMC_BWTR3_ADDHLD_Pos)
 
#define FMC_BWTR3_ADDHLD_1   (0x2U << FMC_BWTR3_ADDHLD_Pos)
 
#define FMC_BWTR3_ADDHLD_2   (0x4U << FMC_BWTR3_ADDHLD_Pos)
 
#define FMC_BWTR3_ADDHLD_3   (0x8U << FMC_BWTR3_ADDHLD_Pos)
 
#define FMC_BWTR3_DATAST_Msk   (0xFFU << FMC_BWTR3_DATAST_Pos)
 
#define FMC_BWTR3_DATAST   FMC_BWTR3_DATAST_Msk
 
#define FMC_BWTR3_DATAST_0   (0x01U << FMC_BWTR3_DATAST_Pos)
 
#define FMC_BWTR3_DATAST_1   (0x02U << FMC_BWTR3_DATAST_Pos)
 
#define FMC_BWTR3_DATAST_2   (0x04U << FMC_BWTR3_DATAST_Pos)
 
#define FMC_BWTR3_DATAST_3   (0x08U << FMC_BWTR3_DATAST_Pos)
 
#define FMC_BWTR3_DATAST_4   (0x10U << FMC_BWTR3_DATAST_Pos)
 
#define FMC_BWTR3_DATAST_5   (0x20U << FMC_BWTR3_DATAST_Pos)
 
#define FMC_BWTR3_DATAST_6   (0x40U << FMC_BWTR3_DATAST_Pos)
 
#define FMC_BWTR3_DATAST_7   (0x80U << FMC_BWTR3_DATAST_Pos)
 
#define FMC_BWTR3_BUSTURN_Msk   (0xFU << FMC_BWTR3_BUSTURN_Pos)
 
#define FMC_BWTR3_BUSTURN   FMC_BWTR3_BUSTURN_Msk
 
#define FMC_BWTR3_BUSTURN_0   (0x1U << FMC_BWTR3_BUSTURN_Pos)
 
#define FMC_BWTR3_BUSTURN_1   (0x2U << FMC_BWTR3_BUSTURN_Pos)
 
#define FMC_BWTR3_BUSTURN_2   (0x4U << FMC_BWTR3_BUSTURN_Pos)
 
#define FMC_BWTR3_BUSTURN_3   (0x8U << FMC_BWTR3_BUSTURN_Pos)
 
#define FMC_BWTR3_ACCMOD_Msk   (0x3U << FMC_BWTR3_ACCMOD_Pos)
 
#define FMC_BWTR3_ACCMOD   FMC_BWTR3_ACCMOD_Msk
 
#define FMC_BWTR3_ACCMOD_0   (0x1U << FMC_BWTR3_ACCMOD_Pos)
 
#define FMC_BWTR3_ACCMOD_1   (0x2U << FMC_BWTR3_ACCMOD_Pos)
 
#define FMC_BWTR4_ADDSET_Msk   (0xFU << FMC_BWTR4_ADDSET_Pos)
 
#define FMC_BWTR4_ADDSET   FMC_BWTR4_ADDSET_Msk
 
#define FMC_BWTR4_ADDSET_0   (0x1U << FMC_BWTR4_ADDSET_Pos)
 
#define FMC_BWTR4_ADDSET_1   (0x2U << FMC_BWTR4_ADDSET_Pos)
 
#define FMC_BWTR4_ADDSET_2   (0x4U << FMC_BWTR4_ADDSET_Pos)
 
#define FMC_BWTR4_ADDSET_3   (0x8U << FMC_BWTR4_ADDSET_Pos)
 
#define FMC_BWTR4_ADDHLD_Msk   (0xFU << FMC_BWTR4_ADDHLD_Pos)
 
#define FMC_BWTR4_ADDHLD   FMC_BWTR4_ADDHLD_Msk
 
#define FMC_BWTR4_ADDHLD_0   (0x1U << FMC_BWTR4_ADDHLD_Pos)
 
#define FMC_BWTR4_ADDHLD_1   (0x2U << FMC_BWTR4_ADDHLD_Pos)
 
#define FMC_BWTR4_ADDHLD_2   (0x4U << FMC_BWTR4_ADDHLD_Pos)
 
#define FMC_BWTR4_ADDHLD_3   (0x8U << FMC_BWTR4_ADDHLD_Pos)
 
#define FMC_BWTR4_DATAST_Msk   (0xFFU << FMC_BWTR4_DATAST_Pos)
 
#define FMC_BWTR4_DATAST   FMC_BWTR4_DATAST_Msk
 
#define FMC_BWTR4_DATAST_0   (0x01U << FMC_BWTR4_DATAST_Pos)
 
#define FMC_BWTR4_DATAST_1   (0x02U << FMC_BWTR4_DATAST_Pos)
 
#define FMC_BWTR4_DATAST_2   (0x04U << FMC_BWTR4_DATAST_Pos)
 
#define FMC_BWTR4_DATAST_3   (0x08U << FMC_BWTR4_DATAST_Pos)
 
#define FMC_BWTR4_DATAST_4   (0x10U << FMC_BWTR4_DATAST_Pos)
 
#define FMC_BWTR4_DATAST_5   (0x20U << FMC_BWTR4_DATAST_Pos)
 
#define FMC_BWTR4_DATAST_6   (0x40U << FMC_BWTR4_DATAST_Pos)
 
#define FMC_BWTR4_DATAST_7   (0x80U << FMC_BWTR4_DATAST_Pos)
 
#define FMC_BWTR4_BUSTURN_Msk   (0xFU << FMC_BWTR4_BUSTURN_Pos)
 
#define FMC_BWTR4_BUSTURN   FMC_BWTR4_BUSTURN_Msk
 
#define FMC_BWTR4_BUSTURN_0   (0x1U << FMC_BWTR4_BUSTURN_Pos)
 
#define FMC_BWTR4_BUSTURN_1   (0x2U << FMC_BWTR4_BUSTURN_Pos)
 
#define FMC_BWTR4_BUSTURN_2   (0x4U << FMC_BWTR4_BUSTURN_Pos)
 
#define FMC_BWTR4_BUSTURN_3   (0x8U << FMC_BWTR4_BUSTURN_Pos)
 
#define FMC_BWTR4_ACCMOD_Msk   (0x3U << FMC_BWTR4_ACCMOD_Pos)
 
#define FMC_BWTR4_ACCMOD   FMC_BWTR4_ACCMOD_Msk
 
#define FMC_BWTR4_ACCMOD_0   (0x1U << FMC_BWTR4_ACCMOD_Pos)
 
#define FMC_BWTR4_ACCMOD_1   (0x2U << FMC_BWTR4_ACCMOD_Pos)
 
#define FMC_PCR_PWAITEN_Msk   (0x1U << FMC_PCR_PWAITEN_Pos)
 
#define FMC_PCR_PWAITEN   FMC_PCR_PWAITEN_Msk
 
#define FMC_PCR_PBKEN_Msk   (0x1U << FMC_PCR_PBKEN_Pos)
 
#define FMC_PCR_PBKEN   FMC_PCR_PBKEN_Msk
 
#define FMC_PCR_PTYP_Msk   (0x1U << FMC_PCR_PTYP_Pos)
 
#define FMC_PCR_PTYP   FMC_PCR_PTYP_Msk
 
#define FMC_PCR_PWID_Msk   (0x3U << FMC_PCR_PWID_Pos)
 
#define FMC_PCR_PWID   FMC_PCR_PWID_Msk
 
#define FMC_PCR_PWID_0   (0x1U << FMC_PCR_PWID_Pos)
 
#define FMC_PCR_PWID_1   (0x2U << FMC_PCR_PWID_Pos)
 
#define FMC_PCR_ECCEN_Msk   (0x1U << FMC_PCR_ECCEN_Pos)
 
#define FMC_PCR_ECCEN   FMC_PCR_ECCEN_Msk
 
#define FMC_PCR_TCLR_Msk   (0xFU << FMC_PCR_TCLR_Pos)
 
#define FMC_PCR_TCLR   FMC_PCR_TCLR_Msk
 
#define FMC_PCR_TCLR_0   (0x1U << FMC_PCR_TCLR_Pos)
 
#define FMC_PCR_TCLR_1   (0x2U << FMC_PCR_TCLR_Pos)
 
#define FMC_PCR_TCLR_2   (0x4U << FMC_PCR_TCLR_Pos)
 
#define FMC_PCR_TCLR_3   (0x8U << FMC_PCR_TCLR_Pos)
 
#define FMC_PCR_TAR_Msk   (0xFU << FMC_PCR_TAR_Pos)
 
#define FMC_PCR_TAR   FMC_PCR_TAR_Msk
 
#define FMC_PCR_TAR_0   (0x1U << FMC_PCR_TAR_Pos)
 
#define FMC_PCR_TAR_1   (0x2U << FMC_PCR_TAR_Pos)
 
#define FMC_PCR_TAR_2   (0x4U << FMC_PCR_TAR_Pos)
 
#define FMC_PCR_TAR_3   (0x8U << FMC_PCR_TAR_Pos)
 
#define FMC_PCR_ECCPS_Msk   (0x7U << FMC_PCR_ECCPS_Pos)
 
#define FMC_PCR_ECCPS   FMC_PCR_ECCPS_Msk
 
#define FMC_PCR_ECCPS_0   (0x1U << FMC_PCR_ECCPS_Pos)
 
#define FMC_PCR_ECCPS_1   (0x2U << FMC_PCR_ECCPS_Pos)
 
#define FMC_PCR_ECCPS_2   (0x4U << FMC_PCR_ECCPS_Pos)
 
#define FMC_SR_IRS_Msk   (0x1U << FMC_SR_IRS_Pos)
 
#define FMC_SR_IRS   FMC_SR_IRS_Msk
 
#define FMC_SR_ILS_Msk   (0x1U << FMC_SR_ILS_Pos)
 
#define FMC_SR_ILS   FMC_SR_ILS_Msk
 
#define FMC_SR_IFS_Msk   (0x1U << FMC_SR_IFS_Pos)
 
#define FMC_SR_IFS   FMC_SR_IFS_Msk
 
#define FMC_SR_IREN_Msk   (0x1U << FMC_SR_IREN_Pos)
 
#define FMC_SR_IREN   FMC_SR_IREN_Msk
 
#define FMC_SR_ILEN_Msk   (0x1U << FMC_SR_ILEN_Pos)
 
#define FMC_SR_ILEN   FMC_SR_ILEN_Msk
 
#define FMC_SR_IFEN_Msk   (0x1U << FMC_SR_IFEN_Pos)
 
#define FMC_SR_IFEN   FMC_SR_IFEN_Msk
 
#define FMC_SR_FEMPT_Msk   (0x1U << FMC_SR_FEMPT_Pos)
 
#define FMC_SR_FEMPT   FMC_SR_FEMPT_Msk
 
#define FMC_PMEM_MEMSET3_Msk   (0xFFU << FMC_PMEM_MEMSET3_Pos)
 
#define FMC_PMEM_MEMSET3   FMC_PMEM_MEMSET3_Msk
 
#define FMC_PMEM_MEMSET3_0   (0x01U << FMC_PMEM_MEMSET3_Pos)
 
#define FMC_PMEM_MEMSET3_1   (0x02U << FMC_PMEM_MEMSET3_Pos)
 
#define FMC_PMEM_MEMSET3_2   (0x04U << FMC_PMEM_MEMSET3_Pos)
 
#define FMC_PMEM_MEMSET3_3   (0x08U << FMC_PMEM_MEMSET3_Pos)
 
#define FMC_PMEM_MEMSET3_4   (0x10U << FMC_PMEM_MEMSET3_Pos)
 
#define FMC_PMEM_MEMSET3_5   (0x20U << FMC_PMEM_MEMSET3_Pos)
 
#define FMC_PMEM_MEMSET3_6   (0x40U << FMC_PMEM_MEMSET3_Pos)
 
#define FMC_PMEM_MEMSET3_7   (0x80U << FMC_PMEM_MEMSET3_Pos)
 
#define FMC_PMEM_MEMWAIT3_Msk   (0xFFU << FMC_PMEM_MEMWAIT3_Pos)
 
#define FMC_PMEM_MEMWAIT3   FMC_PMEM_MEMWAIT3_Msk
 
#define FMC_PMEM_MEMWAIT3_0   (0x01U << FMC_PMEM_MEMWAIT3_Pos)
 
#define FMC_PMEM_MEMWAIT3_1   (0x02U << FMC_PMEM_MEMWAIT3_Pos)
 
#define FMC_PMEM_MEMWAIT3_2   (0x04U << FMC_PMEM_MEMWAIT3_Pos)
 
#define FMC_PMEM_MEMWAIT3_3   (0x08U << FMC_PMEM_MEMWAIT3_Pos)
 
#define FMC_PMEM_MEMWAIT3_4   (0x10U << FMC_PMEM_MEMWAIT3_Pos)
 
#define FMC_PMEM_MEMWAIT3_5   (0x20U << FMC_PMEM_MEMWAIT3_Pos)
 
#define FMC_PMEM_MEMWAIT3_6   (0x40U << FMC_PMEM_MEMWAIT3_Pos)
 
#define FMC_PMEM_MEMWAIT3_7   (0x80U << FMC_PMEM_MEMWAIT3_Pos)
 
#define FMC_PMEM_MEMHOLD3_Msk   (0xFFU << FMC_PMEM_MEMHOLD3_Pos)
 
#define FMC_PMEM_MEMHOLD3   FMC_PMEM_MEMHOLD3_Msk
 
#define FMC_PMEM_MEMHOLD3_0   (0x01U << FMC_PMEM_MEMHOLD3_Pos)
 
#define FMC_PMEM_MEMHOLD3_1   (0x02U << FMC_PMEM_MEMHOLD3_Pos)
 
#define FMC_PMEM_MEMHOLD3_2   (0x04U << FMC_PMEM_MEMHOLD3_Pos)
 
#define FMC_PMEM_MEMHOLD3_3   (0x08U << FMC_PMEM_MEMHOLD3_Pos)
 
#define FMC_PMEM_MEMHOLD3_4   (0x10U << FMC_PMEM_MEMHOLD3_Pos)
 
#define FMC_PMEM_MEMHOLD3_5   (0x20U << FMC_PMEM_MEMHOLD3_Pos)
 
#define FMC_PMEM_MEMHOLD3_6   (0x40U << FMC_PMEM_MEMHOLD3_Pos)
 
#define FMC_PMEM_MEMHOLD3_7   (0x80U << FMC_PMEM_MEMHOLD3_Pos)
 
#define FMC_PMEM_MEMHIZ3_Msk   (0xFFU << FMC_PMEM_MEMHIZ3_Pos)
 
#define FMC_PMEM_MEMHIZ3   FMC_PMEM_MEMHIZ3_Msk
 
#define FMC_PMEM_MEMHIZ3_0   (0x01U << FMC_PMEM_MEMHIZ3_Pos)
 
#define FMC_PMEM_MEMHIZ3_1   (0x02U << FMC_PMEM_MEMHIZ3_Pos)
 
#define FMC_PMEM_MEMHIZ3_2   (0x04U << FMC_PMEM_MEMHIZ3_Pos)
 
#define FMC_PMEM_MEMHIZ3_3   (0x08U << FMC_PMEM_MEMHIZ3_Pos)
 
#define FMC_PMEM_MEMHIZ3_4   (0x10U << FMC_PMEM_MEMHIZ3_Pos)
 
#define FMC_PMEM_MEMHIZ3_5   (0x20U << FMC_PMEM_MEMHIZ3_Pos)
 
#define FMC_PMEM_MEMHIZ3_6   (0x40U << FMC_PMEM_MEMHIZ3_Pos)
 
#define FMC_PMEM_MEMHIZ3_7   (0x80U << FMC_PMEM_MEMHIZ3_Pos)
 
#define FMC_PATT_ATTSET3_Msk   (0xFFU << FMC_PATT_ATTSET3_Pos)
 
#define FMC_PATT_ATTSET3   FMC_PATT_ATTSET3_Msk
 
#define FMC_PATT_ATTSET3_0   (0x01U << FMC_PATT_ATTSET3_Pos)
 
#define FMC_PATT_ATTSET3_1   (0x02U << FMC_PATT_ATTSET3_Pos)
 
#define FMC_PATT_ATTSET3_2   (0x04U << FMC_PATT_ATTSET3_Pos)
 
#define FMC_PATT_ATTSET3_3   (0x08U << FMC_PATT_ATTSET3_Pos)
 
#define FMC_PATT_ATTSET3_4   (0x10U << FMC_PATT_ATTSET3_Pos)
 
#define FMC_PATT_ATTSET3_5   (0x20U << FMC_PATT_ATTSET3_Pos)
 
#define FMC_PATT_ATTSET3_6   (0x40U << FMC_PATT_ATTSET3_Pos)
 
#define FMC_PATT_ATTSET3_7   (0x80U << FMC_PATT_ATTSET3_Pos)
 
#define FMC_PATT_ATTWAIT3_Msk   (0xFFU << FMC_PATT_ATTWAIT3_Pos)
 
#define FMC_PATT_ATTWAIT3   FMC_PATT_ATTWAIT3_Msk
 
#define FMC_PATT_ATTWAIT3_0   (0x01U << FMC_PATT_ATTWAIT3_Pos)
 
#define FMC_PATT_ATTWAIT3_1   (0x02U << FMC_PATT_ATTWAIT3_Pos)
 
#define FMC_PATT_ATTWAIT3_2   (0x04U << FMC_PATT_ATTWAIT3_Pos)
 
#define FMC_PATT_ATTWAIT3_3   (0x08U << FMC_PATT_ATTWAIT3_Pos)
 
#define FMC_PATT_ATTWAIT3_4   (0x10U << FMC_PATT_ATTWAIT3_Pos)
 
#define FMC_PATT_ATTWAIT3_5   (0x20U << FMC_PATT_ATTWAIT3_Pos)
 
#define FMC_PATT_ATTWAIT3_6   (0x40U << FMC_PATT_ATTWAIT3_Pos)
 
#define FMC_PATT_ATTWAIT3_7   (0x80U << FMC_PATT_ATTWAIT3_Pos)
 
#define FMC_PATT_ATTHOLD3_Msk   (0xFFU << FMC_PATT_ATTHOLD3_Pos)
 
#define FMC_PATT_ATTHOLD3   FMC_PATT_ATTHOLD3_Msk
 
#define FMC_PATT_ATTHOLD3_0   (0x01U << FMC_PATT_ATTHOLD3_Pos)
 
#define FMC_PATT_ATTHOLD3_1   (0x02U << FMC_PATT_ATTHOLD3_Pos)
 
#define FMC_PATT_ATTHOLD3_2   (0x04U << FMC_PATT_ATTHOLD3_Pos)
 
#define FMC_PATT_ATTHOLD3_3   (0x08U << FMC_PATT_ATTHOLD3_Pos)
 
#define FMC_PATT_ATTHOLD3_4   (0x10U << FMC_PATT_ATTHOLD3_Pos)
 
#define FMC_PATT_ATTHOLD3_5   (0x20U << FMC_PATT_ATTHOLD3_Pos)
 
#define FMC_PATT_ATTHOLD3_6   (0x40U << FMC_PATT_ATTHOLD3_Pos)
 
#define FMC_PATT_ATTHOLD3_7   (0x80U << FMC_PATT_ATTHOLD3_Pos)
 
#define FMC_PATT_ATTHIZ3_Msk   (0xFFU << FMC_PATT_ATTHIZ3_Pos)
 
#define FMC_PATT_ATTHIZ3   FMC_PATT_ATTHIZ3_Msk
 
#define FMC_PATT_ATTHIZ3_0   (0x01U << FMC_PATT_ATTHIZ3_Pos)
 
#define FMC_PATT_ATTHIZ3_1   (0x02U << FMC_PATT_ATTHIZ3_Pos)
 
#define FMC_PATT_ATTHIZ3_2   (0x04U << FMC_PATT_ATTHIZ3_Pos)
 
#define FMC_PATT_ATTHIZ3_3   (0x08U << FMC_PATT_ATTHIZ3_Pos)
 
#define FMC_PATT_ATTHIZ3_4   (0x10U << FMC_PATT_ATTHIZ3_Pos)
 
#define FMC_PATT_ATTHIZ3_5   (0x20U << FMC_PATT_ATTHIZ3_Pos)
 
#define FMC_PATT_ATTHIZ3_6   (0x40U << FMC_PATT_ATTHIZ3_Pos)
 
#define FMC_PATT_ATTHIZ3_7   (0x80U << FMC_PATT_ATTHIZ3_Pos)
 
#define FMC_ECCR_ECC3_Msk   (0xFFFFFFFFU << FMC_ECCR_ECC3_Pos)
 
#define FMC_ECCR_ECC3   FMC_ECCR_ECC3_Msk
 
#define FMC_SDCR1_NC_Msk   (0x3U << FMC_SDCR1_NC_Pos)
 
#define FMC_SDCR1_NC   FMC_SDCR1_NC_Msk
 
#define FMC_SDCR1_NC_0   (0x1U << FMC_SDCR1_NC_Pos)
 
#define FMC_SDCR1_NC_1   (0x2U << FMC_SDCR1_NC_Pos)
 
#define FMC_SDCR1_NR_Msk   (0x3U << FMC_SDCR1_NR_Pos)
 
#define FMC_SDCR1_NR   FMC_SDCR1_NR_Msk
 
#define FMC_SDCR1_NR_0   (0x1U << FMC_SDCR1_NR_Pos)
 
#define FMC_SDCR1_NR_1   (0x2U << FMC_SDCR1_NR_Pos)
 
#define FMC_SDCR1_MWID_Msk   (0x3U << FMC_SDCR1_MWID_Pos)
 
#define FMC_SDCR1_MWID   FMC_SDCR1_MWID_Msk
 
#define FMC_SDCR1_MWID_0   (0x1U << FMC_SDCR1_MWID_Pos)
 
#define FMC_SDCR1_MWID_1   (0x2U << FMC_SDCR1_MWID_Pos)
 
#define FMC_SDCR1_NB_Msk   (0x1U << FMC_SDCR1_NB_Pos)
 
#define FMC_SDCR1_NB   FMC_SDCR1_NB_Msk
 
#define FMC_SDCR1_CAS_Msk   (0x3U << FMC_SDCR1_CAS_Pos)
 
#define FMC_SDCR1_CAS   FMC_SDCR1_CAS_Msk
 
#define FMC_SDCR1_CAS_0   (0x1U << FMC_SDCR1_CAS_Pos)
 
#define FMC_SDCR1_CAS_1   (0x2U << FMC_SDCR1_CAS_Pos)
 
#define FMC_SDCR1_WP_Msk   (0x1U << FMC_SDCR1_WP_Pos)
 
#define FMC_SDCR1_WP   FMC_SDCR1_WP_Msk
 
#define FMC_SDCR1_SDCLK_Msk   (0x3U << FMC_SDCR1_SDCLK_Pos)
 
#define FMC_SDCR1_SDCLK   FMC_SDCR1_SDCLK_Msk
 
#define FMC_SDCR1_SDCLK_0   (0x1U << FMC_SDCR1_SDCLK_Pos)
 
#define FMC_SDCR1_SDCLK_1   (0x2U << FMC_SDCR1_SDCLK_Pos)
 
#define FMC_SDCR1_RBURST_Msk   (0x1U << FMC_SDCR1_RBURST_Pos)
 
#define FMC_SDCR1_RBURST   FMC_SDCR1_RBURST_Msk
 
#define FMC_SDCR1_RPIPE_Msk   (0x3U << FMC_SDCR1_RPIPE_Pos)
 
#define FMC_SDCR1_RPIPE   FMC_SDCR1_RPIPE_Msk
 
#define FMC_SDCR1_RPIPE_0   (0x1U << FMC_SDCR1_RPIPE_Pos)
 
#define FMC_SDCR1_RPIPE_1   (0x2U << FMC_SDCR1_RPIPE_Pos)
 
#define FMC_SDCR2_NC_Msk   (0x3U << FMC_SDCR2_NC_Pos)
 
#define FMC_SDCR2_NC   FMC_SDCR2_NC_Msk
 
#define FMC_SDCR2_NC_0   (0x1U << FMC_SDCR2_NC_Pos)
 
#define FMC_SDCR2_NC_1   (0x2U << FMC_SDCR2_NC_Pos)
 
#define FMC_SDCR2_NR_Msk   (0x3U << FMC_SDCR2_NR_Pos)
 
#define FMC_SDCR2_NR   FMC_SDCR2_NR_Msk
 
#define FMC_SDCR2_NR_0   (0x1U << FMC_SDCR2_NR_Pos)
 
#define FMC_SDCR2_NR_1   (0x2U << FMC_SDCR2_NR_Pos)
 
#define FMC_SDCR2_MWID_Msk   (0x3U << FMC_SDCR2_MWID_Pos)
 
#define FMC_SDCR2_MWID   FMC_SDCR2_MWID_Msk
 
#define FMC_SDCR2_MWID_0   (0x1U << FMC_SDCR2_MWID_Pos)
 
#define FMC_SDCR2_MWID_1   (0x2U << FMC_SDCR2_MWID_Pos)
 
#define FMC_SDCR2_NB_Msk   (0x1U << FMC_SDCR2_NB_Pos)
 
#define FMC_SDCR2_NB   FMC_SDCR2_NB_Msk
 
#define FMC_SDCR2_CAS_Msk   (0x3U << FMC_SDCR2_CAS_Pos)
 
#define FMC_SDCR2_CAS   FMC_SDCR2_CAS_Msk
 
#define FMC_SDCR2_CAS_0   (0x1U << FMC_SDCR2_CAS_Pos)
 
#define FMC_SDCR2_CAS_1   (0x2U << FMC_SDCR2_CAS_Pos)
 
#define FMC_SDCR2_WP_Msk   (0x1U << FMC_SDCR2_WP_Pos)
 
#define FMC_SDCR2_WP   FMC_SDCR2_WP_Msk
 
#define FMC_SDCR2_SDCLK_Msk   (0x3U << FMC_SDCR2_SDCLK_Pos)
 
#define FMC_SDCR2_SDCLK   FMC_SDCR2_SDCLK_Msk
 
#define FMC_SDCR2_SDCLK_0   (0x1U << FMC_SDCR2_SDCLK_Pos)
 
#define FMC_SDCR2_SDCLK_1   (0x2U << FMC_SDCR2_SDCLK_Pos)
 
#define FMC_SDCR2_RBURST_Msk   (0x1U << FMC_SDCR2_RBURST_Pos)
 
#define FMC_SDCR2_RBURST   FMC_SDCR2_RBURST_Msk
 
#define FMC_SDCR2_RPIPE_Msk   (0x3U << FMC_SDCR2_RPIPE_Pos)
 
#define FMC_SDCR2_RPIPE   FMC_SDCR2_RPIPE_Msk
 
#define FMC_SDCR2_RPIPE_0   (0x1U << FMC_SDCR2_RPIPE_Pos)
 
#define FMC_SDCR2_RPIPE_1   (0x2U << FMC_SDCR2_RPIPE_Pos)
 
#define FMC_SDTR1_TMRD_Msk   (0xFU << FMC_SDTR1_TMRD_Pos)
 
#define FMC_SDTR1_TMRD   FMC_SDTR1_TMRD_Msk
 
#define FMC_SDTR1_TMRD_0   (0x1U << FMC_SDTR1_TMRD_Pos)
 
#define FMC_SDTR1_TMRD_1   (0x2U << FMC_SDTR1_TMRD_Pos)
 
#define FMC_SDTR1_TMRD_2   (0x4U << FMC_SDTR1_TMRD_Pos)
 
#define FMC_SDTR1_TMRD_3   (0x8U << FMC_SDTR1_TMRD_Pos)
 
#define FMC_SDTR1_TXSR_Msk   (0xFU << FMC_SDTR1_TXSR_Pos)
 
#define FMC_SDTR1_TXSR   FMC_SDTR1_TXSR_Msk
 
#define FMC_SDTR1_TXSR_0   (0x1U << FMC_SDTR1_TXSR_Pos)
 
#define FMC_SDTR1_TXSR_1   (0x2U << FMC_SDTR1_TXSR_Pos)
 
#define FMC_SDTR1_TXSR_2   (0x4U << FMC_SDTR1_TXSR_Pos)
 
#define FMC_SDTR1_TXSR_3   (0x8U << FMC_SDTR1_TXSR_Pos)
 
#define FMC_SDTR1_TRAS_Msk   (0xFU << FMC_SDTR1_TRAS_Pos)
 
#define FMC_SDTR1_TRAS   FMC_SDTR1_TRAS_Msk
 
#define FMC_SDTR1_TRAS_0   (0x1U << FMC_SDTR1_TRAS_Pos)
 
#define FMC_SDTR1_TRAS_1   (0x2U << FMC_SDTR1_TRAS_Pos)
 
#define FMC_SDTR1_TRAS_2   (0x4U << FMC_SDTR1_TRAS_Pos)
 
#define FMC_SDTR1_TRAS_3   (0x8U << FMC_SDTR1_TRAS_Pos)
 
#define FMC_SDTR1_TRC_Msk   (0xFU << FMC_SDTR1_TRC_Pos)
 
#define FMC_SDTR1_TRC   FMC_SDTR1_TRC_Msk
 
#define FMC_SDTR1_TRC_0   (0x1U << FMC_SDTR1_TRC_Pos)
 
#define FMC_SDTR1_TRC_1   (0x2U << FMC_SDTR1_TRC_Pos)
 
#define FMC_SDTR1_TRC_2   (0x4U << FMC_SDTR1_TRC_Pos)
 
#define FMC_SDTR1_TWR_Msk   (0xFU << FMC_SDTR1_TWR_Pos)
 
#define FMC_SDTR1_TWR   FMC_SDTR1_TWR_Msk
 
#define FMC_SDTR1_TWR_0   (0x1U << FMC_SDTR1_TWR_Pos)
 
#define FMC_SDTR1_TWR_1   (0x2U << FMC_SDTR1_TWR_Pos)
 
#define FMC_SDTR1_TWR_2   (0x4U << FMC_SDTR1_TWR_Pos)
 
#define FMC_SDTR1_TRP_Msk   (0xFU << FMC_SDTR1_TRP_Pos)
 
#define FMC_SDTR1_TRP   FMC_SDTR1_TRP_Msk
 
#define FMC_SDTR1_TRP_0   (0x1U << FMC_SDTR1_TRP_Pos)
 
#define FMC_SDTR1_TRP_1   (0x2U << FMC_SDTR1_TRP_Pos)
 
#define FMC_SDTR1_TRP_2   (0x4U << FMC_SDTR1_TRP_Pos)
 
#define FMC_SDTR1_TRCD_Msk   (0xFU << FMC_SDTR1_TRCD_Pos)
 
#define FMC_SDTR1_TRCD   FMC_SDTR1_TRCD_Msk
 
#define FMC_SDTR1_TRCD_0   (0x1U << FMC_SDTR1_TRCD_Pos)
 
#define FMC_SDTR1_TRCD_1   (0x2U << FMC_SDTR1_TRCD_Pos)
 
#define FMC_SDTR1_TRCD_2   (0x4U << FMC_SDTR1_TRCD_Pos)
 
#define FMC_SDTR2_TMRD_Msk   (0xFU << FMC_SDTR2_TMRD_Pos)
 
#define FMC_SDTR2_TMRD   FMC_SDTR2_TMRD_Msk
 
#define FMC_SDTR2_TMRD_0   (0x1U << FMC_SDTR2_TMRD_Pos)
 
#define FMC_SDTR2_TMRD_1   (0x2U << FMC_SDTR2_TMRD_Pos)
 
#define FMC_SDTR2_TMRD_2   (0x4U << FMC_SDTR2_TMRD_Pos)
 
#define FMC_SDTR2_TMRD_3   (0x8U << FMC_SDTR2_TMRD_Pos)
 
#define FMC_SDTR2_TXSR_Msk   (0xFU << FMC_SDTR2_TXSR_Pos)
 
#define FMC_SDTR2_TXSR   FMC_SDTR2_TXSR_Msk
 
#define FMC_SDTR2_TXSR_0   (0x1U << FMC_SDTR2_TXSR_Pos)
 
#define FMC_SDTR2_TXSR_1   (0x2U << FMC_SDTR2_TXSR_Pos)
 
#define FMC_SDTR2_TXSR_2   (0x4U << FMC_SDTR2_TXSR_Pos)
 
#define FMC_SDTR2_TXSR_3   (0x8U << FMC_SDTR2_TXSR_Pos)
 
#define FMC_SDTR2_TRAS_Msk   (0xFU << FMC_SDTR2_TRAS_Pos)
 
#define FMC_SDTR2_TRAS   FMC_SDTR2_TRAS_Msk
 
#define FMC_SDTR2_TRAS_0   (0x1U << FMC_SDTR2_TRAS_Pos)
 
#define FMC_SDTR2_TRAS_1   (0x2U << FMC_SDTR2_TRAS_Pos)
 
#define FMC_SDTR2_TRAS_2   (0x4U << FMC_SDTR2_TRAS_Pos)
 
#define FMC_SDTR2_TRAS_3   (0x8U << FMC_SDTR2_TRAS_Pos)
 
#define FMC_SDTR2_TRC_Msk   (0xFU << FMC_SDTR2_TRC_Pos)
 
#define FMC_SDTR2_TRC   FMC_SDTR2_TRC_Msk
 
#define FMC_SDTR2_TRC_0   (0x1U << FMC_SDTR2_TRC_Pos)
 
#define FMC_SDTR2_TRC_1   (0x2U << FMC_SDTR2_TRC_Pos)
 
#define FMC_SDTR2_TRC_2   (0x4U << FMC_SDTR2_TRC_Pos)
 
#define FMC_SDTR2_TWR_Msk   (0xFU << FMC_SDTR2_TWR_Pos)
 
#define FMC_SDTR2_TWR   FMC_SDTR2_TWR_Msk
 
#define FMC_SDTR2_TWR_0   (0x1U << FMC_SDTR2_TWR_Pos)
 
#define FMC_SDTR2_TWR_1   (0x2U << FMC_SDTR2_TWR_Pos)
 
#define FMC_SDTR2_TWR_2   (0x4U << FMC_SDTR2_TWR_Pos)
 
#define FMC_SDTR2_TRP_Msk   (0xFU << FMC_SDTR2_TRP_Pos)
 
#define FMC_SDTR2_TRP   FMC_SDTR2_TRP_Msk
 
#define FMC_SDTR2_TRP_0   (0x1U << FMC_SDTR2_TRP_Pos)
 
#define FMC_SDTR2_TRP_1   (0x2U << FMC_SDTR2_TRP_Pos)
 
#define FMC_SDTR2_TRP_2   (0x4U << FMC_SDTR2_TRP_Pos)
 
#define FMC_SDTR2_TRCD_Msk   (0xFU << FMC_SDTR2_TRCD_Pos)
 
#define FMC_SDTR2_TRCD   FMC_SDTR2_TRCD_Msk
 
#define FMC_SDTR2_TRCD_0   (0x1U << FMC_SDTR2_TRCD_Pos)
 
#define FMC_SDTR2_TRCD_1   (0x2U << FMC_SDTR2_TRCD_Pos)
 
#define FMC_SDTR2_TRCD_2   (0x4U << FMC_SDTR2_TRCD_Pos)
 
#define FMC_SDCMR_MODE_Msk   (0x7U << FMC_SDCMR_MODE_Pos)
 
#define FMC_SDCMR_MODE   FMC_SDCMR_MODE_Msk
 
#define FMC_SDCMR_MODE_0   (0x1U << FMC_SDCMR_MODE_Pos)
 
#define FMC_SDCMR_MODE_1   (0x2U << FMC_SDCMR_MODE_Pos)
 
#define FMC_SDCMR_MODE_2   (0x4U << FMC_SDCMR_MODE_Pos)
 
#define FMC_SDCMR_CTB2_Msk   (0x1U << FMC_SDCMR_CTB2_Pos)
 
#define FMC_SDCMR_CTB2   FMC_SDCMR_CTB2_Msk
 
#define FMC_SDCMR_CTB1_Msk   (0x1U << FMC_SDCMR_CTB1_Pos)
 
#define FMC_SDCMR_CTB1   FMC_SDCMR_CTB1_Msk
 
#define FMC_SDCMR_NRFS_Msk   (0xFU << FMC_SDCMR_NRFS_Pos)
 
#define FMC_SDCMR_NRFS   FMC_SDCMR_NRFS_Msk
 
#define FMC_SDCMR_NRFS_0   (0x1U << FMC_SDCMR_NRFS_Pos)
 
#define FMC_SDCMR_NRFS_1   (0x2U << FMC_SDCMR_NRFS_Pos)
 
#define FMC_SDCMR_NRFS_2   (0x4U << FMC_SDCMR_NRFS_Pos)
 
#define FMC_SDCMR_NRFS_3   (0x8U << FMC_SDCMR_NRFS_Pos)
 
#define FMC_SDCMR_MRD_Msk   (0x1FFFU << FMC_SDCMR_MRD_Pos)
 
#define FMC_SDCMR_MRD   FMC_SDCMR_MRD_Msk
 
#define FMC_SDRTR_CRE_Msk   (0x1U << FMC_SDRTR_CRE_Pos)
 
#define FMC_SDRTR_CRE   FMC_SDRTR_CRE_Msk
 
#define FMC_SDRTR_COUNT_Msk   (0x1FFFU << FMC_SDRTR_COUNT_Pos)
 
#define FMC_SDRTR_COUNT   FMC_SDRTR_COUNT_Msk
 
#define FMC_SDRTR_REIE_Msk   (0x1U << FMC_SDRTR_REIE_Pos)
 
#define FMC_SDRTR_REIE   FMC_SDRTR_REIE_Msk
 
#define FMC_SDSR_RE_Msk   (0x1U << FMC_SDSR_RE_Pos)
 
#define FMC_SDSR_RE   FMC_SDSR_RE_Msk
 
#define FMC_SDSR_MODES1_Msk   (0x3U << FMC_SDSR_MODES1_Pos)
 
#define FMC_SDSR_MODES1   FMC_SDSR_MODES1_Msk
 
#define FMC_SDSR_MODES1_0   (0x1U << FMC_SDSR_MODES1_Pos)
 
#define FMC_SDSR_MODES1_1   (0x2U << FMC_SDSR_MODES1_Pos)
 
#define FMC_SDSR_MODES2_Msk   (0x3U << FMC_SDSR_MODES2_Pos)
 
#define FMC_SDSR_MODES2   FMC_SDSR_MODES2_Msk
 
#define FMC_SDSR_MODES2_0   (0x1U << FMC_SDSR_MODES2_Pos)
 
#define FMC_SDSR_MODES2_1   (0x2U << FMC_SDSR_MODES2_Pos)
 
#define FMC_SDSR_BUSY_Msk   (0x1U << FMC_SDSR_BUSY_Pos)
 
#define FMC_SDSR_BUSY   FMC_SDSR_BUSY_Msk
 
#define GPIO_MODER_MODER0_Msk   (0x3U << GPIO_MODER_MODER0_Pos)
 
#define GPIO_MODER_MODER0_0   (0x1U << GPIO_MODER_MODER0_Pos)
 
#define GPIO_MODER_MODER0_1   (0x2U << GPIO_MODER_MODER0_Pos)
 
#define GPIO_MODER_MODER1_Msk   (0x3U << GPIO_MODER_MODER1_Pos)
 
#define GPIO_MODER_MODER1_0   (0x1U << GPIO_MODER_MODER1_Pos)
 
#define GPIO_MODER_MODER1_1   (0x2U << GPIO_MODER_MODER1_Pos)
 
#define GPIO_MODER_MODER2_Msk   (0x3U << GPIO_MODER_MODER2_Pos)
 
#define GPIO_MODER_MODER2_0   (0x1U << GPIO_MODER_MODER2_Pos)
 
#define GPIO_MODER_MODER2_1   (0x2U << GPIO_MODER_MODER2_Pos)
 
#define GPIO_MODER_MODER3_Msk   (0x3U << GPIO_MODER_MODER3_Pos)
 
#define GPIO_MODER_MODER3_0   (0x1U << GPIO_MODER_MODER3_Pos)
 
#define GPIO_MODER_MODER3_1   (0x2U << GPIO_MODER_MODER3_Pos)
 
#define GPIO_MODER_MODER4_Msk   (0x3U << GPIO_MODER_MODER4_Pos)
 
#define GPIO_MODER_MODER4_0   (0x1U << GPIO_MODER_MODER4_Pos)
 
#define GPIO_MODER_MODER4_1   (0x2U << GPIO_MODER_MODER4_Pos)
 
#define GPIO_MODER_MODER5_Msk   (0x3U << GPIO_MODER_MODER5_Pos)
 
#define GPIO_MODER_MODER5_0   (0x1U << GPIO_MODER_MODER5_Pos)
 
#define GPIO_MODER_MODER5_1   (0x2U << GPIO_MODER_MODER5_Pos)
 
#define GPIO_MODER_MODER6_Msk   (0x3U << GPIO_MODER_MODER6_Pos)
 
#define GPIO_MODER_MODER6_0   (0x1U << GPIO_MODER_MODER6_Pos)
 
#define GPIO_MODER_MODER6_1   (0x2U << GPIO_MODER_MODER6_Pos)
 
#define GPIO_MODER_MODER7_Msk   (0x3U << GPIO_MODER_MODER7_Pos)
 
#define GPIO_MODER_MODER7_0   (0x1U << GPIO_MODER_MODER7_Pos)
 
#define GPIO_MODER_MODER7_1   (0x2U << GPIO_MODER_MODER7_Pos)
 
#define GPIO_MODER_MODER8_Msk   (0x3U << GPIO_MODER_MODER8_Pos)
 
#define GPIO_MODER_MODER8_0   (0x1U << GPIO_MODER_MODER8_Pos)
 
#define GPIO_MODER_MODER8_1   (0x2U << GPIO_MODER_MODER8_Pos)
 
#define GPIO_MODER_MODER9_Msk   (0x3U << GPIO_MODER_MODER9_Pos)
 
#define GPIO_MODER_MODER9_0   (0x1U << GPIO_MODER_MODER9_Pos)
 
#define GPIO_MODER_MODER9_1   (0x2U << GPIO_MODER_MODER9_Pos)
 
#define GPIO_MODER_MODER10_Msk   (0x3U << GPIO_MODER_MODER10_Pos)
 
#define GPIO_MODER_MODER10_0   (0x1U << GPIO_MODER_MODER10_Pos)
 
#define GPIO_MODER_MODER10_1   (0x2U << GPIO_MODER_MODER10_Pos)
 
#define GPIO_MODER_MODER11_Msk   (0x3U << GPIO_MODER_MODER11_Pos)
 
#define GPIO_MODER_MODER11_0   (0x1U << GPIO_MODER_MODER11_Pos)
 
#define GPIO_MODER_MODER11_1   (0x2U << GPIO_MODER_MODER11_Pos)
 
#define GPIO_MODER_MODER12_Msk   (0x3U << GPIO_MODER_MODER12_Pos)
 
#define GPIO_MODER_MODER12_0   (0x1U << GPIO_MODER_MODER12_Pos)
 
#define GPIO_MODER_MODER12_1   (0x2U << GPIO_MODER_MODER12_Pos)
 
#define GPIO_MODER_MODER13_Msk   (0x3U << GPIO_MODER_MODER13_Pos)
 
#define GPIO_MODER_MODER13_0   (0x1U << GPIO_MODER_MODER13_Pos)
 
#define GPIO_MODER_MODER13_1   (0x2U << GPIO_MODER_MODER13_Pos)
 
#define GPIO_MODER_MODER14_Msk   (0x3U << GPIO_MODER_MODER14_Pos)
 
#define GPIO_MODER_MODER14_0   (0x1U << GPIO_MODER_MODER14_Pos)
 
#define GPIO_MODER_MODER14_1   (0x2U << GPIO_MODER_MODER14_Pos)
 
#define GPIO_MODER_MODER15_Msk   (0x3U << GPIO_MODER_MODER15_Pos)
 
#define GPIO_MODER_MODER15_0   (0x1U << GPIO_MODER_MODER15_Pos)
 
#define GPIO_MODER_MODER15_1   (0x2U << GPIO_MODER_MODER15_Pos)
 
#define GPIO_OSPEEDER_OSPEEDR0_Msk   (0x3U << GPIO_OSPEEDER_OSPEEDR0_Pos)
 
#define GPIO_OSPEEDER_OSPEEDR0_0   (0x1U << GPIO_OSPEEDER_OSPEEDR0_Pos)
 
#define GPIO_OSPEEDER_OSPEEDR0_1   (0x2U << GPIO_OSPEEDER_OSPEEDR0_Pos)
 
#define GPIO_OSPEEDER_OSPEEDR1_Msk   (0x3U << GPIO_OSPEEDER_OSPEEDR1_Pos)
 
#define GPIO_OSPEEDER_OSPEEDR1_0   (0x1U << GPIO_OSPEEDER_OSPEEDR1_Pos)
 
#define GPIO_OSPEEDER_OSPEEDR1_1   (0x2U << GPIO_OSPEEDER_OSPEEDR1_Pos)
 
#define GPIO_OSPEEDER_OSPEEDR2_Msk   (0x3U << GPIO_OSPEEDER_OSPEEDR2_Pos)
 
#define GPIO_OSPEEDER_OSPEEDR2_0   (0x1U << GPIO_OSPEEDER_OSPEEDR2_Pos)
 
#define GPIO_OSPEEDER_OSPEEDR2_1   (0x2U << GPIO_OSPEEDER_OSPEEDR2_Pos)
 
#define GPIO_OSPEEDER_OSPEEDR3_Msk   (0x3U << GPIO_OSPEEDER_OSPEEDR3_Pos)
 
#define GPIO_OSPEEDER_OSPEEDR3_0   (0x1U << GPIO_OSPEEDER_OSPEEDR3_Pos)
 
#define GPIO_OSPEEDER_OSPEEDR3_1   (0x2U << GPIO_OSPEEDER_OSPEEDR3_Pos)
 
#define GPIO_OSPEEDER_OSPEEDR4_Msk   (0x3U << GPIO_OSPEEDER_OSPEEDR4_Pos)
 
#define GPIO_OSPEEDER_OSPEEDR4_0   (0x1U << GPIO_OSPEEDER_OSPEEDR4_Pos)
 
#define GPIO_OSPEEDER_OSPEEDR4_1   (0x2U << GPIO_OSPEEDER_OSPEEDR4_Pos)
 
#define GPIO_OSPEEDER_OSPEEDR5_Msk   (0x3U << GPIO_OSPEEDER_OSPEEDR5_Pos)
 
#define GPIO_OSPEEDER_OSPEEDR5_0   (0x1U << GPIO_OSPEEDER_OSPEEDR5_Pos)
 
#define GPIO_OSPEEDER_OSPEEDR5_1   (0x2U << GPIO_OSPEEDER_OSPEEDR5_Pos)
 
#define GPIO_OSPEEDER_OSPEEDR6_Msk   (0x3U << GPIO_OSPEEDER_OSPEEDR6_Pos)
 
#define GPIO_OSPEEDER_OSPEEDR6_0   (0x1U << GPIO_OSPEEDER_OSPEEDR6_Pos)
 
#define GPIO_OSPEEDER_OSPEEDR6_1   (0x2U << GPIO_OSPEEDER_OSPEEDR6_Pos)
 
#define GPIO_OSPEEDER_OSPEEDR7_Msk   (0x3U << GPIO_OSPEEDER_OSPEEDR7_Pos)
 
#define GPIO_OSPEEDER_OSPEEDR7_0   (0x1U << GPIO_OSPEEDER_OSPEEDR7_Pos)
 
#define GPIO_OSPEEDER_OSPEEDR7_1   (0x2U << GPIO_OSPEEDER_OSPEEDR7_Pos)
 
#define GPIO_OSPEEDER_OSPEEDR8_Msk   (0x3U << GPIO_OSPEEDER_OSPEEDR8_Pos)
 
#define GPIO_OSPEEDER_OSPEEDR8_0   (0x1U << GPIO_OSPEEDER_OSPEEDR8_Pos)
 
#define GPIO_OSPEEDER_OSPEEDR8_1   (0x2U << GPIO_OSPEEDER_OSPEEDR8_Pos)
 
#define GPIO_OSPEEDER_OSPEEDR9_Msk   (0x3U << GPIO_OSPEEDER_OSPEEDR9_Pos)
 
#define GPIO_OSPEEDER_OSPEEDR9_0   (0x1U << GPIO_OSPEEDER_OSPEEDR9_Pos)
 
#define GPIO_OSPEEDER_OSPEEDR9_1   (0x2U << GPIO_OSPEEDER_OSPEEDR9_Pos)
 
#define GPIO_OSPEEDER_OSPEEDR10_Msk   (0x3U << GPIO_OSPEEDER_OSPEEDR10_Pos)
 
#define GPIO_OSPEEDER_OSPEEDR10_0   (0x1U << GPIO_OSPEEDER_OSPEEDR10_Pos)
 
#define GPIO_OSPEEDER_OSPEEDR10_1   (0x2U << GPIO_OSPEEDER_OSPEEDR10_Pos)
 
#define GPIO_OSPEEDER_OSPEEDR11_Msk   (0x3U << GPIO_OSPEEDER_OSPEEDR11_Pos)
 
#define GPIO_OSPEEDER_OSPEEDR11_0   (0x1U << GPIO_OSPEEDER_OSPEEDR11_Pos)
 
#define GPIO_OSPEEDER_OSPEEDR11_1   (0x2U << GPIO_OSPEEDER_OSPEEDR11_Pos)
 
#define GPIO_OSPEEDER_OSPEEDR12_Msk   (0x3U << GPIO_OSPEEDER_OSPEEDR12_Pos)
 
#define GPIO_OSPEEDER_OSPEEDR12_0   (0x1U << GPIO_OSPEEDER_OSPEEDR12_Pos)
 
#define GPIO_OSPEEDER_OSPEEDR12_1   (0x2U << GPIO_OSPEEDER_OSPEEDR12_Pos)
 
#define GPIO_OSPEEDER_OSPEEDR13_Msk   (0x3U << GPIO_OSPEEDER_OSPEEDR13_Pos)
 
#define GPIO_OSPEEDER_OSPEEDR13_0   (0x1U << GPIO_OSPEEDER_OSPEEDR13_Pos)
 
#define GPIO_OSPEEDER_OSPEEDR13_1   (0x2U << GPIO_OSPEEDER_OSPEEDR13_Pos)
 
#define GPIO_OSPEEDER_OSPEEDR14_Msk   (0x3U << GPIO_OSPEEDER_OSPEEDR14_Pos)
 
#define GPIO_OSPEEDER_OSPEEDR14_0   (0x1U << GPIO_OSPEEDER_OSPEEDR14_Pos)
 
#define GPIO_OSPEEDER_OSPEEDR14_1   (0x2U << GPIO_OSPEEDER_OSPEEDR14_Pos)
 
#define GPIO_OSPEEDER_OSPEEDR15_Msk   (0x3U << GPIO_OSPEEDER_OSPEEDR15_Pos)
 
#define GPIO_OSPEEDER_OSPEEDR15_0   (0x1U << GPIO_OSPEEDER_OSPEEDR15_Pos)
 
#define GPIO_OSPEEDER_OSPEEDR15_1   (0x2U << GPIO_OSPEEDER_OSPEEDR15_Pos)
 
#define GPIO_PUPDR_PUPDR0_Msk   (0x3U << GPIO_PUPDR_PUPDR0_Pos)
 
#define GPIO_PUPDR_PUPDR0_0   (0x1U << GPIO_PUPDR_PUPDR0_Pos)
 
#define GPIO_PUPDR_PUPDR0_1   (0x2U << GPIO_PUPDR_PUPDR0_Pos)
 
#define GPIO_PUPDR_PUPDR1_Msk   (0x3U << GPIO_PUPDR_PUPDR1_Pos)
 
#define GPIO_PUPDR_PUPDR1_0   (0x1U << GPIO_PUPDR_PUPDR1_Pos)
 
#define GPIO_PUPDR_PUPDR1_1   (0x2U << GPIO_PUPDR_PUPDR1_Pos)
 
#define GPIO_PUPDR_PUPDR2_Msk   (0x3U << GPIO_PUPDR_PUPDR2_Pos)
 
#define GPIO_PUPDR_PUPDR2_0   (0x1U << GPIO_PUPDR_PUPDR2_Pos)
 
#define GPIO_PUPDR_PUPDR2_1   (0x2U << GPIO_PUPDR_PUPDR2_Pos)
 
#define GPIO_PUPDR_PUPDR3_Msk   (0x3U << GPIO_PUPDR_PUPDR3_Pos)
 
#define GPIO_PUPDR_PUPDR3_0   (0x1U << GPIO_PUPDR_PUPDR3_Pos)
 
#define GPIO_PUPDR_PUPDR3_1   (0x2U << GPIO_PUPDR_PUPDR3_Pos)
 
#define GPIO_PUPDR_PUPDR4_Msk   (0x3U << GPIO_PUPDR_PUPDR4_Pos)
 
#define GPIO_PUPDR_PUPDR4_0   (0x1U << GPIO_PUPDR_PUPDR4_Pos)
 
#define GPIO_PUPDR_PUPDR4_1   (0x2U << GPIO_PUPDR_PUPDR4_Pos)
 
#define GPIO_PUPDR_PUPDR5_Msk   (0x3U << GPIO_PUPDR_PUPDR5_Pos)
 
#define GPIO_PUPDR_PUPDR5_0   (0x1U << GPIO_PUPDR_PUPDR5_Pos)
 
#define GPIO_PUPDR_PUPDR5_1   (0x2U << GPIO_PUPDR_PUPDR5_Pos)
 
#define GPIO_PUPDR_PUPDR6_Msk   (0x3U << GPIO_PUPDR_PUPDR6_Pos)
 
#define GPIO_PUPDR_PUPDR6_0   (0x1U << GPIO_PUPDR_PUPDR6_Pos)
 
#define GPIO_PUPDR_PUPDR6_1   (0x2U << GPIO_PUPDR_PUPDR6_Pos)
 
#define GPIO_PUPDR_PUPDR7_Msk   (0x3U << GPIO_PUPDR_PUPDR7_Pos)
 
#define GPIO_PUPDR_PUPDR7_0   (0x1U << GPIO_PUPDR_PUPDR7_Pos)
 
#define GPIO_PUPDR_PUPDR7_1   (0x2U << GPIO_PUPDR_PUPDR7_Pos)
 
#define GPIO_PUPDR_PUPDR8_Msk   (0x3U << GPIO_PUPDR_PUPDR8_Pos)
 
#define GPIO_PUPDR_PUPDR8_0   (0x1U << GPIO_PUPDR_PUPDR8_Pos)
 
#define GPIO_PUPDR_PUPDR8_1   (0x2U << GPIO_PUPDR_PUPDR8_Pos)
 
#define GPIO_PUPDR_PUPDR9_Msk   (0x3U << GPIO_PUPDR_PUPDR9_Pos)
 
#define GPIO_PUPDR_PUPDR9_0   (0x1U << GPIO_PUPDR_PUPDR9_Pos)
 
#define GPIO_PUPDR_PUPDR9_1   (0x2U << GPIO_PUPDR_PUPDR9_Pos)
 
#define GPIO_PUPDR_PUPDR10_Msk   (0x3U << GPIO_PUPDR_PUPDR10_Pos)
 
#define GPIO_PUPDR_PUPDR10_0   (0x1U << GPIO_PUPDR_PUPDR10_Pos)
 
#define GPIO_PUPDR_PUPDR10_1   (0x2U << GPIO_PUPDR_PUPDR10_Pos)
 
#define GPIO_PUPDR_PUPDR11_Msk   (0x3U << GPIO_PUPDR_PUPDR11_Pos)
 
#define GPIO_PUPDR_PUPDR11_0   (0x1U << GPIO_PUPDR_PUPDR11_Pos)
 
#define GPIO_PUPDR_PUPDR11_1   (0x2U << GPIO_PUPDR_PUPDR11_Pos)
 
#define GPIO_PUPDR_PUPDR12_Msk   (0x3U << GPIO_PUPDR_PUPDR12_Pos)
 
#define GPIO_PUPDR_PUPDR12_0   (0x1U << GPIO_PUPDR_PUPDR12_Pos)
 
#define GPIO_PUPDR_PUPDR12_1   (0x2U << GPIO_PUPDR_PUPDR12_Pos)
 
#define GPIO_PUPDR_PUPDR13_Msk   (0x3U << GPIO_PUPDR_PUPDR13_Pos)
 
#define GPIO_PUPDR_PUPDR13_0   (0x1U << GPIO_PUPDR_PUPDR13_Pos)
 
#define GPIO_PUPDR_PUPDR13_1   (0x2U << GPIO_PUPDR_PUPDR13_Pos)
 
#define GPIO_PUPDR_PUPDR14_Msk   (0x3U << GPIO_PUPDR_PUPDR14_Pos)
 
#define GPIO_PUPDR_PUPDR14_0   (0x1U << GPIO_PUPDR_PUPDR14_Pos)
 
#define GPIO_PUPDR_PUPDR14_1   (0x2U << GPIO_PUPDR_PUPDR14_Pos)
 
#define GPIO_PUPDR_PUPDR15_Msk   (0x3U << GPIO_PUPDR_PUPDR15_Pos)
 
#define GPIO_PUPDR_PUPDR15_0   (0x1U << GPIO_PUPDR_PUPDR15_Pos)
 
#define GPIO_PUPDR_PUPDR15_1   (0x2U << GPIO_PUPDR_PUPDR15_Pos)
 
#define GPIO_LCKR_LCK0_Msk   (0x1U << GPIO_LCKR_LCK0_Pos)
 
#define GPIO_LCKR_LCK1_Msk   (0x1U << GPIO_LCKR_LCK1_Pos)
 
#define GPIO_LCKR_LCK2_Msk   (0x1U << GPIO_LCKR_LCK2_Pos)
 
#define GPIO_LCKR_LCK3_Msk   (0x1U << GPIO_LCKR_LCK3_Pos)
 
#define GPIO_LCKR_LCK4_Msk   (0x1U << GPIO_LCKR_LCK4_Pos)
 
#define GPIO_LCKR_LCK5_Msk   (0x1U << GPIO_LCKR_LCK5_Pos)
 
#define GPIO_LCKR_LCK6_Msk   (0x1U << GPIO_LCKR_LCK6_Pos)
 
#define GPIO_LCKR_LCK7_Msk   (0x1U << GPIO_LCKR_LCK7_Pos)
 
#define GPIO_LCKR_LCK8_Msk   (0x1U << GPIO_LCKR_LCK8_Pos)
 
#define GPIO_LCKR_LCK9_Msk   (0x1U << GPIO_LCKR_LCK9_Pos)
 
#define GPIO_LCKR_LCK10_Msk   (0x1U << GPIO_LCKR_LCK10_Pos)
 
#define GPIO_LCKR_LCK11_Msk   (0x1U << GPIO_LCKR_LCK11_Pos)
 
#define GPIO_LCKR_LCK12_Msk   (0x1U << GPIO_LCKR_LCK12_Pos)
 
#define GPIO_LCKR_LCK13_Msk   (0x1U << GPIO_LCKR_LCK13_Pos)
 
#define GPIO_LCKR_LCK14_Msk   (0x1U << GPIO_LCKR_LCK14_Pos)
 
#define GPIO_LCKR_LCK15_Msk   (0x1U << GPIO_LCKR_LCK15_Pos)
 
#define GPIO_LCKR_LCKK_Msk   (0x1U << GPIO_LCKR_LCKK_Pos)
 
#define GPIO_AFRL_AFRL0_Msk   (0xFU << GPIO_AFRL_AFRL0_Pos)
 
#define GPIO_AFRL_AFRL0_0   (0x1U << GPIO_AFRL_AFRL0_Pos)
 
#define GPIO_AFRL_AFRL0_1   (0x2U << GPIO_AFRL_AFRL0_Pos)
 
#define GPIO_AFRL_AFRL0_2   (0x4U << GPIO_AFRL_AFRL0_Pos)
 
#define GPIO_AFRL_AFRL0_3   (0x8U << GPIO_AFRL_AFRL0_Pos)
 
#define GPIO_AFRL_AFRL1_Msk   (0xFU << GPIO_AFRL_AFRL1_Pos)
 
#define GPIO_AFRL_AFRL1_0   (0x1U << GPIO_AFRL_AFRL1_Pos)
 
#define GPIO_AFRL_AFRL1_1   (0x2U << GPIO_AFRL_AFRL1_Pos)
 
#define GPIO_AFRL_AFRL1_2   (0x4U << GPIO_AFRL_AFRL1_Pos)
 
#define GPIO_AFRL_AFRL1_3   (0x8U << GPIO_AFRL_AFRL1_Pos)
 
#define GPIO_AFRL_AFRL2_Msk   (0xFU << GPIO_AFRL_AFRL2_Pos)
 
#define GPIO_AFRL_AFRL2_0   (0x1U << GPIO_AFRL_AFRL2_Pos)
 
#define GPIO_AFRL_AFRL2_1   (0x2U << GPIO_AFRL_AFRL2_Pos)
 
#define GPIO_AFRL_AFRL2_2   (0x4U << GPIO_AFRL_AFRL2_Pos)
 
#define GPIO_AFRL_AFRL2_3   (0x8U << GPIO_AFRL_AFRL2_Pos)
 
#define GPIO_AFRL_AFRL3_Msk   (0xFU << GPIO_AFRL_AFRL3_Pos)
 
#define GPIO_AFRL_AFRL3_0   (0x1U << GPIO_AFRL_AFRL3_Pos)
 
#define GPIO_AFRL_AFRL3_1   (0x2U << GPIO_AFRL_AFRL3_Pos)
 
#define GPIO_AFRL_AFRL3_2   (0x4U << GPIO_AFRL_AFRL3_Pos)
 
#define GPIO_AFRL_AFRL3_3   (0x8U << GPIO_AFRL_AFRL3_Pos)
 
#define GPIO_AFRL_AFRL4_Msk   (0xFU << GPIO_AFRL_AFRL4_Pos)
 
#define GPIO_AFRL_AFRL4_0   (0x1U << GPIO_AFRL_AFRL4_Pos)
 
#define GPIO_AFRL_AFRL4_1   (0x2U << GPIO_AFRL_AFRL4_Pos)
 
#define GPIO_AFRL_AFRL4_2   (0x4U << GPIO_AFRL_AFRL4_Pos)
 
#define GPIO_AFRL_AFRL4_3   (0x8U << GPIO_AFRL_AFRL4_Pos)
 
#define GPIO_AFRL_AFRL5_Msk   (0xFU << GPIO_AFRL_AFRL5_Pos)
 
#define GPIO_AFRL_AFRL5_0   (0x1U << GPIO_AFRL_AFRL5_Pos)
 
#define GPIO_AFRL_AFRL5_1   (0x2U << GPIO_AFRL_AFRL5_Pos)
 
#define GPIO_AFRL_AFRL5_2   (0x4U << GPIO_AFRL_AFRL5_Pos)
 
#define GPIO_AFRL_AFRL5_3   (0x8U << GPIO_AFRL_AFRL5_Pos)
 
#define GPIO_AFRL_AFRL6_Msk   (0xFU << GPIO_AFRL_AFRL6_Pos)
 
#define GPIO_AFRL_AFRL6_0   (0x1U << GPIO_AFRL_AFRL6_Pos)
 
#define GPIO_AFRL_AFRL6_1   (0x2U << GPIO_AFRL_AFRL6_Pos)
 
#define GPIO_AFRL_AFRL6_2   (0x4U << GPIO_AFRL_AFRL6_Pos)
 
#define GPIO_AFRL_AFRL6_3   (0x8U << GPIO_AFRL_AFRL6_Pos)
 
#define GPIO_AFRL_AFRL7_Msk   (0xFU << GPIO_AFRL_AFRL7_Pos)
 
#define GPIO_AFRL_AFRL7_0   (0x1U << GPIO_AFRL_AFRL7_Pos)
 
#define GPIO_AFRL_AFRL7_1   (0x2U << GPIO_AFRL_AFRL7_Pos)
 
#define GPIO_AFRL_AFRL7_2   (0x4U << GPIO_AFRL_AFRL7_Pos)
 
#define GPIO_AFRL_AFRL7_3   (0x8U << GPIO_AFRL_AFRL7_Pos)
 
#define GPIO_AFRH_AFRH0_Msk   (0xFU << GPIO_AFRH_AFRH0_Pos)
 
#define GPIO_AFRH_AFRH0_0   (0x1U << GPIO_AFRH_AFRH0_Pos)
 
#define GPIO_AFRH_AFRH0_1   (0x2U << GPIO_AFRH_AFRH0_Pos)
 
#define GPIO_AFRH_AFRH0_2   (0x4U << GPIO_AFRH_AFRH0_Pos)
 
#define GPIO_AFRH_AFRH0_3   (0x8U << GPIO_AFRH_AFRH0_Pos)
 
#define GPIO_AFRH_AFRH1_Msk   (0xFU << GPIO_AFRH_AFRH1_Pos)
 
#define GPIO_AFRH_AFRH1_0   (0x1U << GPIO_AFRH_AFRH1_Pos)
 
#define GPIO_AFRH_AFRH1_1   (0x2U << GPIO_AFRH_AFRH1_Pos)
 
#define GPIO_AFRH_AFRH1_2   (0x4U << GPIO_AFRH_AFRH1_Pos)
 
#define GPIO_AFRH_AFRH1_3   (0x8U << GPIO_AFRH_AFRH1_Pos)
 
#define GPIO_AFRH_AFRH2_Msk   (0xFU << GPIO_AFRH_AFRH2_Pos)
 
#define GPIO_AFRH_AFRH2_0   (0x1U << GPIO_AFRH_AFRH2_Pos)
 
#define GPIO_AFRH_AFRH2_1   (0x2U << GPIO_AFRH_AFRH2_Pos)
 
#define GPIO_AFRH_AFRH2_2   (0x4U << GPIO_AFRH_AFRH2_Pos)
 
#define GPIO_AFRH_AFRH2_3   (0x8U << GPIO_AFRH_AFRH2_Pos)
 
#define GPIO_AFRH_AFRH3_Msk   (0xFU << GPIO_AFRH_AFRH3_Pos)
 
#define GPIO_AFRH_AFRH3_0   (0x1U << GPIO_AFRH_AFRH3_Pos)
 
#define GPIO_AFRH_AFRH3_1   (0x2U << GPIO_AFRH_AFRH3_Pos)
 
#define GPIO_AFRH_AFRH3_2   (0x4U << GPIO_AFRH_AFRH3_Pos)
 
#define GPIO_AFRH_AFRH3_3   (0x8U << GPIO_AFRH_AFRH3_Pos)
 
#define GPIO_AFRH_AFRH4_Msk   (0xFU << GPIO_AFRH_AFRH4_Pos)
 
#define GPIO_AFRH_AFRH4_0   (0x1U << GPIO_AFRH_AFRH4_Pos)
 
#define GPIO_AFRH_AFRH4_1   (0x2U << GPIO_AFRH_AFRH4_Pos)
 
#define GPIO_AFRH_AFRH4_2   (0x4U << GPIO_AFRH_AFRH4_Pos)
 
#define GPIO_AFRH_AFRH4_3   (0x8U << GPIO_AFRH_AFRH4_Pos)
 
#define GPIO_AFRH_AFRH5_Msk   (0xFU << GPIO_AFRH_AFRH5_Pos)
 
#define GPIO_AFRH_AFRH5_0   (0x1U << GPIO_AFRH_AFRH5_Pos)
 
#define GPIO_AFRH_AFRH5_1   (0x2U << GPIO_AFRH_AFRH5_Pos)
 
#define GPIO_AFRH_AFRH5_2   (0x4U << GPIO_AFRH_AFRH5_Pos)
 
#define GPIO_AFRH_AFRH5_3   (0x8U << GPIO_AFRH_AFRH5_Pos)
 
#define GPIO_AFRH_AFRH6_Msk   (0xFU << GPIO_AFRH_AFRH6_Pos)
 
#define GPIO_AFRH_AFRH6_0   (0x1U << GPIO_AFRH_AFRH6_Pos)
 
#define GPIO_AFRH_AFRH6_1   (0x2U << GPIO_AFRH_AFRH6_Pos)
 
#define GPIO_AFRH_AFRH6_2   (0x4U << GPIO_AFRH_AFRH6_Pos)
 
#define GPIO_AFRH_AFRH6_3   (0x8U << GPIO_AFRH_AFRH6_Pos)
 
#define GPIO_AFRH_AFRH7_Msk   (0xFU << GPIO_AFRH_AFRH7_Pos)
 
#define GPIO_AFRH_AFRH7_0   (0x1U << GPIO_AFRH_AFRH7_Pos)
 
#define GPIO_AFRH_AFRH7_1   (0x2U << GPIO_AFRH_AFRH7_Pos)
 
#define GPIO_AFRH_AFRH7_2   (0x4U << GPIO_AFRH_AFRH7_Pos)
 
#define GPIO_AFRH_AFRH7_3   (0x8U << GPIO_AFRH_AFRH7_Pos)
 
#define I2C_CR1_PE_Msk   (0x1U << I2C_CR1_PE_Pos)
 
#define I2C_CR1_PE   I2C_CR1_PE_Msk
 
#define I2C_CR1_TXIE_Msk   (0x1U << I2C_CR1_TXIE_Pos)
 
#define I2C_CR1_TXIE   I2C_CR1_TXIE_Msk
 
#define I2C_CR1_RXIE_Msk   (0x1U << I2C_CR1_RXIE_Pos)
 
#define I2C_CR1_RXIE   I2C_CR1_RXIE_Msk
 
#define I2C_CR1_ADDRIE_Msk   (0x1U << I2C_CR1_ADDRIE_Pos)
 
#define I2C_CR1_ADDRIE   I2C_CR1_ADDRIE_Msk
 
#define I2C_CR1_NACKIE_Msk   (0x1U << I2C_CR1_NACKIE_Pos)
 
#define I2C_CR1_NACKIE   I2C_CR1_NACKIE_Msk
 
#define I2C_CR1_STOPIE_Msk   (0x1U << I2C_CR1_STOPIE_Pos)
 
#define I2C_CR1_STOPIE   I2C_CR1_STOPIE_Msk
 
#define I2C_CR1_TCIE_Msk   (0x1U << I2C_CR1_TCIE_Pos)
 
#define I2C_CR1_TCIE   I2C_CR1_TCIE_Msk
 
#define I2C_CR1_ERRIE_Msk   (0x1U << I2C_CR1_ERRIE_Pos)
 
#define I2C_CR1_ERRIE   I2C_CR1_ERRIE_Msk
 
#define I2C_CR1_DNF_Msk   (0xFU << I2C_CR1_DNF_Pos)
 
#define I2C_CR1_DNF   I2C_CR1_DNF_Msk
 
#define I2C_CR1_ANFOFF_Msk   (0x1U << I2C_CR1_ANFOFF_Pos)
 
#define I2C_CR1_ANFOFF   I2C_CR1_ANFOFF_Msk
 
#define I2C_CR1_TXDMAEN_Msk   (0x1U << I2C_CR1_TXDMAEN_Pos)
 
#define I2C_CR1_TXDMAEN   I2C_CR1_TXDMAEN_Msk
 
#define I2C_CR1_RXDMAEN_Msk   (0x1U << I2C_CR1_RXDMAEN_Pos)
 
#define I2C_CR1_RXDMAEN   I2C_CR1_RXDMAEN_Msk
 
#define I2C_CR1_SBC_Msk   (0x1U << I2C_CR1_SBC_Pos)
 
#define I2C_CR1_SBC   I2C_CR1_SBC_Msk
 
#define I2C_CR1_NOSTRETCH_Msk   (0x1U << I2C_CR1_NOSTRETCH_Pos)
 
#define I2C_CR1_NOSTRETCH   I2C_CR1_NOSTRETCH_Msk
 
#define I2C_CR1_GCEN_Msk   (0x1U << I2C_CR1_GCEN_Pos)
 
#define I2C_CR1_GCEN   I2C_CR1_GCEN_Msk
 
#define I2C_CR1_SMBHEN_Msk   (0x1U << I2C_CR1_SMBHEN_Pos)
 
#define I2C_CR1_SMBHEN   I2C_CR1_SMBHEN_Msk
 
#define I2C_CR1_SMBDEN_Msk   (0x1U << I2C_CR1_SMBDEN_Pos)
 
#define I2C_CR1_SMBDEN   I2C_CR1_SMBDEN_Msk
 
#define I2C_CR1_ALERTEN_Msk   (0x1U << I2C_CR1_ALERTEN_Pos)
 
#define I2C_CR1_ALERTEN   I2C_CR1_ALERTEN_Msk
 
#define I2C_CR1_PECEN_Msk   (0x1U << I2C_CR1_PECEN_Pos)
 
#define I2C_CR1_PECEN   I2C_CR1_PECEN_Msk
 
#define I2C_CR2_SADD_Msk   (0x3FFU << I2C_CR2_SADD_Pos)
 
#define I2C_CR2_SADD   I2C_CR2_SADD_Msk
 
#define I2C_CR2_RD_WRN_Msk   (0x1U << I2C_CR2_RD_WRN_Pos)
 
#define I2C_CR2_RD_WRN   I2C_CR2_RD_WRN_Msk
 
#define I2C_CR2_ADD10_Msk   (0x1U << I2C_CR2_ADD10_Pos)
 
#define I2C_CR2_ADD10   I2C_CR2_ADD10_Msk
 
#define I2C_CR2_HEAD10R_Msk   (0x1U << I2C_CR2_HEAD10R_Pos)
 
#define I2C_CR2_HEAD10R   I2C_CR2_HEAD10R_Msk
 
#define I2C_CR2_START_Msk   (0x1U << I2C_CR2_START_Pos)
 
#define I2C_CR2_START   I2C_CR2_START_Msk
 
#define I2C_CR2_STOP_Msk   (0x1U << I2C_CR2_STOP_Pos)
 
#define I2C_CR2_STOP   I2C_CR2_STOP_Msk
 
#define I2C_CR2_NACK_Msk   (0x1U << I2C_CR2_NACK_Pos)
 
#define I2C_CR2_NACK   I2C_CR2_NACK_Msk
 
#define I2C_CR2_NBYTES_Msk   (0xFFU << I2C_CR2_NBYTES_Pos)
 
#define I2C_CR2_NBYTES   I2C_CR2_NBYTES_Msk
 
#define I2C_CR2_RELOAD_Msk   (0x1U << I2C_CR2_RELOAD_Pos)
 
#define I2C_CR2_RELOAD   I2C_CR2_RELOAD_Msk
 
#define I2C_CR2_AUTOEND_Msk   (0x1U << I2C_CR2_AUTOEND_Pos)
 
#define I2C_CR2_AUTOEND   I2C_CR2_AUTOEND_Msk
 
#define I2C_CR2_PECBYTE_Msk   (0x1U << I2C_CR2_PECBYTE_Pos)
 
#define I2C_CR2_PECBYTE   I2C_CR2_PECBYTE_Msk
 
#define I2C_OAR1_OA1_Msk   (0x3FFU << I2C_OAR1_OA1_Pos)
 
#define I2C_OAR1_OA1   I2C_OAR1_OA1_Msk
 
#define I2C_OAR1_OA1MODE_Msk   (0x1U << I2C_OAR1_OA1MODE_Pos)
 
#define I2C_OAR1_OA1MODE   I2C_OAR1_OA1MODE_Msk
 
#define I2C_OAR1_OA1EN_Msk   (0x1U << I2C_OAR1_OA1EN_Pos)
 
#define I2C_OAR1_OA1EN   I2C_OAR1_OA1EN_Msk
 
#define I2C_OAR2_OA2_Msk   (0x7FU << I2C_OAR2_OA2_Pos)
 
#define I2C_OAR2_OA2   I2C_OAR2_OA2_Msk
 
#define I2C_OAR2_OA2MSK_Msk   (0x7U << I2C_OAR2_OA2MSK_Pos)
 
#define I2C_OAR2_OA2MSK   I2C_OAR2_OA2MSK_Msk
 
#define I2C_OAR2_OA2NOMASK   0x00000000U
 
#define I2C_OAR2_OA2MASK01_Msk   (0x1U << I2C_OAR2_OA2MASK01_Pos)
 
#define I2C_OAR2_OA2MASK01   I2C_OAR2_OA2MASK01_Msk
 
#define I2C_OAR2_OA2MASK02_Msk   (0x1U << I2C_OAR2_OA2MASK02_Pos)
 
#define I2C_OAR2_OA2MASK02   I2C_OAR2_OA2MASK02_Msk
 
#define I2C_OAR2_OA2MASK03_Msk   (0x3U << I2C_OAR2_OA2MASK03_Pos)
 
#define I2C_OAR2_OA2MASK03   I2C_OAR2_OA2MASK03_Msk
 
#define I2C_OAR2_OA2MASK04_Msk   (0x1U << I2C_OAR2_OA2MASK04_Pos)
 
#define I2C_OAR2_OA2MASK04   I2C_OAR2_OA2MASK04_Msk
 
#define I2C_OAR2_OA2MASK05_Msk   (0x5U << I2C_OAR2_OA2MASK05_Pos)
 
#define I2C_OAR2_OA2MASK05   I2C_OAR2_OA2MASK05_Msk
 
#define I2C_OAR2_OA2MASK06_Msk   (0x3U << I2C_OAR2_OA2MASK06_Pos)
 
#define I2C_OAR2_OA2MASK06   I2C_OAR2_OA2MASK06_Msk
 
#define I2C_OAR2_OA2MASK07_Msk   (0x7U << I2C_OAR2_OA2MASK07_Pos)
 
#define I2C_OAR2_OA2MASK07   I2C_OAR2_OA2MASK07_Msk
 
#define I2C_OAR2_OA2EN_Msk   (0x1U << I2C_OAR2_OA2EN_Pos)
 
#define I2C_OAR2_OA2EN   I2C_OAR2_OA2EN_Msk
 
#define I2C_TIMINGR_SCLL_Msk   (0xFFU << I2C_TIMINGR_SCLL_Pos)
 
#define I2C_TIMINGR_SCLL   I2C_TIMINGR_SCLL_Msk
 
#define I2C_TIMINGR_SCLH_Msk   (0xFFU << I2C_TIMINGR_SCLH_Pos)
 
#define I2C_TIMINGR_SCLH   I2C_TIMINGR_SCLH_Msk
 
#define I2C_TIMINGR_SDADEL_Msk   (0xFU << I2C_TIMINGR_SDADEL_Pos)
 
#define I2C_TIMINGR_SDADEL   I2C_TIMINGR_SDADEL_Msk
 
#define I2C_TIMINGR_SCLDEL_Msk   (0xFU << I2C_TIMINGR_SCLDEL_Pos)
 
#define I2C_TIMINGR_SCLDEL   I2C_TIMINGR_SCLDEL_Msk
 
#define I2C_TIMINGR_PRESC_Msk   (0xFU << I2C_TIMINGR_PRESC_Pos)
 
#define I2C_TIMINGR_PRESC   I2C_TIMINGR_PRESC_Msk
 
#define I2C_TIMEOUTR_TIMEOUTA_Msk   (0xFFFU << I2C_TIMEOUTR_TIMEOUTA_Pos)
 
#define I2C_TIMEOUTR_TIMEOUTA   I2C_TIMEOUTR_TIMEOUTA_Msk
 
#define I2C_TIMEOUTR_TIDLE_Msk   (0x1U << I2C_TIMEOUTR_TIDLE_Pos)
 
#define I2C_TIMEOUTR_TIDLE   I2C_TIMEOUTR_TIDLE_Msk
 
#define I2C_TIMEOUTR_TIMOUTEN_Msk   (0x1U << I2C_TIMEOUTR_TIMOUTEN_Pos)
 
#define I2C_TIMEOUTR_TIMOUTEN   I2C_TIMEOUTR_TIMOUTEN_Msk
 
#define I2C_TIMEOUTR_TIMEOUTB_Msk   (0xFFFU << I2C_TIMEOUTR_TIMEOUTB_Pos)
 
#define I2C_TIMEOUTR_TIMEOUTB   I2C_TIMEOUTR_TIMEOUTB_Msk
 
#define I2C_TIMEOUTR_TEXTEN_Msk   (0x1U << I2C_TIMEOUTR_TEXTEN_Pos)
 
#define I2C_TIMEOUTR_TEXTEN   I2C_TIMEOUTR_TEXTEN_Msk
 
#define I2C_ISR_TXE_Msk   (0x1U << I2C_ISR_TXE_Pos)
 
#define I2C_ISR_TXE   I2C_ISR_TXE_Msk
 
#define I2C_ISR_TXIS_Msk   (0x1U << I2C_ISR_TXIS_Pos)
 
#define I2C_ISR_TXIS   I2C_ISR_TXIS_Msk
 
#define I2C_ISR_RXNE_Msk   (0x1U << I2C_ISR_RXNE_Pos)
 
#define I2C_ISR_RXNE   I2C_ISR_RXNE_Msk
 
#define I2C_ISR_ADDR_Msk   (0x1U << I2C_ISR_ADDR_Pos)
 
#define I2C_ISR_ADDR   I2C_ISR_ADDR_Msk
 
#define I2C_ISR_NACKF_Msk   (0x1U << I2C_ISR_NACKF_Pos)
 
#define I2C_ISR_NACKF   I2C_ISR_NACKF_Msk
 
#define I2C_ISR_STOPF_Msk   (0x1U << I2C_ISR_STOPF_Pos)
 
#define I2C_ISR_STOPF   I2C_ISR_STOPF_Msk
 
#define I2C_ISR_TC_Msk   (0x1U << I2C_ISR_TC_Pos)
 
#define I2C_ISR_TC   I2C_ISR_TC_Msk
 
#define I2C_ISR_TCR_Msk   (0x1U << I2C_ISR_TCR_Pos)
 
#define I2C_ISR_TCR   I2C_ISR_TCR_Msk
 
#define I2C_ISR_BERR_Msk   (0x1U << I2C_ISR_BERR_Pos)
 
#define I2C_ISR_BERR   I2C_ISR_BERR_Msk
 
#define I2C_ISR_ARLO_Msk   (0x1U << I2C_ISR_ARLO_Pos)
 
#define I2C_ISR_ARLO   I2C_ISR_ARLO_Msk
 
#define I2C_ISR_OVR_Msk   (0x1U << I2C_ISR_OVR_Pos)
 
#define I2C_ISR_OVR   I2C_ISR_OVR_Msk
 
#define I2C_ISR_PECERR_Msk   (0x1U << I2C_ISR_PECERR_Pos)
 
#define I2C_ISR_PECERR   I2C_ISR_PECERR_Msk
 
#define I2C_ISR_TIMEOUT_Msk   (0x1U << I2C_ISR_TIMEOUT_Pos)
 
#define I2C_ISR_TIMEOUT   I2C_ISR_TIMEOUT_Msk
 
#define I2C_ISR_ALERT_Msk   (0x1U << I2C_ISR_ALERT_Pos)
 
#define I2C_ISR_ALERT   I2C_ISR_ALERT_Msk
 
#define I2C_ISR_BUSY_Msk   (0x1U << I2C_ISR_BUSY_Pos)
 
#define I2C_ISR_BUSY   I2C_ISR_BUSY_Msk
 
#define I2C_ISR_DIR_Msk   (0x1U << I2C_ISR_DIR_Pos)
 
#define I2C_ISR_DIR   I2C_ISR_DIR_Msk
 
#define I2C_ISR_ADDCODE_Msk   (0x7FU << I2C_ISR_ADDCODE_Pos)
 
#define I2C_ISR_ADDCODE   I2C_ISR_ADDCODE_Msk
 
#define I2C_ICR_ADDRCF_Msk   (0x1U << I2C_ICR_ADDRCF_Pos)
 
#define I2C_ICR_ADDRCF   I2C_ICR_ADDRCF_Msk
 
#define I2C_ICR_NACKCF_Msk   (0x1U << I2C_ICR_NACKCF_Pos)
 
#define I2C_ICR_NACKCF   I2C_ICR_NACKCF_Msk
 
#define I2C_ICR_STOPCF_Msk   (0x1U << I2C_ICR_STOPCF_Pos)
 
#define I2C_ICR_STOPCF   I2C_ICR_STOPCF_Msk
 
#define I2C_ICR_BERRCF_Msk   (0x1U << I2C_ICR_BERRCF_Pos)
 
#define I2C_ICR_BERRCF   I2C_ICR_BERRCF_Msk
 
#define I2C_ICR_ARLOCF_Msk   (0x1U << I2C_ICR_ARLOCF_Pos)
 
#define I2C_ICR_ARLOCF   I2C_ICR_ARLOCF_Msk
 
#define I2C_ICR_OVRCF_Msk   (0x1U << I2C_ICR_OVRCF_Pos)
 
#define I2C_ICR_OVRCF   I2C_ICR_OVRCF_Msk
 
#define I2C_ICR_PECCF_Msk   (0x1U << I2C_ICR_PECCF_Pos)
 
#define I2C_ICR_PECCF   I2C_ICR_PECCF_Msk
 
#define I2C_ICR_TIMOUTCF_Msk   (0x1U << I2C_ICR_TIMOUTCF_Pos)
 
#define I2C_ICR_TIMOUTCF   I2C_ICR_TIMOUTCF_Msk
 
#define I2C_ICR_ALERTCF_Msk   (0x1U << I2C_ICR_ALERTCF_Pos)
 
#define I2C_ICR_ALERTCF   I2C_ICR_ALERTCF_Msk
 
#define I2C_PECR_PEC_Msk   (0xFFU << I2C_PECR_PEC_Pos)
 
#define I2C_PECR_PEC   I2C_PECR_PEC_Msk
 
#define I2C_RXDR_RXDATA_Msk   (0xFFU << I2C_RXDR_RXDATA_Pos)
 
#define I2C_RXDR_RXDATA   I2C_RXDR_RXDATA_Msk
 
#define I2C_TXDR_TXDATA_Msk   (0xFFU << I2C_TXDR_TXDATA_Pos)
 
#define I2C_TXDR_TXDATA   I2C_TXDR_TXDATA_Msk
 
#define IWDG_KR_KEY_Msk   (0xFFFFU << IWDG_KR_KEY_Pos)
 
#define IWDG_KR_KEY   IWDG_KR_KEY_Msk
 
#define IWDG_PR_PR_Msk   (0x7U << IWDG_PR_PR_Pos)
 
#define IWDG_PR_PR   IWDG_PR_PR_Msk
 
#define IWDG_PR_PR_0   (0x1U << IWDG_PR_PR_Pos)
 
#define IWDG_PR_PR_1   (0x2U << IWDG_PR_PR_Pos)
 
#define IWDG_PR_PR_2   (0x4U << IWDG_PR_PR_Pos)
 
#define IWDG_RLR_RL_Msk   (0xFFFU << IWDG_RLR_RL_Pos)
 
#define IWDG_RLR_RL   IWDG_RLR_RL_Msk
 
#define IWDG_SR_PVU_Msk   (0x1U << IWDG_SR_PVU_Pos)
 
#define IWDG_SR_PVU   IWDG_SR_PVU_Msk
 
#define IWDG_SR_RVU_Msk   (0x1U << IWDG_SR_RVU_Pos)
 
#define IWDG_SR_RVU   IWDG_SR_RVU_Msk
 
#define IWDG_SR_WVU_Msk   (0x1U << IWDG_SR_WVU_Pos)
 
#define IWDG_SR_WVU   IWDG_SR_WVU_Msk
 
#define IWDG_WINR_WIN_Msk   (0xFFFU << IWDG_WINR_WIN_Pos)
 
#define IWDG_WINR_WIN   IWDG_WINR_WIN_Msk
 
#define LTDC_SSCR_VSH_Msk   (0x7FFU << LTDC_SSCR_VSH_Pos)
 
#define LTDC_SSCR_VSH   LTDC_SSCR_VSH_Msk
 
#define LTDC_SSCR_HSW_Msk   (0xFFFU << LTDC_SSCR_HSW_Pos)
 
#define LTDC_SSCR_HSW   LTDC_SSCR_HSW_Msk
 
#define LTDC_BPCR_AVBP_Msk   (0x7FFU << LTDC_BPCR_AVBP_Pos)
 
#define LTDC_BPCR_AVBP   LTDC_BPCR_AVBP_Msk
 
#define LTDC_BPCR_AHBP_Msk   (0xFFFU << LTDC_BPCR_AHBP_Pos)
 
#define LTDC_BPCR_AHBP   LTDC_BPCR_AHBP_Msk
 
#define LTDC_AWCR_AAH_Msk   (0x7FFU << LTDC_AWCR_AAH_Pos)
 
#define LTDC_AWCR_AAH   LTDC_AWCR_AAH_Msk
 
#define LTDC_AWCR_AAW_Msk   (0xFFFU << LTDC_AWCR_AAW_Pos)
 
#define LTDC_AWCR_AAW   LTDC_AWCR_AAW_Msk
 
#define LTDC_TWCR_TOTALH_Msk   (0x7FFU << LTDC_TWCR_TOTALH_Pos)
 
#define LTDC_TWCR_TOTALH   LTDC_TWCR_TOTALH_Msk
 
#define LTDC_TWCR_TOTALW_Msk   (0xFFFU << LTDC_TWCR_TOTALW_Pos)
 
#define LTDC_TWCR_TOTALW   LTDC_TWCR_TOTALW_Msk
 
#define LTDC_GCR_LTDCEN_Msk   (0x1U << LTDC_GCR_LTDCEN_Pos)
 
#define LTDC_GCR_LTDCEN   LTDC_GCR_LTDCEN_Msk
 
#define LTDC_GCR_DBW_Msk   (0x7U << LTDC_GCR_DBW_Pos)
 
#define LTDC_GCR_DBW   LTDC_GCR_DBW_Msk
 
#define LTDC_GCR_DGW_Msk   (0x7U << LTDC_GCR_DGW_Pos)
 
#define LTDC_GCR_DGW   LTDC_GCR_DGW_Msk
 
#define LTDC_GCR_DRW_Msk   (0x7U << LTDC_GCR_DRW_Pos)
 
#define LTDC_GCR_DRW   LTDC_GCR_DRW_Msk
 
#define LTDC_GCR_DEN_Msk   (0x1U << LTDC_GCR_DEN_Pos)
 
#define LTDC_GCR_DEN   LTDC_GCR_DEN_Msk
 
#define LTDC_GCR_PCPOL_Msk   (0x1U << LTDC_GCR_PCPOL_Pos)
 
#define LTDC_GCR_PCPOL   LTDC_GCR_PCPOL_Msk
 
#define LTDC_GCR_DEPOL_Msk   (0x1U << LTDC_GCR_DEPOL_Pos)
 
#define LTDC_GCR_DEPOL   LTDC_GCR_DEPOL_Msk
 
#define LTDC_GCR_VSPOL_Msk   (0x1U << LTDC_GCR_VSPOL_Pos)
 
#define LTDC_GCR_VSPOL   LTDC_GCR_VSPOL_Msk
 
#define LTDC_GCR_HSPOL_Msk   (0x1U << LTDC_GCR_HSPOL_Pos)
 
#define LTDC_GCR_HSPOL   LTDC_GCR_HSPOL_Msk
 
#define LTDC_SRCR_IMR_Msk   (0x1U << LTDC_SRCR_IMR_Pos)
 
#define LTDC_SRCR_IMR   LTDC_SRCR_IMR_Msk
 
#define LTDC_SRCR_VBR_Msk   (0x1U << LTDC_SRCR_VBR_Pos)
 
#define LTDC_SRCR_VBR   LTDC_SRCR_VBR_Msk
 
#define LTDC_BCCR_BCBLUE_Msk   (0xFFU << LTDC_BCCR_BCBLUE_Pos)
 
#define LTDC_BCCR_BCBLUE   LTDC_BCCR_BCBLUE_Msk
 
#define LTDC_BCCR_BCGREEN_Msk   (0xFFU << LTDC_BCCR_BCGREEN_Pos)
 
#define LTDC_BCCR_BCGREEN   LTDC_BCCR_BCGREEN_Msk
 
#define LTDC_BCCR_BCRED_Msk   (0xFFU << LTDC_BCCR_BCRED_Pos)
 
#define LTDC_BCCR_BCRED   LTDC_BCCR_BCRED_Msk
 
#define LTDC_IER_LIE_Msk   (0x1U << LTDC_IER_LIE_Pos)
 
#define LTDC_IER_LIE   LTDC_IER_LIE_Msk
 
#define LTDC_IER_FUIE_Msk   (0x1U << LTDC_IER_FUIE_Pos)
 
#define LTDC_IER_FUIE   LTDC_IER_FUIE_Msk
 
#define LTDC_IER_TERRIE_Msk   (0x1U << LTDC_IER_TERRIE_Pos)
 
#define LTDC_IER_TERRIE   LTDC_IER_TERRIE_Msk
 
#define LTDC_IER_RRIE_Msk   (0x1U << LTDC_IER_RRIE_Pos)
 
#define LTDC_IER_RRIE   LTDC_IER_RRIE_Msk
 
#define LTDC_ISR_LIF_Msk   (0x1U << LTDC_ISR_LIF_Pos)
 
#define LTDC_ISR_LIF   LTDC_ISR_LIF_Msk
 
#define LTDC_ISR_FUIF_Msk   (0x1U << LTDC_ISR_FUIF_Pos)
 
#define LTDC_ISR_FUIF   LTDC_ISR_FUIF_Msk
 
#define LTDC_ISR_TERRIF_Msk   (0x1U << LTDC_ISR_TERRIF_Pos)
 
#define LTDC_ISR_TERRIF   LTDC_ISR_TERRIF_Msk
 
#define LTDC_ISR_RRIF_Msk   (0x1U << LTDC_ISR_RRIF_Pos)
 
#define LTDC_ISR_RRIF   LTDC_ISR_RRIF_Msk
 
#define LTDC_ICR_CLIF_Msk   (0x1U << LTDC_ICR_CLIF_Pos)
 
#define LTDC_ICR_CLIF   LTDC_ICR_CLIF_Msk
 
#define LTDC_ICR_CFUIF_Msk   (0x1U << LTDC_ICR_CFUIF_Pos)
 
#define LTDC_ICR_CFUIF   LTDC_ICR_CFUIF_Msk
 
#define LTDC_ICR_CTERRIF_Msk   (0x1U << LTDC_ICR_CTERRIF_Pos)
 
#define LTDC_ICR_CTERRIF   LTDC_ICR_CTERRIF_Msk
 
#define LTDC_ICR_CRRIF_Msk   (0x1U << LTDC_ICR_CRRIF_Pos)
 
#define LTDC_ICR_CRRIF   LTDC_ICR_CRRIF_Msk
 
#define LTDC_LIPCR_LIPOS_Msk   (0x7FFU << LTDC_LIPCR_LIPOS_Pos)
 
#define LTDC_LIPCR_LIPOS   LTDC_LIPCR_LIPOS_Msk
 
#define LTDC_CPSR_CYPOS_Msk   (0xFFFFU << LTDC_CPSR_CYPOS_Pos)
 
#define LTDC_CPSR_CYPOS   LTDC_CPSR_CYPOS_Msk
 
#define LTDC_CPSR_CXPOS_Msk   (0xFFFFU << LTDC_CPSR_CXPOS_Pos)
 
#define LTDC_CPSR_CXPOS   LTDC_CPSR_CXPOS_Msk
 
#define LTDC_CDSR_VDES_Msk   (0x1U << LTDC_CDSR_VDES_Pos)
 
#define LTDC_CDSR_VDES   LTDC_CDSR_VDES_Msk
 
#define LTDC_CDSR_HDES_Msk   (0x1U << LTDC_CDSR_HDES_Pos)
 
#define LTDC_CDSR_HDES   LTDC_CDSR_HDES_Msk
 
#define LTDC_CDSR_VSYNCS_Msk   (0x1U << LTDC_CDSR_VSYNCS_Pos)
 
#define LTDC_CDSR_VSYNCS   LTDC_CDSR_VSYNCS_Msk
 
#define LTDC_CDSR_HSYNCS_Msk   (0x1U << LTDC_CDSR_HSYNCS_Pos)
 
#define LTDC_CDSR_HSYNCS   LTDC_CDSR_HSYNCS_Msk
 
#define LTDC_LxCR_LEN_Msk   (0x1U << LTDC_LxCR_LEN_Pos)
 
#define LTDC_LxCR_LEN   LTDC_LxCR_LEN_Msk
 
#define LTDC_LxCR_COLKEN_Msk   (0x1U << LTDC_LxCR_COLKEN_Pos)
 
#define LTDC_LxCR_COLKEN   LTDC_LxCR_COLKEN_Msk
 
#define LTDC_LxCR_CLUTEN_Msk   (0x1U << LTDC_LxCR_CLUTEN_Pos)
 
#define LTDC_LxCR_CLUTEN   LTDC_LxCR_CLUTEN_Msk
 
#define LTDC_LxWHPCR_WHSTPOS_Msk   (0xFFFU << LTDC_LxWHPCR_WHSTPOS_Pos)
 
#define LTDC_LxWHPCR_WHSTPOS   LTDC_LxWHPCR_WHSTPOS_Msk
 
#define LTDC_LxWHPCR_WHSPPOS_Msk   (0xFFFFU << LTDC_LxWHPCR_WHSPPOS_Pos)
 
#define LTDC_LxWHPCR_WHSPPOS   LTDC_LxWHPCR_WHSPPOS_Msk
 
#define LTDC_LxWVPCR_WVSTPOS_Msk   (0xFFFU << LTDC_LxWVPCR_WVSTPOS_Pos)
 
#define LTDC_LxWVPCR_WVSTPOS   LTDC_LxWVPCR_WVSTPOS_Msk
 
#define LTDC_LxWVPCR_WVSPPOS_Msk   (0xFFFFU << LTDC_LxWVPCR_WVSPPOS_Pos)
 
#define LTDC_LxWVPCR_WVSPPOS   LTDC_LxWVPCR_WVSPPOS_Msk
 
#define LTDC_LxCKCR_CKBLUE_Msk   (0xFFU << LTDC_LxCKCR_CKBLUE_Pos)
 
#define LTDC_LxCKCR_CKBLUE   LTDC_LxCKCR_CKBLUE_Msk
 
#define LTDC_LxCKCR_CKGREEN_Msk   (0xFFU << LTDC_LxCKCR_CKGREEN_Pos)
 
#define LTDC_LxCKCR_CKGREEN   LTDC_LxCKCR_CKGREEN_Msk
 
#define LTDC_LxCKCR_CKRED_Msk   (0xFFU << LTDC_LxCKCR_CKRED_Pos)
 
#define LTDC_LxCKCR_CKRED   LTDC_LxCKCR_CKRED_Msk
 
#define LTDC_LxPFCR_PF_Msk   (0x7U << LTDC_LxPFCR_PF_Pos)
 
#define LTDC_LxPFCR_PF   LTDC_LxPFCR_PF_Msk
 
#define LTDC_LxCACR_CONSTA_Msk   (0xFFU << LTDC_LxCACR_CONSTA_Pos)
 
#define LTDC_LxCACR_CONSTA   LTDC_LxCACR_CONSTA_Msk
 
#define LTDC_LxDCCR_DCBLUE_Msk   (0xFFU << LTDC_LxDCCR_DCBLUE_Pos)
 
#define LTDC_LxDCCR_DCBLUE   LTDC_LxDCCR_DCBLUE_Msk
 
#define LTDC_LxDCCR_DCGREEN_Msk   (0xFFU << LTDC_LxDCCR_DCGREEN_Pos)
 
#define LTDC_LxDCCR_DCGREEN   LTDC_LxDCCR_DCGREEN_Msk
 
#define LTDC_LxDCCR_DCRED_Msk   (0xFFU << LTDC_LxDCCR_DCRED_Pos)
 
#define LTDC_LxDCCR_DCRED   LTDC_LxDCCR_DCRED_Msk
 
#define LTDC_LxDCCR_DCALPHA_Msk   (0xFFU << LTDC_LxDCCR_DCALPHA_Pos)
 
#define LTDC_LxDCCR_DCALPHA   LTDC_LxDCCR_DCALPHA_Msk
 
#define LTDC_LxBFCR_BF2_Msk   (0x7U << LTDC_LxBFCR_BF2_Pos)
 
#define LTDC_LxBFCR_BF2   LTDC_LxBFCR_BF2_Msk
 
#define LTDC_LxBFCR_BF1_Msk   (0x7U << LTDC_LxBFCR_BF1_Pos)
 
#define LTDC_LxBFCR_BF1   LTDC_LxBFCR_BF1_Msk
 
#define LTDC_LxCFBAR_CFBADD_Msk   (0xFFFFFFFFU << LTDC_LxCFBAR_CFBADD_Pos)
 
#define LTDC_LxCFBAR_CFBADD   LTDC_LxCFBAR_CFBADD_Msk
 
#define LTDC_LxCFBLR_CFBLL_Msk   (0x1FFFU << LTDC_LxCFBLR_CFBLL_Pos)
 
#define LTDC_LxCFBLR_CFBLL   LTDC_LxCFBLR_CFBLL_Msk
 
#define LTDC_LxCFBLR_CFBP_Msk   (0x1FFFU << LTDC_LxCFBLR_CFBP_Pos)
 
#define LTDC_LxCFBLR_CFBP   LTDC_LxCFBLR_CFBP_Msk
 
#define LTDC_LxCFBLNR_CFBLNBR_Msk   (0x7FFU << LTDC_LxCFBLNR_CFBLNBR_Pos)
 
#define LTDC_LxCFBLNR_CFBLNBR   LTDC_LxCFBLNR_CFBLNBR_Msk
 
#define LTDC_LxCLUTWR_BLUE_Msk   (0xFFU << LTDC_LxCLUTWR_BLUE_Pos)
 
#define LTDC_LxCLUTWR_BLUE   LTDC_LxCLUTWR_BLUE_Msk
 
#define LTDC_LxCLUTWR_GREEN_Msk   (0xFFU << LTDC_LxCLUTWR_GREEN_Pos)
 
#define LTDC_LxCLUTWR_GREEN   LTDC_LxCLUTWR_GREEN_Msk
 
#define LTDC_LxCLUTWR_RED_Msk   (0xFFU << LTDC_LxCLUTWR_RED_Pos)
 
#define LTDC_LxCLUTWR_RED   LTDC_LxCLUTWR_RED_Msk
 
#define LTDC_LxCLUTWR_CLUTADD_Msk   (0xFFU << LTDC_LxCLUTWR_CLUTADD_Pos)
 
#define LTDC_LxCLUTWR_CLUTADD   LTDC_LxCLUTWR_CLUTADD_Msk
 
#define PWR_CR1_LPDS_Msk   (0x1U << PWR_CR1_LPDS_Pos)
 
#define PWR_CR1_LPDS   PWR_CR1_LPDS_Msk
 
#define PWR_CR1_PDDS_Msk   (0x1U << PWR_CR1_PDDS_Pos)
 
#define PWR_CR1_PDDS   PWR_CR1_PDDS_Msk
 
#define PWR_CR1_CSBF_Msk   (0x1U << PWR_CR1_CSBF_Pos)
 
#define PWR_CR1_CSBF   PWR_CR1_CSBF_Msk
 
#define PWR_CR1_PVDE_Msk   (0x1U << PWR_CR1_PVDE_Pos)
 
#define PWR_CR1_PVDE   PWR_CR1_PVDE_Msk
 
#define PWR_CR1_PLS_Msk   (0x7U << PWR_CR1_PLS_Pos)
 
#define PWR_CR1_PLS   PWR_CR1_PLS_Msk
 
#define PWR_CR1_PLS_0   (0x1U << PWR_CR1_PLS_Pos)
 
#define PWR_CR1_PLS_1   (0x2U << PWR_CR1_PLS_Pos)
 
#define PWR_CR1_PLS_2   (0x4U << PWR_CR1_PLS_Pos)
 
#define PWR_CR1_PLS_LEV0   0x00000000U
 
#define PWR_CR1_PLS_LEV1_Msk   (0x1U << PWR_CR1_PLS_LEV1_Pos)
 
#define PWR_CR1_PLS_LEV1   PWR_CR1_PLS_LEV1_Msk
 
#define PWR_CR1_PLS_LEV2_Msk   (0x1U << PWR_CR1_PLS_LEV2_Pos)
 
#define PWR_CR1_PLS_LEV2   PWR_CR1_PLS_LEV2_Msk
 
#define PWR_CR1_PLS_LEV3_Msk   (0x3U << PWR_CR1_PLS_LEV3_Pos)
 
#define PWR_CR1_PLS_LEV3   PWR_CR1_PLS_LEV3_Msk
 
#define PWR_CR1_PLS_LEV4_Msk   (0x1U << PWR_CR1_PLS_LEV4_Pos)
 
#define PWR_CR1_PLS_LEV4   PWR_CR1_PLS_LEV4_Msk
 
#define PWR_CR1_PLS_LEV5_Msk   (0x5U << PWR_CR1_PLS_LEV5_Pos)
 
#define PWR_CR1_PLS_LEV5   PWR_CR1_PLS_LEV5_Msk
 
#define PWR_CR1_PLS_LEV6_Msk   (0x3U << PWR_CR1_PLS_LEV6_Pos)
 
#define PWR_CR1_PLS_LEV6   PWR_CR1_PLS_LEV6_Msk
 
#define PWR_CR1_PLS_LEV7_Msk   (0x7U << PWR_CR1_PLS_LEV7_Pos)
 
#define PWR_CR1_PLS_LEV7   PWR_CR1_PLS_LEV7_Msk
 
#define PWR_CR1_DBP_Msk   (0x1U << PWR_CR1_DBP_Pos)
 
#define PWR_CR1_DBP   PWR_CR1_DBP_Msk
 
#define PWR_CR1_FPDS_Msk   (0x1U << PWR_CR1_FPDS_Pos)
 
#define PWR_CR1_FPDS   PWR_CR1_FPDS_Msk
 
#define PWR_CR1_LPUDS_Msk   (0x1U << PWR_CR1_LPUDS_Pos)
 
#define PWR_CR1_LPUDS   PWR_CR1_LPUDS_Msk
 
#define PWR_CR1_MRUDS_Msk   (0x1U << PWR_CR1_MRUDS_Pos)
 
#define PWR_CR1_MRUDS   PWR_CR1_MRUDS_Msk
 
#define PWR_CR1_ADCDC1_Msk   (0x1U << PWR_CR1_ADCDC1_Pos)
 
#define PWR_CR1_ADCDC1   PWR_CR1_ADCDC1_Msk
 
#define PWR_CR1_VOS_Msk   (0x3U << PWR_CR1_VOS_Pos)
 
#define PWR_CR1_VOS   PWR_CR1_VOS_Msk
 
#define PWR_CR1_VOS_0   (0x1U << PWR_CR1_VOS_Pos)
 
#define PWR_CR1_VOS_1   (0x2U << PWR_CR1_VOS_Pos)
 
#define PWR_CR1_ODEN_Msk   (0x1U << PWR_CR1_ODEN_Pos)
 
#define PWR_CR1_ODEN   PWR_CR1_ODEN_Msk
 
#define PWR_CR1_ODSWEN_Msk   (0x1U << PWR_CR1_ODSWEN_Pos)
 
#define PWR_CR1_ODSWEN   PWR_CR1_ODSWEN_Msk
 
#define PWR_CR1_UDEN_Msk   (0x3U << PWR_CR1_UDEN_Pos)
 
#define PWR_CR1_UDEN   PWR_CR1_UDEN_Msk
 
#define PWR_CR1_UDEN_0   (0x1U << PWR_CR1_UDEN_Pos)
 
#define PWR_CR1_UDEN_1   (0x2U << PWR_CR1_UDEN_Pos)
 
#define PWR_CSR1_WUIF_Msk   (0x1U << PWR_CSR1_WUIF_Pos)
 
#define PWR_CSR1_WUIF   PWR_CSR1_WUIF_Msk
 
#define PWR_CSR1_SBF_Msk   (0x1U << PWR_CSR1_SBF_Pos)
 
#define PWR_CSR1_SBF   PWR_CSR1_SBF_Msk
 
#define PWR_CSR1_PVDO_Msk   (0x1U << PWR_CSR1_PVDO_Pos)
 
#define PWR_CSR1_PVDO   PWR_CSR1_PVDO_Msk
 
#define PWR_CSR1_BRR_Msk   (0x1U << PWR_CSR1_BRR_Pos)
 
#define PWR_CSR1_BRR   PWR_CSR1_BRR_Msk
 
#define PWR_CSR1_EIWUP_Msk   (0x1U << PWR_CSR1_EIWUP_Pos)
 
#define PWR_CSR1_EIWUP   PWR_CSR1_EIWUP_Msk
 
#define PWR_CSR1_BRE_Msk   (0x1U << PWR_CSR1_BRE_Pos)
 
#define PWR_CSR1_BRE   PWR_CSR1_BRE_Msk
 
#define PWR_CSR1_VOSRDY_Msk   (0x1U << PWR_CSR1_VOSRDY_Pos)
 
#define PWR_CSR1_VOSRDY   PWR_CSR1_VOSRDY_Msk
 
#define PWR_CSR1_ODRDY_Msk   (0x1U << PWR_CSR1_ODRDY_Pos)
 
#define PWR_CSR1_ODRDY   PWR_CSR1_ODRDY_Msk
 
#define PWR_CSR1_ODSWRDY_Msk   (0x1U << PWR_CSR1_ODSWRDY_Pos)
 
#define PWR_CSR1_ODSWRDY   PWR_CSR1_ODSWRDY_Msk
 
#define PWR_CSR1_UDRDY_Msk   (0x3U << PWR_CSR1_UDRDY_Pos)
 
#define PWR_CSR1_UDRDY   PWR_CSR1_UDRDY_Msk
 
#define PWR_CR2_CWUPF1_Msk   (0x1U << PWR_CR2_CWUPF1_Pos)
 
#define PWR_CR2_CWUPF1   PWR_CR2_CWUPF1_Msk
 
#define PWR_CR2_CWUPF2_Msk   (0x1U << PWR_CR2_CWUPF2_Pos)
 
#define PWR_CR2_CWUPF2   PWR_CR2_CWUPF2_Msk
 
#define PWR_CR2_CWUPF3_Msk   (0x1U << PWR_CR2_CWUPF3_Pos)
 
#define PWR_CR2_CWUPF3   PWR_CR2_CWUPF3_Msk
 
#define PWR_CR2_CWUPF4_Msk   (0x1U << PWR_CR2_CWUPF4_Pos)
 
#define PWR_CR2_CWUPF4   PWR_CR2_CWUPF4_Msk
 
#define PWR_CR2_CWUPF5_Msk   (0x1U << PWR_CR2_CWUPF5_Pos)
 
#define PWR_CR2_CWUPF5   PWR_CR2_CWUPF5_Msk
 
#define PWR_CR2_CWUPF6_Msk   (0x1U << PWR_CR2_CWUPF6_Pos)
 
#define PWR_CR2_CWUPF6   PWR_CR2_CWUPF6_Msk
 
#define PWR_CR2_WUPP1_Msk   (0x1U << PWR_CR2_WUPP1_Pos)
 
#define PWR_CR2_WUPP1   PWR_CR2_WUPP1_Msk
 
#define PWR_CR2_WUPP2_Msk   (0x1U << PWR_CR2_WUPP2_Pos)
 
#define PWR_CR2_WUPP2   PWR_CR2_WUPP2_Msk
 
#define PWR_CR2_WUPP3_Msk   (0x1U << PWR_CR2_WUPP3_Pos)
 
#define PWR_CR2_WUPP3   PWR_CR2_WUPP3_Msk
 
#define PWR_CR2_WUPP4_Msk   (0x1U << PWR_CR2_WUPP4_Pos)
 
#define PWR_CR2_WUPP4   PWR_CR2_WUPP4_Msk
 
#define PWR_CR2_WUPP5_Msk   (0x1U << PWR_CR2_WUPP5_Pos)
 
#define PWR_CR2_WUPP5   PWR_CR2_WUPP5_Msk
 
#define PWR_CR2_WUPP6_Msk   (0x1U << PWR_CR2_WUPP6_Pos)
 
#define PWR_CR2_WUPP6   PWR_CR2_WUPP6_Msk
 
#define PWR_CSR2_WUPF1_Msk   (0x1U << PWR_CSR2_WUPF1_Pos)
 
#define PWR_CSR2_WUPF1   PWR_CSR2_WUPF1_Msk
 
#define PWR_CSR2_WUPF2_Msk   (0x1U << PWR_CSR2_WUPF2_Pos)
 
#define PWR_CSR2_WUPF2   PWR_CSR2_WUPF2_Msk
 
#define PWR_CSR2_WUPF3_Msk   (0x1U << PWR_CSR2_WUPF3_Pos)
 
#define PWR_CSR2_WUPF3   PWR_CSR2_WUPF3_Msk
 
#define PWR_CSR2_WUPF4_Msk   (0x1U << PWR_CSR2_WUPF4_Pos)
 
#define PWR_CSR2_WUPF4   PWR_CSR2_WUPF4_Msk
 
#define PWR_CSR2_WUPF5_Msk   (0x1U << PWR_CSR2_WUPF5_Pos)
 
#define PWR_CSR2_WUPF5   PWR_CSR2_WUPF5_Msk
 
#define PWR_CSR2_WUPF6_Msk   (0x1U << PWR_CSR2_WUPF6_Pos)
 
#define PWR_CSR2_WUPF6   PWR_CSR2_WUPF6_Msk
 
#define PWR_CSR2_EWUP1_Msk   (0x1U << PWR_CSR2_EWUP1_Pos)
 
#define PWR_CSR2_EWUP1   PWR_CSR2_EWUP1_Msk
 
#define PWR_CSR2_EWUP2_Msk   (0x1U << PWR_CSR2_EWUP2_Pos)
 
#define PWR_CSR2_EWUP2   PWR_CSR2_EWUP2_Msk
 
#define PWR_CSR2_EWUP3_Msk   (0x1U << PWR_CSR2_EWUP3_Pos)
 
#define PWR_CSR2_EWUP3   PWR_CSR2_EWUP3_Msk
 
#define PWR_CSR2_EWUP4_Msk   (0x1U << PWR_CSR2_EWUP4_Pos)
 
#define PWR_CSR2_EWUP4   PWR_CSR2_EWUP4_Msk
 
#define PWR_CSR2_EWUP5_Msk   (0x1U << PWR_CSR2_EWUP5_Pos)
 
#define PWR_CSR2_EWUP5   PWR_CSR2_EWUP5_Msk
 
#define PWR_CSR2_EWUP6_Msk   (0x1U << PWR_CSR2_EWUP6_Pos)
 
#define PWR_CSR2_EWUP6   PWR_CSR2_EWUP6_Msk
 
#define QUADSPI_CR_EN_Msk   (0x1U << QUADSPI_CR_EN_Pos)
 
#define QUADSPI_CR_EN   QUADSPI_CR_EN_Msk
 
#define QUADSPI_CR_ABORT_Msk   (0x1U << QUADSPI_CR_ABORT_Pos)
 
#define QUADSPI_CR_ABORT   QUADSPI_CR_ABORT_Msk
 
#define QUADSPI_CR_DMAEN_Msk   (0x1U << QUADSPI_CR_DMAEN_Pos)
 
#define QUADSPI_CR_DMAEN   QUADSPI_CR_DMAEN_Msk
 
#define QUADSPI_CR_TCEN_Msk   (0x1U << QUADSPI_CR_TCEN_Pos)
 
#define QUADSPI_CR_TCEN   QUADSPI_CR_TCEN_Msk
 
#define QUADSPI_CR_SSHIFT_Msk   (0x1U << QUADSPI_CR_SSHIFT_Pos)
 
#define QUADSPI_CR_SSHIFT   QUADSPI_CR_SSHIFT_Msk
 
#define QUADSPI_CR_DFM_Msk   (0x1U << QUADSPI_CR_DFM_Pos)
 
#define QUADSPI_CR_DFM   QUADSPI_CR_DFM_Msk
 
#define QUADSPI_CR_FSEL_Msk   (0x1U << QUADSPI_CR_FSEL_Pos)
 
#define QUADSPI_CR_FSEL   QUADSPI_CR_FSEL_Msk
 
#define QUADSPI_CR_FTHRES_Msk   (0x1FU << QUADSPI_CR_FTHRES_Pos)
 
#define QUADSPI_CR_FTHRES   QUADSPI_CR_FTHRES_Msk
 
#define QUADSPI_CR_FTHRES_0   (0x01U << QUADSPI_CR_FTHRES_Pos)
 
#define QUADSPI_CR_FTHRES_1   (0x02U << QUADSPI_CR_FTHRES_Pos)
 
#define QUADSPI_CR_FTHRES_2   (0x04U << QUADSPI_CR_FTHRES_Pos)
 
#define QUADSPI_CR_FTHRES_3   (0x08U << QUADSPI_CR_FTHRES_Pos)
 
#define QUADSPI_CR_FTHRES_4   (0x10U << QUADSPI_CR_FTHRES_Pos)
 
#define QUADSPI_CR_TEIE_Msk   (0x1U << QUADSPI_CR_TEIE_Pos)
 
#define QUADSPI_CR_TEIE   QUADSPI_CR_TEIE_Msk
 
#define QUADSPI_CR_TCIE_Msk   (0x1U << QUADSPI_CR_TCIE_Pos)
 
#define QUADSPI_CR_TCIE   QUADSPI_CR_TCIE_Msk
 
#define QUADSPI_CR_FTIE_Msk   (0x1U << QUADSPI_CR_FTIE_Pos)
 
#define QUADSPI_CR_FTIE   QUADSPI_CR_FTIE_Msk
 
#define QUADSPI_CR_SMIE_Msk   (0x1U << QUADSPI_CR_SMIE_Pos)
 
#define QUADSPI_CR_SMIE   QUADSPI_CR_SMIE_Msk
 
#define QUADSPI_CR_TOIE_Msk   (0x1U << QUADSPI_CR_TOIE_Pos)
 
#define QUADSPI_CR_TOIE   QUADSPI_CR_TOIE_Msk
 
#define QUADSPI_CR_APMS_Msk   (0x1U << QUADSPI_CR_APMS_Pos)
 
#define QUADSPI_CR_APMS   QUADSPI_CR_APMS_Msk
 
#define QUADSPI_CR_PMM_Msk   (0x1U << QUADSPI_CR_PMM_Pos)
 
#define QUADSPI_CR_PMM   QUADSPI_CR_PMM_Msk
 
#define QUADSPI_CR_PRESCALER_Msk   (0xFFU << QUADSPI_CR_PRESCALER_Pos)
 
#define QUADSPI_CR_PRESCALER   QUADSPI_CR_PRESCALER_Msk
 
#define QUADSPI_CR_PRESCALER_0   (0x01U << QUADSPI_CR_PRESCALER_Pos)
 
#define QUADSPI_CR_PRESCALER_1   (0x02U << QUADSPI_CR_PRESCALER_Pos)
 
#define QUADSPI_CR_PRESCALER_2   (0x04U << QUADSPI_CR_PRESCALER_Pos)
 
#define QUADSPI_CR_PRESCALER_3   (0x08U << QUADSPI_CR_PRESCALER_Pos)
 
#define QUADSPI_CR_PRESCALER_4   (0x10U << QUADSPI_CR_PRESCALER_Pos)
 
#define QUADSPI_CR_PRESCALER_5   (0x20U << QUADSPI_CR_PRESCALER_Pos)
 
#define QUADSPI_CR_PRESCALER_6   (0x40U << QUADSPI_CR_PRESCALER_Pos)
 
#define QUADSPI_CR_PRESCALER_7   (0x80U << QUADSPI_CR_PRESCALER_Pos)
 
#define QUADSPI_DCR_CKMODE_Msk   (0x1U << QUADSPI_DCR_CKMODE_Pos)
 
#define QUADSPI_DCR_CKMODE   QUADSPI_DCR_CKMODE_Msk
 
#define QUADSPI_DCR_CSHT_Msk   (0x7U << QUADSPI_DCR_CSHT_Pos)
 
#define QUADSPI_DCR_CSHT   QUADSPI_DCR_CSHT_Msk
 
#define QUADSPI_DCR_CSHT_0   (0x1U << QUADSPI_DCR_CSHT_Pos)
 
#define QUADSPI_DCR_CSHT_1   (0x2U << QUADSPI_DCR_CSHT_Pos)
 
#define QUADSPI_DCR_CSHT_2   (0x4U << QUADSPI_DCR_CSHT_Pos)
 
#define QUADSPI_DCR_FSIZE_Msk   (0x1FU << QUADSPI_DCR_FSIZE_Pos)
 
#define QUADSPI_DCR_FSIZE   QUADSPI_DCR_FSIZE_Msk
 
#define QUADSPI_DCR_FSIZE_0   (0x01U << QUADSPI_DCR_FSIZE_Pos)
 
#define QUADSPI_DCR_FSIZE_1   (0x02U << QUADSPI_DCR_FSIZE_Pos)
 
#define QUADSPI_DCR_FSIZE_2   (0x04U << QUADSPI_DCR_FSIZE_Pos)
 
#define QUADSPI_DCR_FSIZE_3   (0x08U << QUADSPI_DCR_FSIZE_Pos)
 
#define QUADSPI_DCR_FSIZE_4   (0x10U << QUADSPI_DCR_FSIZE_Pos)
 
#define QUADSPI_SR_TEF_Msk   (0x1U << QUADSPI_SR_TEF_Pos)
 
#define QUADSPI_SR_TEF   QUADSPI_SR_TEF_Msk
 
#define QUADSPI_SR_TCF_Msk   (0x1U << QUADSPI_SR_TCF_Pos)
 
#define QUADSPI_SR_TCF   QUADSPI_SR_TCF_Msk
 
#define QUADSPI_SR_FTF_Msk   (0x1U << QUADSPI_SR_FTF_Pos)
 
#define QUADSPI_SR_FTF   QUADSPI_SR_FTF_Msk
 
#define QUADSPI_SR_SMF_Msk   (0x1U << QUADSPI_SR_SMF_Pos)
 
#define QUADSPI_SR_SMF   QUADSPI_SR_SMF_Msk
 
#define QUADSPI_SR_TOF_Msk   (0x1U << QUADSPI_SR_TOF_Pos)
 
#define QUADSPI_SR_TOF   QUADSPI_SR_TOF_Msk
 
#define QUADSPI_SR_BUSY_Msk   (0x1U << QUADSPI_SR_BUSY_Pos)
 
#define QUADSPI_SR_BUSY   QUADSPI_SR_BUSY_Msk
 
#define QUADSPI_SR_FLEVEL_Msk   (0x1FU << QUADSPI_SR_FLEVEL_Pos)
 
#define QUADSPI_SR_FLEVEL   QUADSPI_SR_FLEVEL_Msk
 
#define QUADSPI_SR_FLEVEL_0   (0x01U << QUADSPI_SR_FLEVEL_Pos)
 
#define QUADSPI_SR_FLEVEL_1   (0x02U << QUADSPI_SR_FLEVEL_Pos)
 
#define QUADSPI_SR_FLEVEL_2   (0x04U << QUADSPI_SR_FLEVEL_Pos)
 
#define QUADSPI_SR_FLEVEL_3   (0x08U << QUADSPI_SR_FLEVEL_Pos)
 
#define QUADSPI_SR_FLEVEL_4   (0x10U << QUADSPI_SR_FLEVEL_Pos)
 
#define QUADSPI_FCR_CTEF_Msk   (0x1U << QUADSPI_FCR_CTEF_Pos)
 
#define QUADSPI_FCR_CTEF   QUADSPI_FCR_CTEF_Msk
 
#define QUADSPI_FCR_CTCF_Msk   (0x1U << QUADSPI_FCR_CTCF_Pos)
 
#define QUADSPI_FCR_CTCF   QUADSPI_FCR_CTCF_Msk
 
#define QUADSPI_FCR_CSMF_Msk   (0x1U << QUADSPI_FCR_CSMF_Pos)
 
#define QUADSPI_FCR_CSMF   QUADSPI_FCR_CSMF_Msk
 
#define QUADSPI_FCR_CTOF_Msk   (0x1U << QUADSPI_FCR_CTOF_Pos)
 
#define QUADSPI_FCR_CTOF   QUADSPI_FCR_CTOF_Msk
 
#define QUADSPI_DLR_DL_Msk   (0xFFFFFFFFU << QUADSPI_DLR_DL_Pos)
 
#define QUADSPI_DLR_DL   QUADSPI_DLR_DL_Msk
 
#define QUADSPI_CCR_INSTRUCTION_Msk   (0xFFU << QUADSPI_CCR_INSTRUCTION_Pos)
 
#define QUADSPI_CCR_INSTRUCTION   QUADSPI_CCR_INSTRUCTION_Msk
 
#define QUADSPI_CCR_INSTRUCTION_0   (0x01U << QUADSPI_CCR_INSTRUCTION_Pos)
 
#define QUADSPI_CCR_INSTRUCTION_1   (0x02U << QUADSPI_CCR_INSTRUCTION_Pos)
 
#define QUADSPI_CCR_INSTRUCTION_2   (0x04U << QUADSPI_CCR_INSTRUCTION_Pos)
 
#define QUADSPI_CCR_INSTRUCTION_3   (0x08U << QUADSPI_CCR_INSTRUCTION_Pos)
 
#define QUADSPI_CCR_INSTRUCTION_4   (0x10U << QUADSPI_CCR_INSTRUCTION_Pos)
 
#define QUADSPI_CCR_INSTRUCTION_5   (0x20U << QUADSPI_CCR_INSTRUCTION_Pos)
 
#define QUADSPI_CCR_INSTRUCTION_6   (0x40U << QUADSPI_CCR_INSTRUCTION_Pos)
 
#define QUADSPI_CCR_INSTRUCTION_7   (0x80U << QUADSPI_CCR_INSTRUCTION_Pos)
 
#define QUADSPI_CCR_IMODE_Msk   (0x3U << QUADSPI_CCR_IMODE_Pos)
 
#define QUADSPI_CCR_IMODE   QUADSPI_CCR_IMODE_Msk
 
#define QUADSPI_CCR_IMODE_0   (0x1U << QUADSPI_CCR_IMODE_Pos)
 
#define QUADSPI_CCR_IMODE_1   (0x2U << QUADSPI_CCR_IMODE_Pos)
 
#define QUADSPI_CCR_ADMODE_Msk   (0x3U << QUADSPI_CCR_ADMODE_Pos)
 
#define QUADSPI_CCR_ADMODE   QUADSPI_CCR_ADMODE_Msk
 
#define QUADSPI_CCR_ADMODE_0   (0x1U << QUADSPI_CCR_ADMODE_Pos)
 
#define QUADSPI_CCR_ADMODE_1   (0x2U << QUADSPI_CCR_ADMODE_Pos)
 
#define QUADSPI_CCR_ADSIZE_Msk   (0x3U << QUADSPI_CCR_ADSIZE_Pos)
 
#define QUADSPI_CCR_ADSIZE   QUADSPI_CCR_ADSIZE_Msk
 
#define QUADSPI_CCR_ADSIZE_0   (0x1U << QUADSPI_CCR_ADSIZE_Pos)
 
#define QUADSPI_CCR_ADSIZE_1   (0x2U << QUADSPI_CCR_ADSIZE_Pos)
 
#define QUADSPI_CCR_ABMODE_Msk   (0x3U << QUADSPI_CCR_ABMODE_Pos)
 
#define QUADSPI_CCR_ABMODE   QUADSPI_CCR_ABMODE_Msk
 
#define QUADSPI_CCR_ABMODE_0   (0x1U << QUADSPI_CCR_ABMODE_Pos)
 
#define QUADSPI_CCR_ABMODE_1   (0x2U << QUADSPI_CCR_ABMODE_Pos)
 
#define QUADSPI_CCR_ABSIZE_Msk   (0x3U << QUADSPI_CCR_ABSIZE_Pos)
 
#define QUADSPI_CCR_ABSIZE   QUADSPI_CCR_ABSIZE_Msk
 
#define QUADSPI_CCR_ABSIZE_0   (0x1U << QUADSPI_CCR_ABSIZE_Pos)
 
#define QUADSPI_CCR_ABSIZE_1   (0x2U << QUADSPI_CCR_ABSIZE_Pos)
 
#define QUADSPI_CCR_DCYC_Msk   (0x1FU << QUADSPI_CCR_DCYC_Pos)
 
#define QUADSPI_CCR_DCYC   QUADSPI_CCR_DCYC_Msk
 
#define QUADSPI_CCR_DCYC_0   (0x01U << QUADSPI_CCR_DCYC_Pos)
 
#define QUADSPI_CCR_DCYC_1   (0x02U << QUADSPI_CCR_DCYC_Pos)
 
#define QUADSPI_CCR_DCYC_2   (0x04U << QUADSPI_CCR_DCYC_Pos)
 
#define QUADSPI_CCR_DCYC_3   (0x08U << QUADSPI_CCR_DCYC_Pos)
 
#define QUADSPI_CCR_DCYC_4   (0x10U << QUADSPI_CCR_DCYC_Pos)
 
#define QUADSPI_CCR_DMODE_Msk   (0x3U << QUADSPI_CCR_DMODE_Pos)
 
#define QUADSPI_CCR_DMODE   QUADSPI_CCR_DMODE_Msk
 
#define QUADSPI_CCR_DMODE_0   (0x1U << QUADSPI_CCR_DMODE_Pos)
 
#define QUADSPI_CCR_DMODE_1   (0x2U << QUADSPI_CCR_DMODE_Pos)
 
#define QUADSPI_CCR_FMODE_Msk   (0x3U << QUADSPI_CCR_FMODE_Pos)
 
#define QUADSPI_CCR_FMODE   QUADSPI_CCR_FMODE_Msk
 
#define QUADSPI_CCR_FMODE_0   (0x1U << QUADSPI_CCR_FMODE_Pos)
 
#define QUADSPI_CCR_FMODE_1   (0x2U << QUADSPI_CCR_FMODE_Pos)
 
#define QUADSPI_CCR_SIOO_Msk   (0x1U << QUADSPI_CCR_SIOO_Pos)
 
#define QUADSPI_CCR_SIOO   QUADSPI_CCR_SIOO_Msk
 
#define QUADSPI_CCR_DHHC_Msk   (0x1U << QUADSPI_CCR_DHHC_Pos)
 
#define QUADSPI_CCR_DHHC   QUADSPI_CCR_DHHC_Msk
 
#define QUADSPI_CCR_DDRM_Msk   (0x1U << QUADSPI_CCR_DDRM_Pos)
 
#define QUADSPI_CCR_DDRM   QUADSPI_CCR_DDRM_Msk
 
#define QUADSPI_AR_ADDRESS_Msk   (0xFFFFFFFFU << QUADSPI_AR_ADDRESS_Pos)
 
#define QUADSPI_AR_ADDRESS   QUADSPI_AR_ADDRESS_Msk
 
#define QUADSPI_ABR_ALTERNATE_Msk   (0xFFFFFFFFU << QUADSPI_ABR_ALTERNATE_Pos)
 
#define QUADSPI_ABR_ALTERNATE   QUADSPI_ABR_ALTERNATE_Msk
 
#define QUADSPI_DR_DATA_Msk   (0xFFFFFFFFU << QUADSPI_DR_DATA_Pos)
 
#define QUADSPI_DR_DATA   QUADSPI_DR_DATA_Msk
 
#define QUADSPI_PSMKR_MASK_Msk   (0xFFFFFFFFU << QUADSPI_PSMKR_MASK_Pos)
 
#define QUADSPI_PSMKR_MASK   QUADSPI_PSMKR_MASK_Msk
 
#define QUADSPI_PSMAR_MATCH_Msk   (0xFFFFFFFFU << QUADSPI_PSMAR_MATCH_Pos)
 
#define QUADSPI_PSMAR_MATCH   QUADSPI_PSMAR_MATCH_Msk
 
#define QUADSPI_PIR_INTERVAL_Msk   (0xFFFFU << QUADSPI_PIR_INTERVAL_Pos)
 
#define QUADSPI_PIR_INTERVAL   QUADSPI_PIR_INTERVAL_Msk
 
#define QUADSPI_LPTR_TIMEOUT_Msk   (0xFFFFU << QUADSPI_LPTR_TIMEOUT_Pos)
 
#define QUADSPI_LPTR_TIMEOUT   QUADSPI_LPTR_TIMEOUT_Msk
 
#define RCC_CR_HSION_Msk   (0x1U << RCC_CR_HSION_Pos)
 
#define RCC_CR_HSIRDY_Msk   (0x1U << RCC_CR_HSIRDY_Pos)
 
#define RCC_CR_HSITRIM_Msk   (0x1FU << RCC_CR_HSITRIM_Pos)
 
#define RCC_CR_HSITRIM_0   (0x01U << RCC_CR_HSITRIM_Pos)
 
#define RCC_CR_HSITRIM_1   (0x02U << RCC_CR_HSITRIM_Pos)
 
#define RCC_CR_HSITRIM_2   (0x04U << RCC_CR_HSITRIM_Pos)
 
#define RCC_CR_HSITRIM_3   (0x08U << RCC_CR_HSITRIM_Pos)
 
#define RCC_CR_HSITRIM_4   (0x10U << RCC_CR_HSITRIM_Pos)
 
#define RCC_CR_HSICAL_Msk   (0xFFU << RCC_CR_HSICAL_Pos)
 
#define RCC_CR_HSICAL_0   (0x01U << RCC_CR_HSICAL_Pos)
 
#define RCC_CR_HSICAL_1   (0x02U << RCC_CR_HSICAL_Pos)
 
#define RCC_CR_HSICAL_2   (0x04U << RCC_CR_HSICAL_Pos)
 
#define RCC_CR_HSICAL_3   (0x08U << RCC_CR_HSICAL_Pos)
 
#define RCC_CR_HSICAL_4   (0x10U << RCC_CR_HSICAL_Pos)
 
#define RCC_CR_HSICAL_5   (0x20U << RCC_CR_HSICAL_Pos)
 
#define RCC_CR_HSICAL_6   (0x40U << RCC_CR_HSICAL_Pos)
 
#define RCC_CR_HSICAL_7   (0x80U << RCC_CR_HSICAL_Pos)
 
#define RCC_CR_HSEON_Msk   (0x1U << RCC_CR_HSEON_Pos)
 
#define RCC_CR_HSERDY_Msk   (0x1U << RCC_CR_HSERDY_Pos)
 
#define RCC_CR_HSEBYP_Msk   (0x1U << RCC_CR_HSEBYP_Pos)
 
#define RCC_CR_CSSON_Msk   (0x1U << RCC_CR_CSSON_Pos)
 
#define RCC_CR_PLLON_Msk   (0x1U << RCC_CR_PLLON_Pos)
 
#define RCC_CR_PLLRDY_Msk   (0x1U << RCC_CR_PLLRDY_Pos)
 
#define RCC_CR_PLLI2SON_Msk   (0x1U << RCC_CR_PLLI2SON_Pos)
 
#define RCC_CR_PLLI2SRDY_Msk   (0x1U << RCC_CR_PLLI2SRDY_Pos)
 
#define RCC_CR_PLLSAION_Msk   (0x1U << RCC_CR_PLLSAION_Pos)
 
#define RCC_CR_PLLSAIRDY_Msk   (0x1U << RCC_CR_PLLSAIRDY_Pos)
 
#define RCC_PLLCFGR_PLLM_Msk   (0x3FU << RCC_PLLCFGR_PLLM_Pos)
 
#define RCC_PLLCFGR_PLLM_0   (0x01U << RCC_PLLCFGR_PLLM_Pos)
 
#define RCC_PLLCFGR_PLLM_1   (0x02U << RCC_PLLCFGR_PLLM_Pos)
 
#define RCC_PLLCFGR_PLLM_2   (0x04U << RCC_PLLCFGR_PLLM_Pos)
 
#define RCC_PLLCFGR_PLLM_3   (0x08U << RCC_PLLCFGR_PLLM_Pos)
 
#define RCC_PLLCFGR_PLLM_4   (0x10U << RCC_PLLCFGR_PLLM_Pos)
 
#define RCC_PLLCFGR_PLLM_5   (0x20U << RCC_PLLCFGR_PLLM_Pos)
 
#define RCC_PLLCFGR_PLLN_Msk   (0x1FFU << RCC_PLLCFGR_PLLN_Pos)
 
#define RCC_PLLCFGR_PLLN_0   (0x001U << RCC_PLLCFGR_PLLN_Pos)
 
#define RCC_PLLCFGR_PLLN_1   (0x002U << RCC_PLLCFGR_PLLN_Pos)
 
#define RCC_PLLCFGR_PLLN_2   (0x004U << RCC_PLLCFGR_PLLN_Pos)
 
#define RCC_PLLCFGR_PLLN_3   (0x008U << RCC_PLLCFGR_PLLN_Pos)
 
#define RCC_PLLCFGR_PLLN_4   (0x010U << RCC_PLLCFGR_PLLN_Pos)
 
#define RCC_PLLCFGR_PLLN_5   (0x020U << RCC_PLLCFGR_PLLN_Pos)
 
#define RCC_PLLCFGR_PLLN_6   (0x040U << RCC_PLLCFGR_PLLN_Pos)
 
#define RCC_PLLCFGR_PLLN_7   (0x080U << RCC_PLLCFGR_PLLN_Pos)
 
#define RCC_PLLCFGR_PLLN_8   (0x100U << RCC_PLLCFGR_PLLN_Pos)
 
#define RCC_PLLCFGR_PLLP_Msk   (0x3U << RCC_PLLCFGR_PLLP_Pos)
 
#define RCC_PLLCFGR_PLLP_0   (0x1U << RCC_PLLCFGR_PLLP_Pos)
 
#define RCC_PLLCFGR_PLLP_1   (0x2U << RCC_PLLCFGR_PLLP_Pos)
 
#define RCC_PLLCFGR_PLLSRC_Msk   (0x1U << RCC_PLLCFGR_PLLSRC_Pos)
 
#define RCC_PLLCFGR_PLLSRC_HSE_Msk   (0x1U << RCC_PLLCFGR_PLLSRC_HSE_Pos)
 
#define RCC_PLLCFGR_PLLQ_Msk   (0xFU << RCC_PLLCFGR_PLLQ_Pos)
 
#define RCC_PLLCFGR_PLLQ_0   (0x1U << RCC_PLLCFGR_PLLQ_Pos)
 
#define RCC_PLLCFGR_PLLQ_1   (0x2U << RCC_PLLCFGR_PLLQ_Pos)
 
#define RCC_PLLCFGR_PLLQ_2   (0x4U << RCC_PLLCFGR_PLLQ_Pos)
 
#define RCC_PLLCFGR_PLLQ_3   (0x8U << RCC_PLLCFGR_PLLQ_Pos)
 
#define RCC_PLLCFGR_PLLR_Msk   (0x7U << RCC_PLLCFGR_PLLR_Pos)
 
#define RCC_PLLCFGR_PLLR_0   (0x1U << RCC_PLLCFGR_PLLR_Pos)
 
#define RCC_PLLCFGR_PLLR_1   (0x2U << RCC_PLLCFGR_PLLR_Pos)
 
#define RCC_PLLCFGR_PLLR_2   (0x4U << RCC_PLLCFGR_PLLR_Pos)
 
#define RCC_CFGR_SW_Pos   (0U)
 
#define RCC_CFGR_SW_Msk   (0x3U << RCC_CFGR_SW_Pos)
 
#define RCC_CFGR_SW   RCC_CFGR_SW_Msk
 
#define RCC_CFGR_SW_0   (0x1U << RCC_CFGR_SW_Pos)
 
#define RCC_CFGR_SW_1   (0x2U << RCC_CFGR_SW_Pos)
 
#define RCC_CFGR_SW_HSI   0x00000000U
 
#define RCC_CFGR_SW_HSE   0x00000001U
 
#define RCC_CFGR_SW_PLL   0x00000002U
 
#define RCC_CFGR_SWS_Msk   (0x3U << RCC_CFGR_SWS_Pos)
 
#define RCC_CFGR_SWS   RCC_CFGR_SWS_Msk
 
#define RCC_CFGR_SWS_0   (0x1U << RCC_CFGR_SWS_Pos)
 
#define RCC_CFGR_SWS_1   (0x2U << RCC_CFGR_SWS_Pos)
 
#define RCC_CFGR_SWS_HSI   0x00000000U
 
#define RCC_CFGR_SWS_HSE   0x00000004U
 
#define RCC_CFGR_SWS_PLL   0x00000008U
 
#define RCC_CFGR_HPRE_Msk   (0xFU << RCC_CFGR_HPRE_Pos)
 
#define RCC_CFGR_HPRE   RCC_CFGR_HPRE_Msk
 
#define RCC_CFGR_HPRE_0   (0x1U << RCC_CFGR_HPRE_Pos)
 
#define RCC_CFGR_HPRE_1   (0x2U << RCC_CFGR_HPRE_Pos)
 
#define RCC_CFGR_HPRE_2   (0x4U << RCC_CFGR_HPRE_Pos)
 
#define RCC_CFGR_HPRE_3   (0x8U << RCC_CFGR_HPRE_Pos)
 
#define RCC_CFGR_HPRE_DIV1   0x00000000U
 
#define RCC_CFGR_HPRE_DIV2   0x00000080U
 
#define RCC_CFGR_HPRE_DIV4   0x00000090U
 
#define RCC_CFGR_HPRE_DIV8   0x000000A0U
 
#define RCC_CFGR_HPRE_DIV16   0x000000B0U
 
#define RCC_CFGR_HPRE_DIV64   0x000000C0U
 
#define RCC_CFGR_HPRE_DIV128   0x000000D0U
 
#define RCC_CFGR_HPRE_DIV256   0x000000E0U
 
#define RCC_CFGR_HPRE_DIV512   0x000000F0U
 
#define RCC_CFGR_PPRE1_Msk   (0x7U << RCC_CFGR_PPRE1_Pos)
 
#define RCC_CFGR_PPRE1   RCC_CFGR_PPRE1_Msk
 
#define RCC_CFGR_PPRE1_0   (0x1U << RCC_CFGR_PPRE1_Pos)
 
#define RCC_CFGR_PPRE1_1   (0x2U << RCC_CFGR_PPRE1_Pos)
 
#define RCC_CFGR_PPRE1_2   (0x4U << RCC_CFGR_PPRE1_Pos)
 
#define RCC_CFGR_PPRE1_DIV1   0x00000000U
 
#define RCC_CFGR_PPRE1_DIV2   0x00001000U
 
#define RCC_CFGR_PPRE1_DIV4   0x00001400U
 
#define RCC_CFGR_PPRE1_DIV8   0x00001800U
 
#define RCC_CFGR_PPRE1_DIV16   0x00001C00U
 
#define RCC_CFGR_PPRE2_Msk   (0x7U << RCC_CFGR_PPRE2_Pos)
 
#define RCC_CFGR_PPRE2   RCC_CFGR_PPRE2_Msk
 
#define RCC_CFGR_PPRE2_0   (0x1U << RCC_CFGR_PPRE2_Pos)
 
#define RCC_CFGR_PPRE2_1   (0x2U << RCC_CFGR_PPRE2_Pos)
 
#define RCC_CFGR_PPRE2_2   (0x4U << RCC_CFGR_PPRE2_Pos)
 
#define RCC_CFGR_PPRE2_DIV1   0x00000000U
 
#define RCC_CFGR_PPRE2_DIV2   0x00008000U
 
#define RCC_CFGR_PPRE2_DIV4   0x0000A000U
 
#define RCC_CFGR_PPRE2_DIV8   0x0000C000U
 
#define RCC_CFGR_PPRE2_DIV16   0x0000E000U
 
#define RCC_CFGR_RTCPRE_Msk   (0x1FU << RCC_CFGR_RTCPRE_Pos)
 
#define RCC_CFGR_RTCPRE_0   (0x01U << RCC_CFGR_RTCPRE_Pos)
 
#define RCC_CFGR_RTCPRE_1   (0x02U << RCC_CFGR_RTCPRE_Pos)
 
#define RCC_CFGR_RTCPRE_2   (0x04U << RCC_CFGR_RTCPRE_Pos)
 
#define RCC_CFGR_RTCPRE_3   (0x08U << RCC_CFGR_RTCPRE_Pos)
 
#define RCC_CFGR_RTCPRE_4   (0x10U << RCC_CFGR_RTCPRE_Pos)
 
#define RCC_CFGR_MCO1_Msk   (0x3U << RCC_CFGR_MCO1_Pos)
 
#define RCC_CFGR_MCO1_0   (0x1U << RCC_CFGR_MCO1_Pos)
 
#define RCC_CFGR_MCO1_1   (0x2U << RCC_CFGR_MCO1_Pos)
 
#define RCC_CFGR_I2SSRC_Msk   (0x1U << RCC_CFGR_I2SSRC_Pos)
 
#define RCC_CFGR_MCO1PRE_Msk   (0x7U << RCC_CFGR_MCO1PRE_Pos)
 
#define RCC_CFGR_MCO1PRE_0   (0x1U << RCC_CFGR_MCO1PRE_Pos)
 
#define RCC_CFGR_MCO1PRE_1   (0x2U << RCC_CFGR_MCO1PRE_Pos)
 
#define RCC_CFGR_MCO1PRE_2   (0x4U << RCC_CFGR_MCO1PRE_Pos)
 
#define RCC_CFGR_MCO2PRE_Msk   (0x7U << RCC_CFGR_MCO2PRE_Pos)
 
#define RCC_CFGR_MCO2PRE_0   (0x1U << RCC_CFGR_MCO2PRE_Pos)
 
#define RCC_CFGR_MCO2PRE_1   (0x2U << RCC_CFGR_MCO2PRE_Pos)
 
#define RCC_CFGR_MCO2PRE_2   (0x4U << RCC_CFGR_MCO2PRE_Pos)
 
#define RCC_CFGR_MCO2_Msk   (0x3U << RCC_CFGR_MCO2_Pos)
 
#define RCC_CFGR_MCO2_0   (0x1U << RCC_CFGR_MCO2_Pos)
 
#define RCC_CFGR_MCO2_1   (0x2U << RCC_CFGR_MCO2_Pos)
 
#define RCC_CIR_LSIRDYF_Msk   (0x1U << RCC_CIR_LSIRDYF_Pos)
 
#define RCC_CIR_LSERDYF_Msk   (0x1U << RCC_CIR_LSERDYF_Pos)
 
#define RCC_CIR_HSIRDYF_Msk   (0x1U << RCC_CIR_HSIRDYF_Pos)
 
#define RCC_CIR_HSERDYF_Msk   (0x1U << RCC_CIR_HSERDYF_Pos)
 
#define RCC_CIR_PLLRDYF_Msk   (0x1U << RCC_CIR_PLLRDYF_Pos)
 
#define RCC_CIR_PLLI2SRDYF_Msk   (0x1U << RCC_CIR_PLLI2SRDYF_Pos)
 
#define RCC_CIR_PLLSAIRDYF_Msk   (0x1U << RCC_CIR_PLLSAIRDYF_Pos)
 
#define RCC_CIR_CSSF_Msk   (0x1U << RCC_CIR_CSSF_Pos)
 
#define RCC_CIR_LSIRDYIE_Msk   (0x1U << RCC_CIR_LSIRDYIE_Pos)
 
#define RCC_CIR_LSERDYIE_Msk   (0x1U << RCC_CIR_LSERDYIE_Pos)
 
#define RCC_CIR_HSIRDYIE_Msk   (0x1U << RCC_CIR_HSIRDYIE_Pos)
 
#define RCC_CIR_HSERDYIE_Msk   (0x1U << RCC_CIR_HSERDYIE_Pos)
 
#define RCC_CIR_PLLRDYIE_Msk   (0x1U << RCC_CIR_PLLRDYIE_Pos)
 
#define RCC_CIR_PLLI2SRDYIE_Msk   (0x1U << RCC_CIR_PLLI2SRDYIE_Pos)
 
#define RCC_CIR_PLLSAIRDYIE_Msk   (0x1U << RCC_CIR_PLLSAIRDYIE_Pos)
 
#define RCC_CIR_LSIRDYC_Msk   (0x1U << RCC_CIR_LSIRDYC_Pos)
 
#define RCC_CIR_LSERDYC_Msk   (0x1U << RCC_CIR_LSERDYC_Pos)
 
#define RCC_CIR_HSIRDYC_Msk   (0x1U << RCC_CIR_HSIRDYC_Pos)
 
#define RCC_CIR_HSERDYC_Msk   (0x1U << RCC_CIR_HSERDYC_Pos)
 
#define RCC_CIR_PLLRDYC_Msk   (0x1U << RCC_CIR_PLLRDYC_Pos)
 
#define RCC_CIR_PLLI2SRDYC_Msk   (0x1U << RCC_CIR_PLLI2SRDYC_Pos)
 
#define RCC_CIR_PLLSAIRDYC_Msk   (0x1U << RCC_CIR_PLLSAIRDYC_Pos)
 
#define RCC_CIR_CSSC_Msk   (0x1U << RCC_CIR_CSSC_Pos)
 
#define RCC_AHB1RSTR_GPIOARST_Msk   (0x1U << RCC_AHB1RSTR_GPIOARST_Pos)
 
#define RCC_AHB1RSTR_GPIOBRST_Msk   (0x1U << RCC_AHB1RSTR_GPIOBRST_Pos)
 
#define RCC_AHB1RSTR_GPIOCRST_Msk   (0x1U << RCC_AHB1RSTR_GPIOCRST_Pos)
 
#define RCC_AHB1RSTR_GPIODRST_Msk   (0x1U << RCC_AHB1RSTR_GPIODRST_Pos)
 
#define RCC_AHB1RSTR_GPIOERST_Msk   (0x1U << RCC_AHB1RSTR_GPIOERST_Pos)
 
#define RCC_AHB1RSTR_GPIOFRST_Msk   (0x1U << RCC_AHB1RSTR_GPIOFRST_Pos)
 
#define RCC_AHB1RSTR_GPIOGRST_Msk   (0x1U << RCC_AHB1RSTR_GPIOGRST_Pos)
 
#define RCC_AHB1RSTR_GPIOHRST_Msk   (0x1U << RCC_AHB1RSTR_GPIOHRST_Pos)
 
#define RCC_AHB1RSTR_GPIOIRST_Msk   (0x1U << RCC_AHB1RSTR_GPIOIRST_Pos)
 
#define RCC_AHB1RSTR_GPIOJRST_Msk   (0x1U << RCC_AHB1RSTR_GPIOJRST_Pos)
 
#define RCC_AHB1RSTR_GPIOKRST_Msk   (0x1U << RCC_AHB1RSTR_GPIOKRST_Pos)
 
#define RCC_AHB1RSTR_CRCRST_Msk   (0x1U << RCC_AHB1RSTR_CRCRST_Pos)
 
#define RCC_AHB1RSTR_DMA1RST_Msk   (0x1U << RCC_AHB1RSTR_DMA1RST_Pos)
 
#define RCC_AHB1RSTR_DMA2RST_Msk   (0x1U << RCC_AHB1RSTR_DMA2RST_Pos)
 
#define RCC_AHB1RSTR_DMA2DRST_Msk   (0x1U << RCC_AHB1RSTR_DMA2DRST_Pos)
 
#define RCC_AHB1RSTR_ETHMACRST_Msk   (0x1U << RCC_AHB1RSTR_ETHMACRST_Pos)
 
#define RCC_AHB1RSTR_OTGHRST_Msk   (0x1U << RCC_AHB1RSTR_OTGHRST_Pos)
 
#define RCC_AHB2RSTR_DCMIRST_Msk   (0x1U << RCC_AHB2RSTR_DCMIRST_Pos)
 
#define RCC_AHB2RSTR_JPEGRST_Msk   (0x1U << RCC_AHB2RSTR_JPEGRST_Pos)
 
#define RCC_AHB2RSTR_RNGRST_Msk   (0x1U << RCC_AHB2RSTR_RNGRST_Pos)
 
#define RCC_AHB2RSTR_OTGFSRST_Msk   (0x1U << RCC_AHB2RSTR_OTGFSRST_Pos)
 
#define RCC_AHB3RSTR_FMCRST_Msk   (0x1U << RCC_AHB3RSTR_FMCRST_Pos)
 
#define RCC_AHB3RSTR_QSPIRST_Msk   (0x1U << RCC_AHB3RSTR_QSPIRST_Pos)
 
#define RCC_APB1RSTR_TIM2RST_Msk   (0x1U << RCC_APB1RSTR_TIM2RST_Pos)
 
#define RCC_APB1RSTR_TIM3RST_Msk   (0x1U << RCC_APB1RSTR_TIM3RST_Pos)
 
#define RCC_APB1RSTR_TIM4RST_Msk   (0x1U << RCC_APB1RSTR_TIM4RST_Pos)
 
#define RCC_APB1RSTR_TIM5RST_Msk   (0x1U << RCC_APB1RSTR_TIM5RST_Pos)
 
#define RCC_APB1RSTR_TIM6RST_Msk   (0x1U << RCC_APB1RSTR_TIM6RST_Pos)
 
#define RCC_APB1RSTR_TIM7RST_Msk   (0x1U << RCC_APB1RSTR_TIM7RST_Pos)
 
#define RCC_APB1RSTR_TIM12RST_Msk   (0x1U << RCC_APB1RSTR_TIM12RST_Pos)
 
#define RCC_APB1RSTR_TIM13RST_Msk   (0x1U << RCC_APB1RSTR_TIM13RST_Pos)
 
#define RCC_APB1RSTR_TIM14RST_Msk   (0x1U << RCC_APB1RSTR_TIM14RST_Pos)
 
#define RCC_APB1RSTR_LPTIM1RST_Msk   (0x1U << RCC_APB1RSTR_LPTIM1RST_Pos)
 
#define RCC_APB1RSTR_WWDGRST_Msk   (0x1U << RCC_APB1RSTR_WWDGRST_Pos)
 
#define RCC_APB1RSTR_CAN3RST_Msk   (0x1U << RCC_APB1RSTR_CAN3RST_Pos)
 
#define RCC_APB1RSTR_SPI2RST_Msk   (0x1U << RCC_APB1RSTR_SPI2RST_Pos)
 
#define RCC_APB1RSTR_SPI3RST_Msk   (0x1U << RCC_APB1RSTR_SPI3RST_Pos)
 
#define RCC_APB1RSTR_SPDIFRXRST_Msk   (0x1U << RCC_APB1RSTR_SPDIFRXRST_Pos)
 
#define RCC_APB1RSTR_USART2RST_Msk   (0x1U << RCC_APB1RSTR_USART2RST_Pos)
 
#define RCC_APB1RSTR_USART3RST_Msk   (0x1U << RCC_APB1RSTR_USART3RST_Pos)
 
#define RCC_APB1RSTR_UART4RST_Msk   (0x1U << RCC_APB1RSTR_UART4RST_Pos)
 
#define RCC_APB1RSTR_UART5RST_Msk   (0x1U << RCC_APB1RSTR_UART5RST_Pos)
 
#define RCC_APB1RSTR_I2C1RST_Msk   (0x1U << RCC_APB1RSTR_I2C1RST_Pos)
 
#define RCC_APB1RSTR_I2C2RST_Msk   (0x1U << RCC_APB1RSTR_I2C2RST_Pos)
 
#define RCC_APB1RSTR_I2C3RST_Msk   (0x1U << RCC_APB1RSTR_I2C3RST_Pos)
 
#define RCC_APB1RSTR_I2C4RST_Msk   (0x1U << RCC_APB1RSTR_I2C4RST_Pos)
 
#define RCC_APB1RSTR_CAN1RST_Msk   (0x1U << RCC_APB1RSTR_CAN1RST_Pos)
 
#define RCC_APB1RSTR_CAN2RST_Msk   (0x1U << RCC_APB1RSTR_CAN2RST_Pos)
 
#define RCC_APB1RSTR_CECRST_Msk   (0x1U << RCC_APB1RSTR_CECRST_Pos)
 
#define RCC_APB1RSTR_PWRRST_Msk   (0x1U << RCC_APB1RSTR_PWRRST_Pos)
 
#define RCC_APB1RSTR_DACRST_Msk   (0x1U << RCC_APB1RSTR_DACRST_Pos)
 
#define RCC_APB1RSTR_UART7RST_Msk   (0x1U << RCC_APB1RSTR_UART7RST_Pos)
 
#define RCC_APB1RSTR_UART8RST_Msk   (0x1U << RCC_APB1RSTR_UART8RST_Pos)
 
#define RCC_APB2RSTR_TIM1RST_Msk   (0x1U << RCC_APB2RSTR_TIM1RST_Pos)
 
#define RCC_APB2RSTR_TIM8RST_Msk   (0x1U << RCC_APB2RSTR_TIM8RST_Pos)
 
#define RCC_APB2RSTR_USART1RST_Msk   (0x1U << RCC_APB2RSTR_USART1RST_Pos)
 
#define RCC_APB2RSTR_USART6RST_Msk   (0x1U << RCC_APB2RSTR_USART6RST_Pos)
 
#define RCC_APB2RSTR_SDMMC2RST_Msk   (0x1U << RCC_APB2RSTR_SDMMC2RST_Pos)
 
#define RCC_APB2RSTR_ADCRST_Msk   (0x1U << RCC_APB2RSTR_ADCRST_Pos)
 
#define RCC_APB2RSTR_SDMMC1RST_Msk   (0x1U << RCC_APB2RSTR_SDMMC1RST_Pos)
 
#define RCC_APB2RSTR_SPI1RST_Msk   (0x1U << RCC_APB2RSTR_SPI1RST_Pos)
 
#define RCC_APB2RSTR_SPI4RST_Msk   (0x1U << RCC_APB2RSTR_SPI4RST_Pos)
 
#define RCC_APB2RSTR_SYSCFGRST_Msk   (0x1U << RCC_APB2RSTR_SYSCFGRST_Pos)
 
#define RCC_APB2RSTR_TIM9RST_Msk   (0x1U << RCC_APB2RSTR_TIM9RST_Pos)
 
#define RCC_APB2RSTR_TIM10RST_Msk   (0x1U << RCC_APB2RSTR_TIM10RST_Pos)
 
#define RCC_APB2RSTR_TIM11RST_Msk   (0x1U << RCC_APB2RSTR_TIM11RST_Pos)
 
#define RCC_APB2RSTR_SPI5RST_Msk   (0x1U << RCC_APB2RSTR_SPI5RST_Pos)
 
#define RCC_APB2RSTR_SPI6RST_Msk   (0x1U << RCC_APB2RSTR_SPI6RST_Pos)
 
#define RCC_APB2RSTR_SAI1RST_Msk   (0x1U << RCC_APB2RSTR_SAI1RST_Pos)
 
#define RCC_APB2RSTR_SAI2RST_Msk   (0x1U << RCC_APB2RSTR_SAI2RST_Pos)
 
#define RCC_APB2RSTR_LTDCRST_Msk   (0x1U << RCC_APB2RSTR_LTDCRST_Pos)
 
#define RCC_APB2RSTR_DSIRST_Msk   (0x1U << RCC_APB2RSTR_DSIRST_Pos)
 
#define RCC_APB2RSTR_DFSDM1RST_Msk   (0x1U << RCC_APB2RSTR_DFSDM1RST_Pos)
 
#define RCC_APB2RSTR_MDIORST_Msk   (0x1U << RCC_APB2RSTR_MDIORST_Pos)
 
#define RCC_AHB1ENR_GPIOAEN_Msk   (0x1U << RCC_AHB1ENR_GPIOAEN_Pos)
 
#define RCC_AHB1ENR_GPIOBEN_Msk   (0x1U << RCC_AHB1ENR_GPIOBEN_Pos)
 
#define RCC_AHB1ENR_GPIOCEN_Msk   (0x1U << RCC_AHB1ENR_GPIOCEN_Pos)
 
#define RCC_AHB1ENR_GPIODEN_Msk   (0x1U << RCC_AHB1ENR_GPIODEN_Pos)
 
#define RCC_AHB1ENR_GPIOEEN_Msk   (0x1U << RCC_AHB1ENR_GPIOEEN_Pos)
 
#define RCC_AHB1ENR_GPIOFEN_Msk   (0x1U << RCC_AHB1ENR_GPIOFEN_Pos)
 
#define RCC_AHB1ENR_GPIOGEN_Msk   (0x1U << RCC_AHB1ENR_GPIOGEN_Pos)
 
#define RCC_AHB1ENR_GPIOHEN_Msk   (0x1U << RCC_AHB1ENR_GPIOHEN_Pos)
 
#define RCC_AHB1ENR_GPIOIEN_Msk   (0x1U << RCC_AHB1ENR_GPIOIEN_Pos)
 
#define RCC_AHB1ENR_GPIOJEN_Msk   (0x1U << RCC_AHB1ENR_GPIOJEN_Pos)
 
#define RCC_AHB1ENR_GPIOKEN_Msk   (0x1U << RCC_AHB1ENR_GPIOKEN_Pos)
 
#define RCC_AHB1ENR_CRCEN_Msk   (0x1U << RCC_AHB1ENR_CRCEN_Pos)
 
#define RCC_AHB1ENR_BKPSRAMEN_Msk   (0x1U << RCC_AHB1ENR_BKPSRAMEN_Pos)
 
#define RCC_AHB1ENR_DTCMRAMEN_Msk   (0x1U << RCC_AHB1ENR_DTCMRAMEN_Pos)
 
#define RCC_AHB1ENR_DMA1EN_Msk   (0x1U << RCC_AHB1ENR_DMA1EN_Pos)
 
#define RCC_AHB1ENR_DMA2EN_Msk   (0x1U << RCC_AHB1ENR_DMA2EN_Pos)
 
#define RCC_AHB1ENR_DMA2DEN_Msk   (0x1U << RCC_AHB1ENR_DMA2DEN_Pos)
 
#define RCC_AHB1ENR_ETHMACEN_Msk   (0x1U << RCC_AHB1ENR_ETHMACEN_Pos)
 
#define RCC_AHB1ENR_ETHMACTXEN_Msk   (0x1U << RCC_AHB1ENR_ETHMACTXEN_Pos)
 
#define RCC_AHB1ENR_ETHMACRXEN_Msk   (0x1U << RCC_AHB1ENR_ETHMACRXEN_Pos)
 
#define RCC_AHB1ENR_ETHMACPTPEN_Msk   (0x1U << RCC_AHB1ENR_ETHMACPTPEN_Pos)
 
#define RCC_AHB1ENR_OTGHSEN_Msk   (0x1U << RCC_AHB1ENR_OTGHSEN_Pos)
 
#define RCC_AHB1ENR_OTGHSULPIEN_Msk   (0x1U << RCC_AHB1ENR_OTGHSULPIEN_Pos)
 
#define RCC_AHB2ENR_DCMIEN_Msk   (0x1U << RCC_AHB2ENR_DCMIEN_Pos)
 
#define RCC_AHB2ENR_JPEGEN_Msk   (0x1U << RCC_AHB2ENR_JPEGEN_Pos)
 
#define RCC_AHB2ENR_RNGEN_Msk   (0x1U << RCC_AHB2ENR_RNGEN_Pos)
 
#define RCC_AHB2ENR_OTGFSEN_Msk   (0x1U << RCC_AHB2ENR_OTGFSEN_Pos)
 
#define RCC_AHB3ENR_FMCEN_Msk   (0x1U << RCC_AHB3ENR_FMCEN_Pos)
 
#define RCC_AHB3ENR_QSPIEN_Msk   (0x1U << RCC_AHB3ENR_QSPIEN_Pos)
 
#define RCC_APB1ENR_TIM2EN_Msk   (0x1U << RCC_APB1ENR_TIM2EN_Pos)
 
#define RCC_APB1ENR_TIM3EN_Msk   (0x1U << RCC_APB1ENR_TIM3EN_Pos)
 
#define RCC_APB1ENR_TIM4EN_Msk   (0x1U << RCC_APB1ENR_TIM4EN_Pos)
 
#define RCC_APB1ENR_TIM5EN_Msk   (0x1U << RCC_APB1ENR_TIM5EN_Pos)
 
#define RCC_APB1ENR_TIM6EN_Msk   (0x1U << RCC_APB1ENR_TIM6EN_Pos)
 
#define RCC_APB1ENR_TIM7EN_Msk   (0x1U << RCC_APB1ENR_TIM7EN_Pos)
 
#define RCC_APB1ENR_TIM12EN_Msk   (0x1U << RCC_APB1ENR_TIM12EN_Pos)
 
#define RCC_APB1ENR_TIM13EN_Msk   (0x1U << RCC_APB1ENR_TIM13EN_Pos)
 
#define RCC_APB1ENR_TIM14EN_Msk   (0x1U << RCC_APB1ENR_TIM14EN_Pos)
 
#define RCC_APB1ENR_LPTIM1EN_Msk   (0x1U << RCC_APB1ENR_LPTIM1EN_Pos)
 
#define RCC_APB1ENR_RTCEN_Msk   (0x1U << RCC_APB1ENR_RTCEN_Pos)
 
#define RCC_APB1ENR_WWDGEN_Msk   (0x1U << RCC_APB1ENR_WWDGEN_Pos)
 
#define RCC_APB1ENR_CAN3EN_Msk   (0x1U << RCC_APB1ENR_CAN3EN_Pos)
 
#define RCC_APB1ENR_SPI2EN_Msk   (0x1U << RCC_APB1ENR_SPI2EN_Pos)
 
#define RCC_APB1ENR_SPI3EN_Msk   (0x1U << RCC_APB1ENR_SPI3EN_Pos)
 
#define RCC_APB1ENR_SPDIFRXEN_Msk   (0x1U << RCC_APB1ENR_SPDIFRXEN_Pos)
 
#define RCC_APB1ENR_USART2EN_Msk   (0x1U << RCC_APB1ENR_USART2EN_Pos)
 
#define RCC_APB1ENR_USART3EN_Msk   (0x1U << RCC_APB1ENR_USART3EN_Pos)
 
#define RCC_APB1ENR_UART4EN_Msk   (0x1U << RCC_APB1ENR_UART4EN_Pos)
 
#define RCC_APB1ENR_UART5EN_Msk   (0x1U << RCC_APB1ENR_UART5EN_Pos)
 
#define RCC_APB1ENR_I2C1EN_Msk   (0x1U << RCC_APB1ENR_I2C1EN_Pos)
 
#define RCC_APB1ENR_I2C2EN_Msk   (0x1U << RCC_APB1ENR_I2C2EN_Pos)
 
#define RCC_APB1ENR_I2C3EN_Msk   (0x1U << RCC_APB1ENR_I2C3EN_Pos)
 
#define RCC_APB1ENR_I2C4EN_Msk   (0x1U << RCC_APB1ENR_I2C4EN_Pos)
 
#define RCC_APB1ENR_CAN1EN_Msk   (0x1U << RCC_APB1ENR_CAN1EN_Pos)
 
#define RCC_APB1ENR_CAN2EN_Msk   (0x1U << RCC_APB1ENR_CAN2EN_Pos)
 
#define RCC_APB1ENR_CECEN_Msk   (0x1U << RCC_APB1ENR_CECEN_Pos)
 
#define RCC_APB1ENR_PWREN_Msk   (0x1U << RCC_APB1ENR_PWREN_Pos)
 
#define RCC_APB1ENR_DACEN_Msk   (0x1U << RCC_APB1ENR_DACEN_Pos)
 
#define RCC_APB1ENR_UART7EN_Msk   (0x1U << RCC_APB1ENR_UART7EN_Pos)
 
#define RCC_APB1ENR_UART8EN_Msk   (0x1U << RCC_APB1ENR_UART8EN_Pos)
 
#define RCC_APB2ENR_TIM1EN_Msk   (0x1U << RCC_APB2ENR_TIM1EN_Pos)
 
#define RCC_APB2ENR_TIM8EN_Msk   (0x1U << RCC_APB2ENR_TIM8EN_Pos)
 
#define RCC_APB2ENR_USART1EN_Msk   (0x1U << RCC_APB2ENR_USART1EN_Pos)
 
#define RCC_APB2ENR_USART6EN_Msk   (0x1U << RCC_APB2ENR_USART6EN_Pos)
 
#define RCC_APB2ENR_SDMMC2EN_Msk   (0x1U << RCC_APB2ENR_SDMMC2EN_Pos)
 
#define RCC_APB2ENR_ADC1EN_Msk   (0x1U << RCC_APB2ENR_ADC1EN_Pos)
 
#define RCC_APB2ENR_ADC2EN_Msk   (0x1U << RCC_APB2ENR_ADC2EN_Pos)
 
#define RCC_APB2ENR_ADC3EN_Msk   (0x1U << RCC_APB2ENR_ADC3EN_Pos)
 
#define RCC_APB2ENR_SDMMC1EN_Msk   (0x1U << RCC_APB2ENR_SDMMC1EN_Pos)
 
#define RCC_APB2ENR_SPI1EN_Msk   (0x1U << RCC_APB2ENR_SPI1EN_Pos)
 
#define RCC_APB2ENR_SPI4EN_Msk   (0x1U << RCC_APB2ENR_SPI4EN_Pos)
 
#define RCC_APB2ENR_SYSCFGEN_Msk   (0x1U << RCC_APB2ENR_SYSCFGEN_Pos)
 
#define RCC_APB2ENR_TIM9EN_Msk   (0x1U << RCC_APB2ENR_TIM9EN_Pos)
 
#define RCC_APB2ENR_TIM10EN_Msk   (0x1U << RCC_APB2ENR_TIM10EN_Pos)
 
#define RCC_APB2ENR_TIM11EN_Msk   (0x1U << RCC_APB2ENR_TIM11EN_Pos)
 
#define RCC_APB2ENR_SPI5EN_Msk   (0x1U << RCC_APB2ENR_SPI5EN_Pos)
 
#define RCC_APB2ENR_SPI6EN_Msk   (0x1U << RCC_APB2ENR_SPI6EN_Pos)
 
#define RCC_APB2ENR_SAI1EN_Msk   (0x1U << RCC_APB2ENR_SAI1EN_Pos)
 
#define RCC_APB2ENR_SAI2EN_Msk   (0x1U << RCC_APB2ENR_SAI2EN_Pos)
 
#define RCC_APB2ENR_LTDCEN_Msk   (0x1U << RCC_APB2ENR_LTDCEN_Pos)
 
#define RCC_APB2ENR_DSIEN_Msk   (0x1U << RCC_APB2ENR_DSIEN_Pos)
 
#define RCC_APB2ENR_DFSDM1EN_Msk   (0x1U << RCC_APB2ENR_DFSDM1EN_Pos)
 
#define RCC_APB2ENR_MDIOEN_Msk   (0x1U << RCC_APB2ENR_MDIOEN_Pos)
 
#define RCC_AHB1LPENR_GPIOALPEN_Msk   (0x1U << RCC_AHB1LPENR_GPIOALPEN_Pos)
 
#define RCC_AHB1LPENR_GPIOBLPEN_Msk   (0x1U << RCC_AHB1LPENR_GPIOBLPEN_Pos)
 
#define RCC_AHB1LPENR_GPIOCLPEN_Msk   (0x1U << RCC_AHB1LPENR_GPIOCLPEN_Pos)
 
#define RCC_AHB1LPENR_GPIODLPEN_Msk   (0x1U << RCC_AHB1LPENR_GPIODLPEN_Pos)
 
#define RCC_AHB1LPENR_GPIOELPEN_Msk   (0x1U << RCC_AHB1LPENR_GPIOELPEN_Pos)
 
#define RCC_AHB1LPENR_GPIOFLPEN_Msk   (0x1U << RCC_AHB1LPENR_GPIOFLPEN_Pos)
 
#define RCC_AHB1LPENR_GPIOGLPEN_Msk   (0x1U << RCC_AHB1LPENR_GPIOGLPEN_Pos)
 
#define RCC_AHB1LPENR_GPIOHLPEN_Msk   (0x1U << RCC_AHB1LPENR_GPIOHLPEN_Pos)
 
#define RCC_AHB1LPENR_GPIOILPEN_Msk   (0x1U << RCC_AHB1LPENR_GPIOILPEN_Pos)
 
#define RCC_AHB1LPENR_GPIOJLPEN_Msk   (0x1U << RCC_AHB1LPENR_GPIOJLPEN_Pos)
 
#define RCC_AHB1LPENR_GPIOKLPEN_Msk   (0x1U << RCC_AHB1LPENR_GPIOKLPEN_Pos)
 
#define RCC_AHB1LPENR_CRCLPEN_Msk   (0x1U << RCC_AHB1LPENR_CRCLPEN_Pos)
 
#define RCC_AHB1LPENR_AXILPEN_Msk   (0x1U << RCC_AHB1LPENR_AXILPEN_Pos)
 
#define RCC_AHB1LPENR_FLITFLPEN_Msk   (0x1U << RCC_AHB1LPENR_FLITFLPEN_Pos)
 
#define RCC_AHB1LPENR_SRAM1LPEN_Msk   (0x1U << RCC_AHB1LPENR_SRAM1LPEN_Pos)
 
#define RCC_AHB1LPENR_SRAM2LPEN_Msk   (0x1U << RCC_AHB1LPENR_SRAM2LPEN_Pos)
 
#define RCC_AHB1LPENR_BKPSRAMLPEN_Msk   (0x1U << RCC_AHB1LPENR_BKPSRAMLPEN_Pos)
 
#define RCC_AHB1LPENR_DTCMLPEN_Msk   (0x1U << RCC_AHB1LPENR_DTCMLPEN_Pos)
 
#define RCC_AHB1LPENR_DMA1LPEN_Msk   (0x1U << RCC_AHB1LPENR_DMA1LPEN_Pos)
 
#define RCC_AHB1LPENR_DMA2LPEN_Msk   (0x1U << RCC_AHB1LPENR_DMA2LPEN_Pos)
 
#define RCC_AHB1LPENR_DMA2DLPEN_Msk   (0x1U << RCC_AHB1LPENR_DMA2DLPEN_Pos)
 
#define RCC_AHB1LPENR_ETHMACLPEN_Msk   (0x1U << RCC_AHB1LPENR_ETHMACLPEN_Pos)
 
#define RCC_AHB1LPENR_ETHMACTXLPEN_Msk   (0x1U << RCC_AHB1LPENR_ETHMACTXLPEN_Pos)
 
#define RCC_AHB1LPENR_ETHMACRXLPEN_Msk   (0x1U << RCC_AHB1LPENR_ETHMACRXLPEN_Pos)
 
#define RCC_AHB1LPENR_ETHMACPTPLPEN_Msk   (0x1U << RCC_AHB1LPENR_ETHMACPTPLPEN_Pos)
 
#define RCC_AHB1LPENR_OTGHSLPEN_Msk   (0x1U << RCC_AHB1LPENR_OTGHSLPEN_Pos)
 
#define RCC_AHB1LPENR_OTGHSULPILPEN_Msk   (0x1U << RCC_AHB1LPENR_OTGHSULPILPEN_Pos)
 
#define RCC_AHB2LPENR_DCMILPEN_Msk   (0x1U << RCC_AHB2LPENR_DCMILPEN_Pos)
 
#define RCC_AHB2LPENR_JPEGLPEN_Msk   (0x1U << RCC_AHB2LPENR_JPEGLPEN_Pos)
 
#define RCC_AHB2LPENR_RNGLPEN_Msk   (0x1U << RCC_AHB2LPENR_RNGLPEN_Pos)
 
#define RCC_AHB2LPENR_OTGFSLPEN_Msk   (0x1U << RCC_AHB2LPENR_OTGFSLPEN_Pos)
 
#define RCC_AHB3LPENR_FMCLPEN_Msk   (0x1U << RCC_AHB3LPENR_FMCLPEN_Pos)
 
#define RCC_AHB3LPENR_QSPILPEN_Msk   (0x1U << RCC_AHB3LPENR_QSPILPEN_Pos)
 
#define RCC_APB1LPENR_TIM2LPEN_Msk   (0x1U << RCC_APB1LPENR_TIM2LPEN_Pos)
 
#define RCC_APB1LPENR_TIM3LPEN_Msk   (0x1U << RCC_APB1LPENR_TIM3LPEN_Pos)
 
#define RCC_APB1LPENR_TIM4LPEN_Msk   (0x1U << RCC_APB1LPENR_TIM4LPEN_Pos)
 
#define RCC_APB1LPENR_TIM5LPEN_Msk   (0x1U << RCC_APB1LPENR_TIM5LPEN_Pos)
 
#define RCC_APB1LPENR_TIM6LPEN_Msk   (0x1U << RCC_APB1LPENR_TIM6LPEN_Pos)
 
#define RCC_APB1LPENR_TIM7LPEN_Msk   (0x1U << RCC_APB1LPENR_TIM7LPEN_Pos)
 
#define RCC_APB1LPENR_TIM12LPEN_Msk   (0x1U << RCC_APB1LPENR_TIM12LPEN_Pos)
 
#define RCC_APB1LPENR_TIM13LPEN_Msk   (0x1U << RCC_APB1LPENR_TIM13LPEN_Pos)
 
#define RCC_APB1LPENR_TIM14LPEN_Msk   (0x1U << RCC_APB1LPENR_TIM14LPEN_Pos)
 
#define RCC_APB1LPENR_LPTIM1LPEN_Msk   (0x1U << RCC_APB1LPENR_LPTIM1LPEN_Pos)
 
#define RCC_APB1LPENR_RTCLPEN_Msk   (0x1U << RCC_APB1LPENR_RTCLPEN_Pos)
 
#define RCC_APB1LPENR_WWDGLPEN_Msk   (0x1U << RCC_APB1LPENR_WWDGLPEN_Pos)
 
#define RCC_APB1LPENR_CAN3LPEN_Msk   (0x1U << RCC_APB1LPENR_CAN3LPEN_Pos)
 
#define RCC_APB1LPENR_SPI2LPEN_Msk   (0x1U << RCC_APB1LPENR_SPI2LPEN_Pos)
 
#define RCC_APB1LPENR_SPI3LPEN_Msk   (0x1U << RCC_APB1LPENR_SPI3LPEN_Pos)
 
#define RCC_APB1LPENR_SPDIFRXLPEN_Msk   (0x1U << RCC_APB1LPENR_SPDIFRXLPEN_Pos)
 
#define RCC_APB1LPENR_USART2LPEN_Msk   (0x1U << RCC_APB1LPENR_USART2LPEN_Pos)
 
#define RCC_APB1LPENR_USART3LPEN_Msk   (0x1U << RCC_APB1LPENR_USART3LPEN_Pos)
 
#define RCC_APB1LPENR_UART4LPEN_Msk   (0x1U << RCC_APB1LPENR_UART4LPEN_Pos)
 
#define RCC_APB1LPENR_UART5LPEN_Msk   (0x1U << RCC_APB1LPENR_UART5LPEN_Pos)
 
#define RCC_APB1LPENR_I2C1LPEN_Msk   (0x1U << RCC_APB1LPENR_I2C1LPEN_Pos)
 
#define RCC_APB1LPENR_I2C2LPEN_Msk   (0x1U << RCC_APB1LPENR_I2C2LPEN_Pos)
 
#define RCC_APB1LPENR_I2C3LPEN_Msk   (0x1U << RCC_APB1LPENR_I2C3LPEN_Pos)
 
#define RCC_APB1LPENR_I2C4LPEN_Msk   (0x1U << RCC_APB1LPENR_I2C4LPEN_Pos)
 
#define RCC_APB1LPENR_CAN1LPEN_Msk   (0x1U << RCC_APB1LPENR_CAN1LPEN_Pos)
 
#define RCC_APB1LPENR_CAN2LPEN_Msk   (0x1U << RCC_APB1LPENR_CAN2LPEN_Pos)
 
#define RCC_APB1LPENR_CECLPEN_Msk   (0x1U << RCC_APB1LPENR_CECLPEN_Pos)
 
#define RCC_APB1LPENR_PWRLPEN_Msk   (0x1U << RCC_APB1LPENR_PWRLPEN_Pos)
 
#define RCC_APB1LPENR_DACLPEN_Msk   (0x1U << RCC_APB1LPENR_DACLPEN_Pos)
 
#define RCC_APB1LPENR_UART7LPEN_Msk   (0x1U << RCC_APB1LPENR_UART7LPEN_Pos)
 
#define RCC_APB1LPENR_UART8LPEN_Msk   (0x1U << RCC_APB1LPENR_UART8LPEN_Pos)
 
#define RCC_APB2LPENR_TIM1LPEN_Msk   (0x1U << RCC_APB2LPENR_TIM1LPEN_Pos)
 
#define RCC_APB2LPENR_TIM8LPEN_Msk   (0x1U << RCC_APB2LPENR_TIM8LPEN_Pos)
 
#define RCC_APB2LPENR_USART1LPEN_Msk   (0x1U << RCC_APB2LPENR_USART1LPEN_Pos)
 
#define RCC_APB2LPENR_USART6LPEN_Msk   (0x1U << RCC_APB2LPENR_USART6LPEN_Pos)
 
#define RCC_APB2LPENR_SDMMC2LPEN_Msk   (0x1U << RCC_APB2LPENR_SDMMC2LPEN_Pos)
 
#define RCC_APB2LPENR_ADC1LPEN_Msk   (0x1U << RCC_APB2LPENR_ADC1LPEN_Pos)
 
#define RCC_APB2LPENR_ADC2LPEN_Msk   (0x1U << RCC_APB2LPENR_ADC2LPEN_Pos)
 
#define RCC_APB2LPENR_ADC3LPEN_Msk   (0x1U << RCC_APB2LPENR_ADC3LPEN_Pos)
 
#define RCC_APB2LPENR_SDMMC1LPEN_Msk   (0x1U << RCC_APB2LPENR_SDMMC1LPEN_Pos)
 
#define RCC_APB2LPENR_SPI1LPEN_Msk   (0x1U << RCC_APB2LPENR_SPI1LPEN_Pos)
 
#define RCC_APB2LPENR_SPI4LPEN_Msk   (0x1U << RCC_APB2LPENR_SPI4LPEN_Pos)
 
#define RCC_APB2LPENR_SYSCFGLPEN_Msk   (0x1U << RCC_APB2LPENR_SYSCFGLPEN_Pos)
 
#define RCC_APB2LPENR_TIM9LPEN_Msk   (0x1U << RCC_APB2LPENR_TIM9LPEN_Pos)
 
#define RCC_APB2LPENR_TIM10LPEN_Msk   (0x1U << RCC_APB2LPENR_TIM10LPEN_Pos)
 
#define RCC_APB2LPENR_TIM11LPEN_Msk   (0x1U << RCC_APB2LPENR_TIM11LPEN_Pos)
 
#define RCC_APB2LPENR_SPI5LPEN_Msk   (0x1U << RCC_APB2LPENR_SPI5LPEN_Pos)
 
#define RCC_APB2LPENR_SPI6LPEN_Msk   (0x1U << RCC_APB2LPENR_SPI6LPEN_Pos)
 
#define RCC_APB2LPENR_SAI1LPEN_Msk   (0x1U << RCC_APB2LPENR_SAI1LPEN_Pos)
 
#define RCC_APB2LPENR_SAI2LPEN_Msk   (0x1U << RCC_APB2LPENR_SAI2LPEN_Pos)
 
#define RCC_APB2LPENR_LTDCLPEN_Msk   (0x1U << RCC_APB2LPENR_LTDCLPEN_Pos)
 
#define RCC_APB2LPENR_DSILPEN_Msk   (0x1U << RCC_APB2LPENR_DSILPEN_Pos)
 
#define RCC_APB2LPENR_DFSDM1LPEN_Msk   (0x1U << RCC_APB2LPENR_DFSDM1LPEN_Pos)
 
#define RCC_APB2LPENR_MDIOLPEN_Msk   (0x1U << RCC_APB2LPENR_MDIOLPEN_Pos)
 
#define RCC_BDCR_LSEON_Msk   (0x1U << RCC_BDCR_LSEON_Pos)
 
#define RCC_BDCR_LSERDY_Msk   (0x1U << RCC_BDCR_LSERDY_Pos)
 
#define RCC_BDCR_LSEBYP_Msk   (0x1U << RCC_BDCR_LSEBYP_Pos)
 
#define RCC_BDCR_LSEDRV_Msk   (0x3U << RCC_BDCR_LSEDRV_Pos)
 
#define RCC_BDCR_LSEDRV_0   (0x1U << RCC_BDCR_LSEDRV_Pos)
 
#define RCC_BDCR_LSEDRV_1   (0x2U << RCC_BDCR_LSEDRV_Pos)
 
#define RCC_BDCR_RTCSEL_Msk   (0x3U << RCC_BDCR_RTCSEL_Pos)
 
#define RCC_BDCR_RTCSEL_0   (0x1U << RCC_BDCR_RTCSEL_Pos)
 
#define RCC_BDCR_RTCSEL_1   (0x2U << RCC_BDCR_RTCSEL_Pos)
 
#define RCC_BDCR_RTCEN_Msk   (0x1U << RCC_BDCR_RTCEN_Pos)
 
#define RCC_BDCR_BDRST_Msk   (0x1U << RCC_BDCR_BDRST_Pos)
 
#define RCC_CSR_LSION_Msk   (0x1U << RCC_CSR_LSION_Pos)
 
#define RCC_CSR_LSIRDY_Msk   (0x1U << RCC_CSR_LSIRDY_Pos)
 
#define RCC_CSR_RMVF_Msk   (0x1U << RCC_CSR_RMVF_Pos)
 
#define RCC_CSR_BORRSTF_Msk   (0x1U << RCC_CSR_BORRSTF_Pos)
 
#define RCC_CSR_PINRSTF_Msk   (0x1U << RCC_CSR_PINRSTF_Pos)
 
#define RCC_CSR_PORRSTF_Msk   (0x1U << RCC_CSR_PORRSTF_Pos)
 
#define RCC_CSR_SFTRSTF_Msk   (0x1U << RCC_CSR_SFTRSTF_Pos)
 
#define RCC_CSR_IWDGRSTF_Msk   (0x1U << RCC_CSR_IWDGRSTF_Pos)
 
#define RCC_CSR_WWDGRSTF_Msk   (0x1U << RCC_CSR_WWDGRSTF_Pos)
 
#define RCC_CSR_LPWRRSTF_Msk   (0x1U << RCC_CSR_LPWRRSTF_Pos)
 
#define RCC_SSCGR_MODPER_Msk   (0x1FFFU << RCC_SSCGR_MODPER_Pos)
 
#define RCC_SSCGR_INCSTEP_Msk   (0x7FFFU << RCC_SSCGR_INCSTEP_Pos)
 
#define RCC_SSCGR_SPREADSEL_Msk   (0x1U << RCC_SSCGR_SPREADSEL_Pos)
 
#define RCC_SSCGR_SSCGEN_Msk   (0x1U << RCC_SSCGR_SSCGEN_Pos)
 
#define RCC_PLLI2SCFGR_PLLI2SN_Msk   (0x1FFU << RCC_PLLI2SCFGR_PLLI2SN_Pos)
 
#define RCC_PLLI2SCFGR_PLLI2SN_0   (0x001U << RCC_PLLI2SCFGR_PLLI2SN_Pos)
 
#define RCC_PLLI2SCFGR_PLLI2SN_1   (0x002U << RCC_PLLI2SCFGR_PLLI2SN_Pos)
 
#define RCC_PLLI2SCFGR_PLLI2SN_2   (0x004U << RCC_PLLI2SCFGR_PLLI2SN_Pos)
 
#define RCC_PLLI2SCFGR_PLLI2SN_3   (0x008U << RCC_PLLI2SCFGR_PLLI2SN_Pos)
 
#define RCC_PLLI2SCFGR_PLLI2SN_4   (0x010U << RCC_PLLI2SCFGR_PLLI2SN_Pos)
 
#define RCC_PLLI2SCFGR_PLLI2SN_5   (0x020U << RCC_PLLI2SCFGR_PLLI2SN_Pos)
 
#define RCC_PLLI2SCFGR_PLLI2SN_6   (0x040U << RCC_PLLI2SCFGR_PLLI2SN_Pos)
 
#define RCC_PLLI2SCFGR_PLLI2SN_7   (0x080U << RCC_PLLI2SCFGR_PLLI2SN_Pos)
 
#define RCC_PLLI2SCFGR_PLLI2SN_8   (0x100U << RCC_PLLI2SCFGR_PLLI2SN_Pos)
 
#define RCC_PLLI2SCFGR_PLLI2SP_Msk   (0x3U << RCC_PLLI2SCFGR_PLLI2SP_Pos)
 
#define RCC_PLLI2SCFGR_PLLI2SP_0   (0x1U << RCC_PLLI2SCFGR_PLLI2SP_Pos)
 
#define RCC_PLLI2SCFGR_PLLI2SP_1   (0x2U << RCC_PLLI2SCFGR_PLLI2SP_Pos)
 
#define RCC_PLLI2SCFGR_PLLI2SQ_Msk   (0xFU << RCC_PLLI2SCFGR_PLLI2SQ_Pos)
 
#define RCC_PLLI2SCFGR_PLLI2SQ_0   (0x1U << RCC_PLLI2SCFGR_PLLI2SQ_Pos)
 
#define RCC_PLLI2SCFGR_PLLI2SQ_1   (0x2U << RCC_PLLI2SCFGR_PLLI2SQ_Pos)
 
#define RCC_PLLI2SCFGR_PLLI2SQ_2   (0x4U << RCC_PLLI2SCFGR_PLLI2SQ_Pos)
 
#define RCC_PLLI2SCFGR_PLLI2SQ_3   (0x8U << RCC_PLLI2SCFGR_PLLI2SQ_Pos)
 
#define RCC_PLLI2SCFGR_PLLI2SR_Msk   (0x7U << RCC_PLLI2SCFGR_PLLI2SR_Pos)
 
#define RCC_PLLI2SCFGR_PLLI2SR_0   (0x1U << RCC_PLLI2SCFGR_PLLI2SR_Pos)
 
#define RCC_PLLI2SCFGR_PLLI2SR_1   (0x2U << RCC_PLLI2SCFGR_PLLI2SR_Pos)
 
#define RCC_PLLI2SCFGR_PLLI2SR_2   (0x4U << RCC_PLLI2SCFGR_PLLI2SR_Pos)
 
#define RCC_PLLSAICFGR_PLLSAIN_Msk   (0x1FFU << RCC_PLLSAICFGR_PLLSAIN_Pos)
 
#define RCC_PLLSAICFGR_PLLSAIN_0   (0x001U << RCC_PLLSAICFGR_PLLSAIN_Pos)
 
#define RCC_PLLSAICFGR_PLLSAIN_1   (0x002U << RCC_PLLSAICFGR_PLLSAIN_Pos)
 
#define RCC_PLLSAICFGR_PLLSAIN_2   (0x004U << RCC_PLLSAICFGR_PLLSAIN_Pos)
 
#define RCC_PLLSAICFGR_PLLSAIN_3   (0x008U << RCC_PLLSAICFGR_PLLSAIN_Pos)
 
#define RCC_PLLSAICFGR_PLLSAIN_4   (0x010U << RCC_PLLSAICFGR_PLLSAIN_Pos)
 
#define RCC_PLLSAICFGR_PLLSAIN_5   (0x020U << RCC_PLLSAICFGR_PLLSAIN_Pos)
 
#define RCC_PLLSAICFGR_PLLSAIN_6   (0x040U << RCC_PLLSAICFGR_PLLSAIN_Pos)
 
#define RCC_PLLSAICFGR_PLLSAIN_7   (0x080U << RCC_PLLSAICFGR_PLLSAIN_Pos)
 
#define RCC_PLLSAICFGR_PLLSAIN_8   (0x100U << RCC_PLLSAICFGR_PLLSAIN_Pos)
 
#define RCC_PLLSAICFGR_PLLSAIP_Msk   (0x3U << RCC_PLLSAICFGR_PLLSAIP_Pos)
 
#define RCC_PLLSAICFGR_PLLSAIP_0   (0x1U << RCC_PLLSAICFGR_PLLSAIP_Pos)
 
#define RCC_PLLSAICFGR_PLLSAIP_1   (0x2U << RCC_PLLSAICFGR_PLLSAIP_Pos)
 
#define RCC_PLLSAICFGR_PLLSAIQ_Msk   (0xFU << RCC_PLLSAICFGR_PLLSAIQ_Pos)
 
#define RCC_PLLSAICFGR_PLLSAIQ_0   (0x1U << RCC_PLLSAICFGR_PLLSAIQ_Pos)
 
#define RCC_PLLSAICFGR_PLLSAIQ_1   (0x2U << RCC_PLLSAICFGR_PLLSAIQ_Pos)
 
#define RCC_PLLSAICFGR_PLLSAIQ_2   (0x4U << RCC_PLLSAICFGR_PLLSAIQ_Pos)
 
#define RCC_PLLSAICFGR_PLLSAIQ_3   (0x8U << RCC_PLLSAICFGR_PLLSAIQ_Pos)
 
#define RCC_PLLSAICFGR_PLLSAIR_Msk   (0x7U << RCC_PLLSAICFGR_PLLSAIR_Pos)
 
#define RCC_PLLSAICFGR_PLLSAIR_0   (0x1U << RCC_PLLSAICFGR_PLLSAIR_Pos)
 
#define RCC_PLLSAICFGR_PLLSAIR_1   (0x2U << RCC_PLLSAICFGR_PLLSAIR_Pos)
 
#define RCC_PLLSAICFGR_PLLSAIR_2   (0x4U << RCC_PLLSAICFGR_PLLSAIR_Pos)
 
#define RCC_DCKCFGR1_PLLI2SDIVQ_Msk   (0x1FU << RCC_DCKCFGR1_PLLI2SDIVQ_Pos)
 
#define RCC_DCKCFGR1_PLLI2SDIVQ_0   (0x01U << RCC_DCKCFGR1_PLLI2SDIVQ_Pos)
 
#define RCC_DCKCFGR1_PLLI2SDIVQ_1   (0x02U << RCC_DCKCFGR1_PLLI2SDIVQ_Pos)
 
#define RCC_DCKCFGR1_PLLI2SDIVQ_2   (0x04U << RCC_DCKCFGR1_PLLI2SDIVQ_Pos)
 
#define RCC_DCKCFGR1_PLLI2SDIVQ_3   (0x08U << RCC_DCKCFGR1_PLLI2SDIVQ_Pos)
 
#define RCC_DCKCFGR1_PLLI2SDIVQ_4   (0x10U << RCC_DCKCFGR1_PLLI2SDIVQ_Pos)
 
#define RCC_DCKCFGR1_PLLSAIDIVQ_Msk   (0x1FU << RCC_DCKCFGR1_PLLSAIDIVQ_Pos)
 
#define RCC_DCKCFGR1_PLLSAIDIVQ_0   (0x01U << RCC_DCKCFGR1_PLLSAIDIVQ_Pos)
 
#define RCC_DCKCFGR1_PLLSAIDIVQ_1   (0x02U << RCC_DCKCFGR1_PLLSAIDIVQ_Pos)
 
#define RCC_DCKCFGR1_PLLSAIDIVQ_2   (0x04U << RCC_DCKCFGR1_PLLSAIDIVQ_Pos)
 
#define RCC_DCKCFGR1_PLLSAIDIVQ_3   (0x08U << RCC_DCKCFGR1_PLLSAIDIVQ_Pos)
 
#define RCC_DCKCFGR1_PLLSAIDIVQ_4   (0x10U << RCC_DCKCFGR1_PLLSAIDIVQ_Pos)
 
#define RCC_DCKCFGR1_PLLSAIDIVR_Msk   (0x3U << RCC_DCKCFGR1_PLLSAIDIVR_Pos)
 
#define RCC_DCKCFGR1_PLLSAIDIVR_0   (0x1U << RCC_DCKCFGR1_PLLSAIDIVR_Pos)
 
#define RCC_DCKCFGR1_PLLSAIDIVR_1   (0x2U << RCC_DCKCFGR1_PLLSAIDIVR_Pos)
 
#define RCC_DCKCFGR1_SAI1SEL_Msk   (0x3U << RCC_DCKCFGR1_SAI1SEL_Pos)
 
#define RCC_DCKCFGR1_SAI1SEL_0   (0x1U << RCC_DCKCFGR1_SAI1SEL_Pos)
 
#define RCC_DCKCFGR1_SAI1SEL_1   (0x2U << RCC_DCKCFGR1_SAI1SEL_Pos)
 
#define RCC_DCKCFGR1_SAI2SEL_Msk   (0x3U << RCC_DCKCFGR1_SAI2SEL_Pos)
 
#define RCC_DCKCFGR1_SAI2SEL_0   (0x1U << RCC_DCKCFGR1_SAI2SEL_Pos)
 
#define RCC_DCKCFGR1_SAI2SEL_1   (0x2U << RCC_DCKCFGR1_SAI2SEL_Pos)
 
#define RCC_DCKCFGR1_TIMPRE_Msk   (0x1U << RCC_DCKCFGR1_TIMPRE_Pos)
 
#define RCC_DCKCFGR1_DFSDM1SEL_Msk   (0x1U << RCC_DCKCFGR1_DFSDM1SEL_Pos)
 
#define RCC_DCKCFGR1_ADFSDM1SEL_Msk   (0x1U << RCC_DCKCFGR1_ADFSDM1SEL_Pos)
 
#define RCC_DCKCFGR2_USART1SEL_Msk   (0x3U << RCC_DCKCFGR2_USART1SEL_Pos)
 
#define RCC_DCKCFGR2_USART1SEL_0   (0x1U << RCC_DCKCFGR2_USART1SEL_Pos)
 
#define RCC_DCKCFGR2_USART1SEL_1   (0x2U << RCC_DCKCFGR2_USART1SEL_Pos)
 
#define RCC_DCKCFGR2_USART2SEL_Msk   (0x3U << RCC_DCKCFGR2_USART2SEL_Pos)
 
#define RCC_DCKCFGR2_USART2SEL_0   (0x1U << RCC_DCKCFGR2_USART2SEL_Pos)
 
#define RCC_DCKCFGR2_USART2SEL_1   (0x2U << RCC_DCKCFGR2_USART2SEL_Pos)
 
#define RCC_DCKCFGR2_USART3SEL_Msk   (0x3U << RCC_DCKCFGR2_USART3SEL_Pos)
 
#define RCC_DCKCFGR2_USART3SEL_0   (0x1U << RCC_DCKCFGR2_USART3SEL_Pos)
 
#define RCC_DCKCFGR2_USART3SEL_1   (0x2U << RCC_DCKCFGR2_USART3SEL_Pos)
 
#define RCC_DCKCFGR2_UART4SEL_Msk   (0x3U << RCC_DCKCFGR2_UART4SEL_Pos)
 
#define RCC_DCKCFGR2_UART4SEL_0   (0x1U << RCC_DCKCFGR2_UART4SEL_Pos)
 
#define RCC_DCKCFGR2_UART4SEL_1   (0x2U << RCC_DCKCFGR2_UART4SEL_Pos)
 
#define RCC_DCKCFGR2_UART5SEL_Msk   (0x3U << RCC_DCKCFGR2_UART5SEL_Pos)
 
#define RCC_DCKCFGR2_UART5SEL_0   (0x1U << RCC_DCKCFGR2_UART5SEL_Pos)
 
#define RCC_DCKCFGR2_UART5SEL_1   (0x2U << RCC_DCKCFGR2_UART5SEL_Pos)
 
#define RCC_DCKCFGR2_USART6SEL_Msk   (0x3U << RCC_DCKCFGR2_USART6SEL_Pos)
 
#define RCC_DCKCFGR2_USART6SEL_0   (0x1U << RCC_DCKCFGR2_USART6SEL_Pos)
 
#define RCC_DCKCFGR2_USART6SEL_1   (0x2U << RCC_DCKCFGR2_USART6SEL_Pos)
 
#define RCC_DCKCFGR2_UART7SEL_Msk   (0x3U << RCC_DCKCFGR2_UART7SEL_Pos)
 
#define RCC_DCKCFGR2_UART7SEL_0   (0x1U << RCC_DCKCFGR2_UART7SEL_Pos)
 
#define RCC_DCKCFGR2_UART7SEL_1   (0x2U << RCC_DCKCFGR2_UART7SEL_Pos)
 
#define RCC_DCKCFGR2_UART8SEL_Msk   (0x3U << RCC_DCKCFGR2_UART8SEL_Pos)
 
#define RCC_DCKCFGR2_UART8SEL_0   (0x1U << RCC_DCKCFGR2_UART8SEL_Pos)
 
#define RCC_DCKCFGR2_UART8SEL_1   (0x2U << RCC_DCKCFGR2_UART8SEL_Pos)
 
#define RCC_DCKCFGR2_I2C1SEL_Msk   (0x3U << RCC_DCKCFGR2_I2C1SEL_Pos)
 
#define RCC_DCKCFGR2_I2C1SEL_0   (0x1U << RCC_DCKCFGR2_I2C1SEL_Pos)
 
#define RCC_DCKCFGR2_I2C1SEL_1   (0x2U << RCC_DCKCFGR2_I2C1SEL_Pos)
 
#define RCC_DCKCFGR2_I2C2SEL_Msk   (0x3U << RCC_DCKCFGR2_I2C2SEL_Pos)
 
#define RCC_DCKCFGR2_I2C2SEL_0   (0x1U << RCC_DCKCFGR2_I2C2SEL_Pos)
 
#define RCC_DCKCFGR2_I2C2SEL_1   (0x2U << RCC_DCKCFGR2_I2C2SEL_Pos)
 
#define RCC_DCKCFGR2_I2C3SEL_Msk   (0x3U << RCC_DCKCFGR2_I2C3SEL_Pos)
 
#define RCC_DCKCFGR2_I2C3SEL_0   (0x1U << RCC_DCKCFGR2_I2C3SEL_Pos)
 
#define RCC_DCKCFGR2_I2C3SEL_1   (0x2U << RCC_DCKCFGR2_I2C3SEL_Pos)
 
#define RCC_DCKCFGR2_I2C4SEL_Msk   (0x3U << RCC_DCKCFGR2_I2C4SEL_Pos)
 
#define RCC_DCKCFGR2_I2C4SEL_0   (0x1U << RCC_DCKCFGR2_I2C4SEL_Pos)
 
#define RCC_DCKCFGR2_I2C4SEL_1   (0x2U << RCC_DCKCFGR2_I2C4SEL_Pos)
 
#define RCC_DCKCFGR2_LPTIM1SEL_Msk   (0x3U << RCC_DCKCFGR2_LPTIM1SEL_Pos)
 
#define RCC_DCKCFGR2_LPTIM1SEL_0   (0x1U << RCC_DCKCFGR2_LPTIM1SEL_Pos)
 
#define RCC_DCKCFGR2_LPTIM1SEL_1   (0x2U << RCC_DCKCFGR2_LPTIM1SEL_Pos)
 
#define RCC_DCKCFGR2_CECSEL_Msk   (0x1U << RCC_DCKCFGR2_CECSEL_Pos)
 
#define RCC_DCKCFGR2_CK48MSEL_Msk   (0x1U << RCC_DCKCFGR2_CK48MSEL_Pos)
 
#define RCC_DCKCFGR2_SDMMC1SEL_Msk   (0x1U << RCC_DCKCFGR2_SDMMC1SEL_Pos)
 
#define RCC_DCKCFGR2_SDMMC2SEL_Msk   (0x1U << RCC_DCKCFGR2_SDMMC2SEL_Pos)
 
#define RCC_DCKCFGR2_DSISEL_Msk   (0x1U << RCC_DCKCFGR2_DSISEL_Pos)
 
#define RNG_CR_RNGEN_Msk   (0x1U << RNG_CR_RNGEN_Pos)
 
#define RNG_CR_IE_Msk   (0x1U << RNG_CR_IE_Pos)
 
#define RNG_SR_DRDY_Msk   (0x1U << RNG_SR_DRDY_Pos)
 
#define RNG_SR_CECS_Msk   (0x1U << RNG_SR_CECS_Pos)
 
#define RNG_SR_SECS_Msk   (0x1U << RNG_SR_SECS_Pos)
 
#define RNG_SR_CEIS_Msk   (0x1U << RNG_SR_CEIS_Pos)
 
#define RNG_SR_SEIS_Msk   (0x1U << RNG_SR_SEIS_Pos)
 
#define RTC_TR_PM_Msk   (0x1U << RTC_TR_PM_Pos)
 
#define RTC_TR_HT_Msk   (0x3U << RTC_TR_HT_Pos)
 
#define RTC_TR_HT_0   (0x1U << RTC_TR_HT_Pos)
 
#define RTC_TR_HT_1   (0x2U << RTC_TR_HT_Pos)
 
#define RTC_TR_HU_Msk   (0xFU << RTC_TR_HU_Pos)
 
#define RTC_TR_HU_0   (0x1U << RTC_TR_HU_Pos)
 
#define RTC_TR_HU_1   (0x2U << RTC_TR_HU_Pos)
 
#define RTC_TR_HU_2   (0x4U << RTC_TR_HU_Pos)
 
#define RTC_TR_HU_3   (0x8U << RTC_TR_HU_Pos)
 
#define RTC_TR_MNT_Msk   (0x7U << RTC_TR_MNT_Pos)
 
#define RTC_TR_MNT_0   (0x1U << RTC_TR_MNT_Pos)
 
#define RTC_TR_MNT_1   (0x2U << RTC_TR_MNT_Pos)
 
#define RTC_TR_MNT_2   (0x4U << RTC_TR_MNT_Pos)
 
#define RTC_TR_MNU_Msk   (0xFU << RTC_TR_MNU_Pos)
 
#define RTC_TR_MNU_0   (0x1U << RTC_TR_MNU_Pos)
 
#define RTC_TR_MNU_1   (0x2U << RTC_TR_MNU_Pos)
 
#define RTC_TR_MNU_2   (0x4U << RTC_TR_MNU_Pos)
 
#define RTC_TR_MNU_3   (0x8U << RTC_TR_MNU_Pos)
 
#define RTC_TR_ST_Msk   (0x7U << RTC_TR_ST_Pos)
 
#define RTC_TR_ST_0   (0x1U << RTC_TR_ST_Pos)
 
#define RTC_TR_ST_1   (0x2U << RTC_TR_ST_Pos)
 
#define RTC_TR_ST_2   (0x4U << RTC_TR_ST_Pos)
 
#define RTC_TR_SU_Msk   (0xFU << RTC_TR_SU_Pos)
 
#define RTC_TR_SU_0   (0x1U << RTC_TR_SU_Pos)
 
#define RTC_TR_SU_1   (0x2U << RTC_TR_SU_Pos)
 
#define RTC_TR_SU_2   (0x4U << RTC_TR_SU_Pos)
 
#define RTC_TR_SU_3   (0x8U << RTC_TR_SU_Pos)
 
#define RTC_DR_YT_Msk   (0xFU << RTC_DR_YT_Pos)
 
#define RTC_DR_YT_0   (0x1U << RTC_DR_YT_Pos)
 
#define RTC_DR_YT_1   (0x2U << RTC_DR_YT_Pos)
 
#define RTC_DR_YT_2   (0x4U << RTC_DR_YT_Pos)
 
#define RTC_DR_YT_3   (0x8U << RTC_DR_YT_Pos)
 
#define RTC_DR_YU_Msk   (0xFU << RTC_DR_YU_Pos)
 
#define RTC_DR_YU_0   (0x1U << RTC_DR_YU_Pos)
 
#define RTC_DR_YU_1   (0x2U << RTC_DR_YU_Pos)
 
#define RTC_DR_YU_2   (0x4U << RTC_DR_YU_Pos)
 
#define RTC_DR_YU_3   (0x8U << RTC_DR_YU_Pos)
 
#define RTC_DR_WDU_Msk   (0x7U << RTC_DR_WDU_Pos)
 
#define RTC_DR_WDU_0   (0x1U << RTC_DR_WDU_Pos)
 
#define RTC_DR_WDU_1   (0x2U << RTC_DR_WDU_Pos)
 
#define RTC_DR_WDU_2   (0x4U << RTC_DR_WDU_Pos)
 
#define RTC_DR_MT_Msk   (0x1U << RTC_DR_MT_Pos)
 
#define RTC_DR_MU_Msk   (0xFU << RTC_DR_MU_Pos)
 
#define RTC_DR_MU_0   (0x1U << RTC_DR_MU_Pos)
 
#define RTC_DR_MU_1   (0x2U << RTC_DR_MU_Pos)
 
#define RTC_DR_MU_2   (0x4U << RTC_DR_MU_Pos)
 
#define RTC_DR_MU_3   (0x8U << RTC_DR_MU_Pos)
 
#define RTC_DR_DT_Msk   (0x3U << RTC_DR_DT_Pos)
 
#define RTC_DR_DT_0   (0x1U << RTC_DR_DT_Pos)
 
#define RTC_DR_DT_1   (0x2U << RTC_DR_DT_Pos)
 
#define RTC_DR_DU_Msk   (0xFU << RTC_DR_DU_Pos)
 
#define RTC_DR_DU_0   (0x1U << RTC_DR_DU_Pos)
 
#define RTC_DR_DU_1   (0x2U << RTC_DR_DU_Pos)
 
#define RTC_DR_DU_2   (0x4U << RTC_DR_DU_Pos)
 
#define RTC_DR_DU_3   (0x8U << RTC_DR_DU_Pos)
 
#define RTC_CR_ITSE_Msk   (0x1U << RTC_CR_ITSE_Pos)
 
#define RTC_CR_COE_Msk   (0x1U << RTC_CR_COE_Pos)
 
#define RTC_CR_OSEL_Msk   (0x3U << RTC_CR_OSEL_Pos)
 
#define RTC_CR_OSEL_0   (0x1U << RTC_CR_OSEL_Pos)
 
#define RTC_CR_OSEL_1   (0x2U << RTC_CR_OSEL_Pos)
 
#define RTC_CR_POL_Msk   (0x1U << RTC_CR_POL_Pos)
 
#define RTC_CR_COSEL_Msk   (0x1U << RTC_CR_COSEL_Pos)
 
#define RTC_CR_BKP_Msk   (0x1U << RTC_CR_BKP_Pos)
 
#define RTC_CR_SUB1H_Msk   (0x1U << RTC_CR_SUB1H_Pos)
 
#define RTC_CR_ADD1H_Msk   (0x1U << RTC_CR_ADD1H_Pos)
 
#define RTC_CR_TSIE_Msk   (0x1U << RTC_CR_TSIE_Pos)
 
#define RTC_CR_WUTIE_Msk   (0x1U << RTC_CR_WUTIE_Pos)
 
#define RTC_CR_ALRBIE_Msk   (0x1U << RTC_CR_ALRBIE_Pos)
 
#define RTC_CR_ALRAIE_Msk   (0x1U << RTC_CR_ALRAIE_Pos)
 
#define RTC_CR_TSE_Msk   (0x1U << RTC_CR_TSE_Pos)
 
#define RTC_CR_WUTE_Msk   (0x1U << RTC_CR_WUTE_Pos)
 
#define RTC_CR_ALRBE_Msk   (0x1U << RTC_CR_ALRBE_Pos)
 
#define RTC_CR_ALRAE_Msk   (0x1U << RTC_CR_ALRAE_Pos)
 
#define RTC_CR_FMT_Msk   (0x1U << RTC_CR_FMT_Pos)
 
#define RTC_CR_BYPSHAD_Msk   (0x1U << RTC_CR_BYPSHAD_Pos)
 
#define RTC_CR_REFCKON_Msk   (0x1U << RTC_CR_REFCKON_Pos)
 
#define RTC_CR_TSEDGE_Msk   (0x1U << RTC_CR_TSEDGE_Pos)
 
#define RTC_CR_WUCKSEL_Msk   (0x7U << RTC_CR_WUCKSEL_Pos)
 
#define RTC_CR_WUCKSEL_0   (0x1U << RTC_CR_WUCKSEL_Pos)
 
#define RTC_CR_WUCKSEL_1   (0x2U << RTC_CR_WUCKSEL_Pos)
 
#define RTC_CR_WUCKSEL_2   (0x4U << RTC_CR_WUCKSEL_Pos)
 
#define RTC_ISR_ITSF_Msk   (0x1U << RTC_ISR_ITSF_Pos)
 
#define RTC_ISR_RECALPF_Msk   (0x1U << RTC_ISR_RECALPF_Pos)
 
#define RTC_ISR_TAMP3F_Msk   (0x1U << RTC_ISR_TAMP3F_Pos)
 
#define RTC_ISR_TAMP2F_Msk   (0x1U << RTC_ISR_TAMP2F_Pos)
 
#define RTC_ISR_TAMP1F_Msk   (0x1U << RTC_ISR_TAMP1F_Pos)
 
#define RTC_ISR_TSOVF_Msk   (0x1U << RTC_ISR_TSOVF_Pos)
 
#define RTC_ISR_TSF_Msk   (0x1U << RTC_ISR_TSF_Pos)
 
#define RTC_ISR_WUTF_Msk   (0x1U << RTC_ISR_WUTF_Pos)
 
#define RTC_ISR_ALRBF_Msk   (0x1U << RTC_ISR_ALRBF_Pos)
 
#define RTC_ISR_ALRAF_Msk   (0x1U << RTC_ISR_ALRAF_Pos)
 
#define RTC_ISR_INIT_Msk   (0x1U << RTC_ISR_INIT_Pos)
 
#define RTC_ISR_INITF_Msk   (0x1U << RTC_ISR_INITF_Pos)
 
#define RTC_ISR_RSF_Msk   (0x1U << RTC_ISR_RSF_Pos)
 
#define RTC_ISR_INITS_Msk   (0x1U << RTC_ISR_INITS_Pos)
 
#define RTC_ISR_SHPF_Msk   (0x1U << RTC_ISR_SHPF_Pos)
 
#define RTC_ISR_WUTWF_Msk   (0x1U << RTC_ISR_WUTWF_Pos)
 
#define RTC_ISR_ALRBWF_Msk   (0x1U << RTC_ISR_ALRBWF_Pos)
 
#define RTC_ISR_ALRAWF_Msk   (0x1U << RTC_ISR_ALRAWF_Pos)
 
#define RTC_PRER_PREDIV_A_Msk   (0x7FU << RTC_PRER_PREDIV_A_Pos)
 
#define RTC_PRER_PREDIV_S_Msk   (0x7FFFU << RTC_PRER_PREDIV_S_Pos)
 
#define RTC_WUTR_WUT_Msk   (0xFFFFU << RTC_WUTR_WUT_Pos)
 
#define RTC_ALRMAR_MSK4_Msk   (0x1U << RTC_ALRMAR_MSK4_Pos)
 
#define RTC_ALRMAR_WDSEL_Msk   (0x1U << RTC_ALRMAR_WDSEL_Pos)
 
#define RTC_ALRMAR_DT_Msk   (0x3U << RTC_ALRMAR_DT_Pos)
 
#define RTC_ALRMAR_DT_0   (0x1U << RTC_ALRMAR_DT_Pos)
 
#define RTC_ALRMAR_DT_1   (0x2U << RTC_ALRMAR_DT_Pos)
 
#define RTC_ALRMAR_DU_Msk   (0xFU << RTC_ALRMAR_DU_Pos)
 
#define RTC_ALRMAR_DU_0   (0x1U << RTC_ALRMAR_DU_Pos)
 
#define RTC_ALRMAR_DU_1   (0x2U << RTC_ALRMAR_DU_Pos)
 
#define RTC_ALRMAR_DU_2   (0x4U << RTC_ALRMAR_DU_Pos)
 
#define RTC_ALRMAR_DU_3   (0x8U << RTC_ALRMAR_DU_Pos)
 
#define RTC_ALRMAR_MSK3_Msk   (0x1U << RTC_ALRMAR_MSK3_Pos)
 
#define RTC_ALRMAR_PM_Msk   (0x1U << RTC_ALRMAR_PM_Pos)
 
#define RTC_ALRMAR_HT_Msk   (0x3U << RTC_ALRMAR_HT_Pos)
 
#define RTC_ALRMAR_HT_0   (0x1U << RTC_ALRMAR_HT_Pos)
 
#define RTC_ALRMAR_HT_1   (0x2U << RTC_ALRMAR_HT_Pos)
 
#define RTC_ALRMAR_HU_Msk   (0xFU << RTC_ALRMAR_HU_Pos)
 
#define RTC_ALRMAR_HU_0   (0x1U << RTC_ALRMAR_HU_Pos)
 
#define RTC_ALRMAR_HU_1   (0x2U << RTC_ALRMAR_HU_Pos)
 
#define RTC_ALRMAR_HU_2   (0x4U << RTC_ALRMAR_HU_Pos)
 
#define RTC_ALRMAR_HU_3   (0x8U << RTC_ALRMAR_HU_Pos)
 
#define RTC_ALRMAR_MSK2_Msk   (0x1U << RTC_ALRMAR_MSK2_Pos)
 
#define RTC_ALRMAR_MNT_Msk   (0x7U << RTC_ALRMAR_MNT_Pos)
 
#define RTC_ALRMAR_MNT_0   (0x1U << RTC_ALRMAR_MNT_Pos)
 
#define RTC_ALRMAR_MNT_1   (0x2U << RTC_ALRMAR_MNT_Pos)
 
#define RTC_ALRMAR_MNT_2   (0x4U << RTC_ALRMAR_MNT_Pos)
 
#define RTC_ALRMAR_MNU_Msk   (0xFU << RTC_ALRMAR_MNU_Pos)
 
#define RTC_ALRMAR_MNU_0   (0x1U << RTC_ALRMAR_MNU_Pos)
 
#define RTC_ALRMAR_MNU_1   (0x2U << RTC_ALRMAR_MNU_Pos)
 
#define RTC_ALRMAR_MNU_2   (0x4U << RTC_ALRMAR_MNU_Pos)
 
#define RTC_ALRMAR_MNU_3   (0x8U << RTC_ALRMAR_MNU_Pos)
 
#define RTC_ALRMAR_MSK1_Msk   (0x1U << RTC_ALRMAR_MSK1_Pos)
 
#define RTC_ALRMAR_ST_Msk   (0x7U << RTC_ALRMAR_ST_Pos)
 
#define RTC_ALRMAR_ST_0   (0x1U << RTC_ALRMAR_ST_Pos)
 
#define RTC_ALRMAR_ST_1   (0x2U << RTC_ALRMAR_ST_Pos)
 
#define RTC_ALRMAR_ST_2   (0x4U << RTC_ALRMAR_ST_Pos)
 
#define RTC_ALRMAR_SU_Msk   (0xFU << RTC_ALRMAR_SU_Pos)
 
#define RTC_ALRMAR_SU_0   (0x1U << RTC_ALRMAR_SU_Pos)
 
#define RTC_ALRMAR_SU_1   (0x2U << RTC_ALRMAR_SU_Pos)
 
#define RTC_ALRMAR_SU_2   (0x4U << RTC_ALRMAR_SU_Pos)
 
#define RTC_ALRMAR_SU_3   (0x8U << RTC_ALRMAR_SU_Pos)
 
#define RTC_ALRMBR_MSK4_Msk   (0x1U << RTC_ALRMBR_MSK4_Pos)
 
#define RTC_ALRMBR_WDSEL_Msk   (0x1U << RTC_ALRMBR_WDSEL_Pos)
 
#define RTC_ALRMBR_DT_Msk   (0x3U << RTC_ALRMBR_DT_Pos)
 
#define RTC_ALRMBR_DT_0   (0x1U << RTC_ALRMBR_DT_Pos)
 
#define RTC_ALRMBR_DT_1   (0x2U << RTC_ALRMBR_DT_Pos)
 
#define RTC_ALRMBR_DU_Msk   (0xFU << RTC_ALRMBR_DU_Pos)
 
#define RTC_ALRMBR_DU_0   (0x1U << RTC_ALRMBR_DU_Pos)
 
#define RTC_ALRMBR_DU_1   (0x2U << RTC_ALRMBR_DU_Pos)
 
#define RTC_ALRMBR_DU_2   (0x4U << RTC_ALRMBR_DU_Pos)
 
#define RTC_ALRMBR_DU_3   (0x8U << RTC_ALRMBR_DU_Pos)
 
#define RTC_ALRMBR_MSK3_Msk   (0x1U << RTC_ALRMBR_MSK3_Pos)
 
#define RTC_ALRMBR_PM_Msk   (0x1U << RTC_ALRMBR_PM_Pos)
 
#define RTC_ALRMBR_HT_Msk   (0x3U << RTC_ALRMBR_HT_Pos)
 
#define RTC_ALRMBR_HT_0   (0x1U << RTC_ALRMBR_HT_Pos)
 
#define RTC_ALRMBR_HT_1   (0x2U << RTC_ALRMBR_HT_Pos)
 
#define RTC_ALRMBR_HU_Msk   (0xFU << RTC_ALRMBR_HU_Pos)
 
#define RTC_ALRMBR_HU_0   (0x1U << RTC_ALRMBR_HU_Pos)
 
#define RTC_ALRMBR_HU_1   (0x2U << RTC_ALRMBR_HU_Pos)
 
#define RTC_ALRMBR_HU_2   (0x4U << RTC_ALRMBR_HU_Pos)
 
#define RTC_ALRMBR_HU_3   (0x8U << RTC_ALRMBR_HU_Pos)
 
#define RTC_ALRMBR_MSK2_Msk   (0x1U << RTC_ALRMBR_MSK2_Pos)
 
#define RTC_ALRMBR_MNT_Msk   (0x7U << RTC_ALRMBR_MNT_Pos)
 
#define RTC_ALRMBR_MNT_0   (0x1U << RTC_ALRMBR_MNT_Pos)
 
#define RTC_ALRMBR_MNT_1   (0x2U << RTC_ALRMBR_MNT_Pos)
 
#define RTC_ALRMBR_MNT_2   (0x4U << RTC_ALRMBR_MNT_Pos)
 
#define RTC_ALRMBR_MNU_Msk   (0xFU << RTC_ALRMBR_MNU_Pos)
 
#define RTC_ALRMBR_MNU_0   (0x1U << RTC_ALRMBR_MNU_Pos)
 
#define RTC_ALRMBR_MNU_1   (0x2U << RTC_ALRMBR_MNU_Pos)
 
#define RTC_ALRMBR_MNU_2   (0x4U << RTC_ALRMBR_MNU_Pos)
 
#define RTC_ALRMBR_MNU_3   (0x8U << RTC_ALRMBR_MNU_Pos)
 
#define RTC_ALRMBR_MSK1_Msk   (0x1U << RTC_ALRMBR_MSK1_Pos)
 
#define RTC_ALRMBR_ST_Msk   (0x7U << RTC_ALRMBR_ST_Pos)
 
#define RTC_ALRMBR_ST_0   (0x1U << RTC_ALRMBR_ST_Pos)
 
#define RTC_ALRMBR_ST_1   (0x2U << RTC_ALRMBR_ST_Pos)
 
#define RTC_ALRMBR_ST_2   (0x4U << RTC_ALRMBR_ST_Pos)
 
#define RTC_ALRMBR_SU_Msk   (0xFU << RTC_ALRMBR_SU_Pos)
 
#define RTC_ALRMBR_SU_0   (0x1U << RTC_ALRMBR_SU_Pos)
 
#define RTC_ALRMBR_SU_1   (0x2U << RTC_ALRMBR_SU_Pos)
 
#define RTC_ALRMBR_SU_2   (0x4U << RTC_ALRMBR_SU_Pos)
 
#define RTC_ALRMBR_SU_3   (0x8U << RTC_ALRMBR_SU_Pos)
 
#define RTC_WPR_KEY_Msk   (0xFFU << RTC_WPR_KEY_Pos)
 
#define RTC_SSR_SS_Msk   (0xFFFFU << RTC_SSR_SS_Pos)
 
#define RTC_SHIFTR_SUBFS_Msk   (0x7FFFU << RTC_SHIFTR_SUBFS_Pos)
 
#define RTC_SHIFTR_ADD1S_Msk   (0x1U << RTC_SHIFTR_ADD1S_Pos)
 
#define RTC_TSTR_PM_Msk   (0x1U << RTC_TSTR_PM_Pos)
 
#define RTC_TSTR_HT_Msk   (0x3U << RTC_TSTR_HT_Pos)
 
#define RTC_TSTR_HT_0   (0x1U << RTC_TSTR_HT_Pos)
 
#define RTC_TSTR_HT_1   (0x2U << RTC_TSTR_HT_Pos)
 
#define RTC_TSTR_HU_Msk   (0xFU << RTC_TSTR_HU_Pos)
 
#define RTC_TSTR_HU_0   (0x1U << RTC_TSTR_HU_Pos)
 
#define RTC_TSTR_HU_1   (0x2U << RTC_TSTR_HU_Pos)
 
#define RTC_TSTR_HU_2   (0x4U << RTC_TSTR_HU_Pos)
 
#define RTC_TSTR_HU_3   (0x8U << RTC_TSTR_HU_Pos)
 
#define RTC_TSTR_MNT_Msk   (0x7U << RTC_TSTR_MNT_Pos)
 
#define RTC_TSTR_MNT_0   (0x1U << RTC_TSTR_MNT_Pos)
 
#define RTC_TSTR_MNT_1   (0x2U << RTC_TSTR_MNT_Pos)
 
#define RTC_TSTR_MNT_2   (0x4U << RTC_TSTR_MNT_Pos)
 
#define RTC_TSTR_MNU_Msk   (0xFU << RTC_TSTR_MNU_Pos)
 
#define RTC_TSTR_MNU_0   (0x1U << RTC_TSTR_MNU_Pos)
 
#define RTC_TSTR_MNU_1   (0x2U << RTC_TSTR_MNU_Pos)
 
#define RTC_TSTR_MNU_2   (0x4U << RTC_TSTR_MNU_Pos)
 
#define RTC_TSTR_MNU_3   (0x8U << RTC_TSTR_MNU_Pos)
 
#define RTC_TSTR_ST_Msk   (0x7U << RTC_TSTR_ST_Pos)
 
#define RTC_TSTR_ST_0   (0x1U << RTC_TSTR_ST_Pos)
 
#define RTC_TSTR_ST_1   (0x2U << RTC_TSTR_ST_Pos)
 
#define RTC_TSTR_ST_2   (0x4U << RTC_TSTR_ST_Pos)
 
#define RTC_TSTR_SU_Msk   (0xFU << RTC_TSTR_SU_Pos)
 
#define RTC_TSTR_SU_0   (0x1U << RTC_TSTR_SU_Pos)
 
#define RTC_TSTR_SU_1   (0x2U << RTC_TSTR_SU_Pos)
 
#define RTC_TSTR_SU_2   (0x4U << RTC_TSTR_SU_Pos)
 
#define RTC_TSTR_SU_3   (0x8U << RTC_TSTR_SU_Pos)
 
#define RTC_TSDR_WDU_Msk   (0x7U << RTC_TSDR_WDU_Pos)
 
#define RTC_TSDR_WDU_0   (0x1U << RTC_TSDR_WDU_Pos)
 
#define RTC_TSDR_WDU_1   (0x2U << RTC_TSDR_WDU_Pos)
 
#define RTC_TSDR_WDU_2   (0x4U << RTC_TSDR_WDU_Pos)
 
#define RTC_TSDR_MT_Msk   (0x1U << RTC_TSDR_MT_Pos)
 
#define RTC_TSDR_MU_Msk   (0xFU << RTC_TSDR_MU_Pos)
 
#define RTC_TSDR_MU_0   (0x1U << RTC_TSDR_MU_Pos)
 
#define RTC_TSDR_MU_1   (0x2U << RTC_TSDR_MU_Pos)
 
#define RTC_TSDR_MU_2   (0x4U << RTC_TSDR_MU_Pos)
 
#define RTC_TSDR_MU_3   (0x8U << RTC_TSDR_MU_Pos)
 
#define RTC_TSDR_DT_Msk   (0x3U << RTC_TSDR_DT_Pos)
 
#define RTC_TSDR_DT_0   (0x1U << RTC_TSDR_DT_Pos)
 
#define RTC_TSDR_DT_1   (0x2U << RTC_TSDR_DT_Pos)
 
#define RTC_TSDR_DU_Msk   (0xFU << RTC_TSDR_DU_Pos)
 
#define RTC_TSDR_DU_0   (0x1U << RTC_TSDR_DU_Pos)
 
#define RTC_TSDR_DU_1   (0x2U << RTC_TSDR_DU_Pos)
 
#define RTC_TSDR_DU_2   (0x4U << RTC_TSDR_DU_Pos)
 
#define RTC_TSDR_DU_3   (0x8U << RTC_TSDR_DU_Pos)
 
#define RTC_TSSSR_SS_Msk   (0xFFFFU << RTC_TSSSR_SS_Pos)
 
#define RTC_CALR_CALP_Msk   (0x1U << RTC_CALR_CALP_Pos)
 
#define RTC_CALR_CALW8_Msk   (0x1U << RTC_CALR_CALW8_Pos)
 
#define RTC_CALR_CALW16_Msk   (0x1U << RTC_CALR_CALW16_Pos)
 
#define RTC_CALR_CALM_Msk   (0x1FFU << RTC_CALR_CALM_Pos)
 
#define RTC_CALR_CALM_0   (0x001U << RTC_CALR_CALM_Pos)
 
#define RTC_CALR_CALM_1   (0x002U << RTC_CALR_CALM_Pos)
 
#define RTC_CALR_CALM_2   (0x004U << RTC_CALR_CALM_Pos)
 
#define RTC_CALR_CALM_3   (0x008U << RTC_CALR_CALM_Pos)
 
#define RTC_CALR_CALM_4   (0x010U << RTC_CALR_CALM_Pos)
 
#define RTC_CALR_CALM_5   (0x020U << RTC_CALR_CALM_Pos)
 
#define RTC_CALR_CALM_6   (0x040U << RTC_CALR_CALM_Pos)
 
#define RTC_CALR_CALM_7   (0x080U << RTC_CALR_CALM_Pos)
 
#define RTC_CALR_CALM_8   (0x100U << RTC_CALR_CALM_Pos)
 
#define RTC_TAMPCR_TAMP3MF_Msk   (0x1U << RTC_TAMPCR_TAMP3MF_Pos)
 
#define RTC_TAMPCR_TAMP3NOERASE_Msk   (0x1U << RTC_TAMPCR_TAMP3NOERASE_Pos)
 
#define RTC_TAMPCR_TAMP3IE_Msk   (0x1U << RTC_TAMPCR_TAMP3IE_Pos)
 
#define RTC_TAMPCR_TAMP2MF_Msk   (0x1U << RTC_TAMPCR_TAMP2MF_Pos)
 
#define RTC_TAMPCR_TAMP2NOERASE_Msk   (0x1U << RTC_TAMPCR_TAMP2NOERASE_Pos)
 
#define RTC_TAMPCR_TAMP2IE_Msk   (0x1U << RTC_TAMPCR_TAMP2IE_Pos)
 
#define RTC_TAMPCR_TAMP1MF_Msk   (0x1U << RTC_TAMPCR_TAMP1MF_Pos)
 
#define RTC_TAMPCR_TAMP1NOERASE_Msk   (0x1U << RTC_TAMPCR_TAMP1NOERASE_Pos)
 
#define RTC_TAMPCR_TAMP1IE_Msk   (0x1U << RTC_TAMPCR_TAMP1IE_Pos)
 
#define RTC_TAMPCR_TAMPPUDIS_Msk   (0x1U << RTC_TAMPCR_TAMPPUDIS_Pos)
 
#define RTC_TAMPCR_TAMPPRCH_Msk   (0x3U << RTC_TAMPCR_TAMPPRCH_Pos)
 
#define RTC_TAMPCR_TAMPPRCH_0   (0x1U << RTC_TAMPCR_TAMPPRCH_Pos)
 
#define RTC_TAMPCR_TAMPPRCH_1   (0x2U << RTC_TAMPCR_TAMPPRCH_Pos)
 
#define RTC_TAMPCR_TAMPFLT_Msk   (0x3U << RTC_TAMPCR_TAMPFLT_Pos)
 
#define RTC_TAMPCR_TAMPFLT_0   (0x1U << RTC_TAMPCR_TAMPFLT_Pos)
 
#define RTC_TAMPCR_TAMPFLT_1   (0x2U << RTC_TAMPCR_TAMPFLT_Pos)
 
#define RTC_TAMPCR_TAMPFREQ_Msk   (0x7U << RTC_TAMPCR_TAMPFREQ_Pos)
 
#define RTC_TAMPCR_TAMPFREQ_0   (0x1U << RTC_TAMPCR_TAMPFREQ_Pos)
 
#define RTC_TAMPCR_TAMPFREQ_1   (0x2U << RTC_TAMPCR_TAMPFREQ_Pos)
 
#define RTC_TAMPCR_TAMPFREQ_2   (0x4U << RTC_TAMPCR_TAMPFREQ_Pos)
 
#define RTC_TAMPCR_TAMPTS_Msk   (0x1U << RTC_TAMPCR_TAMPTS_Pos)
 
#define RTC_TAMPCR_TAMP3TRG_Msk   (0x1U << RTC_TAMPCR_TAMP3TRG_Pos)
 
#define RTC_TAMPCR_TAMP3E_Msk   (0x1U << RTC_TAMPCR_TAMP3E_Pos)
 
#define RTC_TAMPCR_TAMP2TRG_Msk   (0x1U << RTC_TAMPCR_TAMP2TRG_Pos)
 
#define RTC_TAMPCR_TAMP2E_Msk   (0x1U << RTC_TAMPCR_TAMP2E_Pos)
 
#define RTC_TAMPCR_TAMPIE_Msk   (0x1U << RTC_TAMPCR_TAMPIE_Pos)
 
#define RTC_TAMPCR_TAMP1TRG_Msk   (0x1U << RTC_TAMPCR_TAMP1TRG_Pos)
 
#define RTC_TAMPCR_TAMP1E_Msk   (0x1U << RTC_TAMPCR_TAMP1E_Pos)
 
#define RTC_ALRMASSR_MASKSS_Msk   (0xFU << RTC_ALRMASSR_MASKSS_Pos)
 
#define RTC_ALRMASSR_MASKSS_0   (0x1U << RTC_ALRMASSR_MASKSS_Pos)
 
#define RTC_ALRMASSR_MASKSS_1   (0x2U << RTC_ALRMASSR_MASKSS_Pos)
 
#define RTC_ALRMASSR_MASKSS_2   (0x4U << RTC_ALRMASSR_MASKSS_Pos)
 
#define RTC_ALRMASSR_MASKSS_3   (0x8U << RTC_ALRMASSR_MASKSS_Pos)
 
#define RTC_ALRMASSR_SS_Msk   (0x7FFFU << RTC_ALRMASSR_SS_Pos)
 
#define RTC_ALRMBSSR_MASKSS_Msk   (0xFU << RTC_ALRMBSSR_MASKSS_Pos)
 
#define RTC_ALRMBSSR_MASKSS_0   (0x1U << RTC_ALRMBSSR_MASKSS_Pos)
 
#define RTC_ALRMBSSR_MASKSS_1   (0x2U << RTC_ALRMBSSR_MASKSS_Pos)
 
#define RTC_ALRMBSSR_MASKSS_2   (0x4U << RTC_ALRMBSSR_MASKSS_Pos)
 
#define RTC_ALRMBSSR_MASKSS_3   (0x8U << RTC_ALRMBSSR_MASKSS_Pos)
 
#define RTC_ALRMBSSR_SS_Msk   (0x7FFFU << RTC_ALRMBSSR_SS_Pos)
 
#define RTC_OR_TSINSEL_Msk   (0x3U << RTC_OR_TSINSEL_Pos)
 
#define RTC_OR_TSINSEL_0   (0x1U << RTC_OR_TSINSEL_Pos)
 
#define RTC_OR_TSINSEL_1   (0x2U << RTC_OR_TSINSEL_Pos)
 
#define RTC_OR_ALARMOUTTYPE_Msk   (0x1U << RTC_OR_ALARMOUTTYPE_Pos)
 
#define RTC_BKP0R_Msk   (0xFFFFFFFFU << RTC_BKP0R_Pos)
 
#define RTC_BKP1R_Msk   (0xFFFFFFFFU << RTC_BKP1R_Pos)
 
#define RTC_BKP2R_Msk   (0xFFFFFFFFU << RTC_BKP2R_Pos)
 
#define RTC_BKP3R_Msk   (0xFFFFFFFFU << RTC_BKP3R_Pos)
 
#define RTC_BKP4R_Msk   (0xFFFFFFFFU << RTC_BKP4R_Pos)
 
#define RTC_BKP5R_Msk   (0xFFFFFFFFU << RTC_BKP5R_Pos)
 
#define RTC_BKP6R_Msk   (0xFFFFFFFFU << RTC_BKP6R_Pos)
 
#define RTC_BKP7R_Msk   (0xFFFFFFFFU << RTC_BKP7R_Pos)
 
#define RTC_BKP8R_Msk   (0xFFFFFFFFU << RTC_BKP8R_Pos)
 
#define RTC_BKP9R_Msk   (0xFFFFFFFFU << RTC_BKP9R_Pos)
 
#define RTC_BKP10R_Msk   (0xFFFFFFFFU << RTC_BKP10R_Pos)
 
#define RTC_BKP11R_Msk   (0xFFFFFFFFU << RTC_BKP11R_Pos)
 
#define RTC_BKP12R_Msk   (0xFFFFFFFFU << RTC_BKP12R_Pos)
 
#define RTC_BKP13R_Msk   (0xFFFFFFFFU << RTC_BKP13R_Pos)
 
#define RTC_BKP14R_Msk   (0xFFFFFFFFU << RTC_BKP14R_Pos)
 
#define RTC_BKP15R_Msk   (0xFFFFFFFFU << RTC_BKP15R_Pos)
 
#define RTC_BKP16R_Msk   (0xFFFFFFFFU << RTC_BKP16R_Pos)
 
#define RTC_BKP17R_Msk   (0xFFFFFFFFU << RTC_BKP17R_Pos)
 
#define RTC_BKP18R_Msk   (0xFFFFFFFFU << RTC_BKP18R_Pos)
 
#define RTC_BKP19R_Msk   (0xFFFFFFFFU << RTC_BKP19R_Pos)
 
#define RTC_BKP20R_Msk   (0xFFFFFFFFU << RTC_BKP20R_Pos)
 
#define RTC_BKP21R_Msk   (0xFFFFFFFFU << RTC_BKP21R_Pos)
 
#define RTC_BKP22R_Msk   (0xFFFFFFFFU << RTC_BKP22R_Pos)
 
#define RTC_BKP23R_Msk   (0xFFFFFFFFU << RTC_BKP23R_Pos)
 
#define RTC_BKP24R_Msk   (0xFFFFFFFFU << RTC_BKP24R_Pos)
 
#define RTC_BKP25R_Msk   (0xFFFFFFFFU << RTC_BKP25R_Pos)
 
#define RTC_BKP26R_Msk   (0xFFFFFFFFU << RTC_BKP26R_Pos)
 
#define RTC_BKP27R_Msk   (0xFFFFFFFFU << RTC_BKP27R_Pos)
 
#define RTC_BKP28R_Msk   (0xFFFFFFFFU << RTC_BKP28R_Pos)
 
#define RTC_BKP29R_Msk   (0xFFFFFFFFU << RTC_BKP29R_Pos)
 
#define RTC_BKP30R_Msk   (0xFFFFFFFFU << RTC_BKP30R_Pos)
 
#define RTC_BKP31R_Msk   (0xFFFFFFFFU << RTC_BKP31R_Pos)
 
#define SAI_GCR_SYNCIN_Msk   (0x3U << SAI_GCR_SYNCIN_Pos)
 
#define SAI_GCR_SYNCIN   SAI_GCR_SYNCIN_Msk
 
#define SAI_GCR_SYNCIN_0   (0x1U << SAI_GCR_SYNCIN_Pos)
 
#define SAI_GCR_SYNCIN_1   (0x2U << SAI_GCR_SYNCIN_Pos)
 
#define SAI_GCR_SYNCOUT_Msk   (0x3U << SAI_GCR_SYNCOUT_Pos)
 
#define SAI_GCR_SYNCOUT   SAI_GCR_SYNCOUT_Msk
 
#define SAI_GCR_SYNCOUT_0   (0x1U << SAI_GCR_SYNCOUT_Pos)
 
#define SAI_GCR_SYNCOUT_1   (0x2U << SAI_GCR_SYNCOUT_Pos)
 
#define SAI_xCR1_MODE_Msk   (0x3U << SAI_xCR1_MODE_Pos)
 
#define SAI_xCR1_MODE   SAI_xCR1_MODE_Msk
 
#define SAI_xCR1_MODE_0   (0x1U << SAI_xCR1_MODE_Pos)
 
#define SAI_xCR1_MODE_1   (0x2U << SAI_xCR1_MODE_Pos)
 
#define SAI_xCR1_PRTCFG_Msk   (0x3U << SAI_xCR1_PRTCFG_Pos)
 
#define SAI_xCR1_PRTCFG   SAI_xCR1_PRTCFG_Msk
 
#define SAI_xCR1_PRTCFG_0   (0x1U << SAI_xCR1_PRTCFG_Pos)
 
#define SAI_xCR1_PRTCFG_1   (0x2U << SAI_xCR1_PRTCFG_Pos)
 
#define SAI_xCR1_DS_Msk   (0x7U << SAI_xCR1_DS_Pos)
 
#define SAI_xCR1_DS   SAI_xCR1_DS_Msk
 
#define SAI_xCR1_DS_0   (0x1U << SAI_xCR1_DS_Pos)
 
#define SAI_xCR1_DS_1   (0x2U << SAI_xCR1_DS_Pos)
 
#define SAI_xCR1_DS_2   (0x4U << SAI_xCR1_DS_Pos)
 
#define SAI_xCR1_LSBFIRST_Msk   (0x1U << SAI_xCR1_LSBFIRST_Pos)
 
#define SAI_xCR1_LSBFIRST   SAI_xCR1_LSBFIRST_Msk
 
#define SAI_xCR1_CKSTR_Msk   (0x1U << SAI_xCR1_CKSTR_Pos)
 
#define SAI_xCR1_CKSTR   SAI_xCR1_CKSTR_Msk
 
#define SAI_xCR1_SYNCEN_Msk   (0x3U << SAI_xCR1_SYNCEN_Pos)
 
#define SAI_xCR1_SYNCEN   SAI_xCR1_SYNCEN_Msk
 
#define SAI_xCR1_SYNCEN_0   (0x1U << SAI_xCR1_SYNCEN_Pos)
 
#define SAI_xCR1_SYNCEN_1   (0x2U << SAI_xCR1_SYNCEN_Pos)
 
#define SAI_xCR1_MONO_Msk   (0x1U << SAI_xCR1_MONO_Pos)
 
#define SAI_xCR1_MONO   SAI_xCR1_MONO_Msk
 
#define SAI_xCR1_OUTDRIV_Msk   (0x1U << SAI_xCR1_OUTDRIV_Pos)
 
#define SAI_xCR1_OUTDRIV   SAI_xCR1_OUTDRIV_Msk
 
#define SAI_xCR1_SAIEN_Msk   (0x1U << SAI_xCR1_SAIEN_Pos)
 
#define SAI_xCR1_SAIEN   SAI_xCR1_SAIEN_Msk
 
#define SAI_xCR1_DMAEN_Msk   (0x1U << SAI_xCR1_DMAEN_Pos)
 
#define SAI_xCR1_DMAEN   SAI_xCR1_DMAEN_Msk
 
#define SAI_xCR1_NODIV_Msk   (0x1U << SAI_xCR1_NODIV_Pos)
 
#define SAI_xCR1_NODIV   SAI_xCR1_NODIV_Msk
 
#define SAI_xCR1_MCKDIV_Msk   (0xFU << SAI_xCR1_MCKDIV_Pos)
 
#define SAI_xCR1_MCKDIV   SAI_xCR1_MCKDIV_Msk
 
#define SAI_xCR1_MCKDIV_0   (0x1U << SAI_xCR1_MCKDIV_Pos)
 
#define SAI_xCR1_MCKDIV_1   (0x2U << SAI_xCR1_MCKDIV_Pos)
 
#define SAI_xCR1_MCKDIV_2   (0x4U << SAI_xCR1_MCKDIV_Pos)
 
#define SAI_xCR1_MCKDIV_3   (0x8U << SAI_xCR1_MCKDIV_Pos)
 
#define SAI_xCR2_FTH_Msk   (0x7U << SAI_xCR2_FTH_Pos)
 
#define SAI_xCR2_FTH   SAI_xCR2_FTH_Msk
 
#define SAI_xCR2_FTH_0   (0x1U << SAI_xCR2_FTH_Pos)
 
#define SAI_xCR2_FTH_1   (0x2U << SAI_xCR2_FTH_Pos)
 
#define SAI_xCR2_FTH_2   (0x4U << SAI_xCR2_FTH_Pos)
 
#define SAI_xCR2_FFLUSH_Msk   (0x1U << SAI_xCR2_FFLUSH_Pos)
 
#define SAI_xCR2_FFLUSH   SAI_xCR2_FFLUSH_Msk
 
#define SAI_xCR2_TRIS_Msk   (0x1U << SAI_xCR2_TRIS_Pos)
 
#define SAI_xCR2_TRIS   SAI_xCR2_TRIS_Msk
 
#define SAI_xCR2_MUTE_Msk   (0x1U << SAI_xCR2_MUTE_Pos)
 
#define SAI_xCR2_MUTE   SAI_xCR2_MUTE_Msk
 
#define SAI_xCR2_MUTEVAL_Msk   (0x1U << SAI_xCR2_MUTEVAL_Pos)
 
#define SAI_xCR2_MUTEVAL   SAI_xCR2_MUTEVAL_Msk
 
#define SAI_xCR2_MUTECNT_Msk   (0x3FU << SAI_xCR2_MUTECNT_Pos)
 
#define SAI_xCR2_MUTECNT   SAI_xCR2_MUTECNT_Msk
 
#define SAI_xCR2_MUTECNT_0   (0x01U << SAI_xCR2_MUTECNT_Pos)
 
#define SAI_xCR2_MUTECNT_1   (0x02U << SAI_xCR2_MUTECNT_Pos)
 
#define SAI_xCR2_MUTECNT_2   (0x04U << SAI_xCR2_MUTECNT_Pos)
 
#define SAI_xCR2_MUTECNT_3   (0x08U << SAI_xCR2_MUTECNT_Pos)
 
#define SAI_xCR2_MUTECNT_4   (0x10U << SAI_xCR2_MUTECNT_Pos)
 
#define SAI_xCR2_MUTECNT_5   (0x20U << SAI_xCR2_MUTECNT_Pos)
 
#define SAI_xCR2_CPL_Msk   (0x1U << SAI_xCR2_CPL_Pos)
 
#define SAI_xCR2_CPL   SAI_xCR2_CPL_Msk
 
#define SAI_xCR2_COMP_Msk   (0x3U << SAI_xCR2_COMP_Pos)
 
#define SAI_xCR2_COMP   SAI_xCR2_COMP_Msk
 
#define SAI_xCR2_COMP_0   (0x1U << SAI_xCR2_COMP_Pos)
 
#define SAI_xCR2_COMP_1   (0x2U << SAI_xCR2_COMP_Pos)
 
#define SAI_xFRCR_FRL_Msk   (0xFFU << SAI_xFRCR_FRL_Pos)
 
#define SAI_xFRCR_FRL   SAI_xFRCR_FRL_Msk
 
#define SAI_xFRCR_FRL_0   (0x01U << SAI_xFRCR_FRL_Pos)
 
#define SAI_xFRCR_FRL_1   (0x02U << SAI_xFRCR_FRL_Pos)
 
#define SAI_xFRCR_FRL_2   (0x04U << SAI_xFRCR_FRL_Pos)
 
#define SAI_xFRCR_FRL_3   (0x08U << SAI_xFRCR_FRL_Pos)
 
#define SAI_xFRCR_FRL_4   (0x10U << SAI_xFRCR_FRL_Pos)
 
#define SAI_xFRCR_FRL_5   (0x20U << SAI_xFRCR_FRL_Pos)
 
#define SAI_xFRCR_FRL_6   (0x40U << SAI_xFRCR_FRL_Pos)
 
#define SAI_xFRCR_FRL_7   (0x80U << SAI_xFRCR_FRL_Pos)
 
#define SAI_xFRCR_FSALL_Msk   (0x7FU << SAI_xFRCR_FSALL_Pos)
 
#define SAI_xFRCR_FSALL   SAI_xFRCR_FSALL_Msk
 
#define SAI_xFRCR_FSALL_0   (0x01U << SAI_xFRCR_FSALL_Pos)
 
#define SAI_xFRCR_FSALL_1   (0x02U << SAI_xFRCR_FSALL_Pos)
 
#define SAI_xFRCR_FSALL_2   (0x04U << SAI_xFRCR_FSALL_Pos)
 
#define SAI_xFRCR_FSALL_3   (0x08U << SAI_xFRCR_FSALL_Pos)
 
#define SAI_xFRCR_FSALL_4   (0x10U << SAI_xFRCR_FSALL_Pos)
 
#define SAI_xFRCR_FSALL_5   (0x20U << SAI_xFRCR_FSALL_Pos)
 
#define SAI_xFRCR_FSALL_6   (0x40U << SAI_xFRCR_FSALL_Pos)
 
#define SAI_xFRCR_FSDEF_Msk   (0x1U << SAI_xFRCR_FSDEF_Pos)
 
#define SAI_xFRCR_FSDEF   SAI_xFRCR_FSDEF_Msk
 
#define SAI_xFRCR_FSPOL_Msk   (0x1U << SAI_xFRCR_FSPOL_Pos)
 
#define SAI_xFRCR_FSPOL   SAI_xFRCR_FSPOL_Msk
 
#define SAI_xFRCR_FSOFF_Msk   (0x1U << SAI_xFRCR_FSOFF_Pos)
 
#define SAI_xFRCR_FSOFF   SAI_xFRCR_FSOFF_Msk
 
#define SAI_xSLOTR_FBOFF_Msk   (0x1FU << SAI_xSLOTR_FBOFF_Pos)
 
#define SAI_xSLOTR_FBOFF   SAI_xSLOTR_FBOFF_Msk
 
#define SAI_xSLOTR_FBOFF_0   (0x01U << SAI_xSLOTR_FBOFF_Pos)
 
#define SAI_xSLOTR_FBOFF_1   (0x02U << SAI_xSLOTR_FBOFF_Pos)
 
#define SAI_xSLOTR_FBOFF_2   (0x04U << SAI_xSLOTR_FBOFF_Pos)
 
#define SAI_xSLOTR_FBOFF_3   (0x08U << SAI_xSLOTR_FBOFF_Pos)
 
#define SAI_xSLOTR_FBOFF_4   (0x10U << SAI_xSLOTR_FBOFF_Pos)
 
#define SAI_xSLOTR_SLOTSZ_Msk   (0x3U << SAI_xSLOTR_SLOTSZ_Pos)
 
#define SAI_xSLOTR_SLOTSZ   SAI_xSLOTR_SLOTSZ_Msk
 
#define SAI_xSLOTR_SLOTSZ_0   (0x1U << SAI_xSLOTR_SLOTSZ_Pos)
 
#define SAI_xSLOTR_SLOTSZ_1   (0x2U << SAI_xSLOTR_SLOTSZ_Pos)
 
#define SAI_xSLOTR_NBSLOT_Msk   (0xFU << SAI_xSLOTR_NBSLOT_Pos)
 
#define SAI_xSLOTR_NBSLOT   SAI_xSLOTR_NBSLOT_Msk
 
#define SAI_xSLOTR_NBSLOT_0   (0x1U << SAI_xSLOTR_NBSLOT_Pos)
 
#define SAI_xSLOTR_NBSLOT_1   (0x2U << SAI_xSLOTR_NBSLOT_Pos)
 
#define SAI_xSLOTR_NBSLOT_2   (0x4U << SAI_xSLOTR_NBSLOT_Pos)
 
#define SAI_xSLOTR_NBSLOT_3   (0x8U << SAI_xSLOTR_NBSLOT_Pos)
 
#define SAI_xSLOTR_SLOTEN_Msk   (0xFFFFU << SAI_xSLOTR_SLOTEN_Pos)
 
#define SAI_xSLOTR_SLOTEN   SAI_xSLOTR_SLOTEN_Msk
 
#define SAI_xIMR_OVRUDRIE_Msk   (0x1U << SAI_xIMR_OVRUDRIE_Pos)
 
#define SAI_xIMR_OVRUDRIE   SAI_xIMR_OVRUDRIE_Msk
 
#define SAI_xIMR_MUTEDETIE_Msk   (0x1U << SAI_xIMR_MUTEDETIE_Pos)
 
#define SAI_xIMR_MUTEDETIE   SAI_xIMR_MUTEDETIE_Msk
 
#define SAI_xIMR_WCKCFGIE_Msk   (0x1U << SAI_xIMR_WCKCFGIE_Pos)
 
#define SAI_xIMR_WCKCFGIE   SAI_xIMR_WCKCFGIE_Msk
 
#define SAI_xIMR_FREQIE_Msk   (0x1U << SAI_xIMR_FREQIE_Pos)
 
#define SAI_xIMR_FREQIE   SAI_xIMR_FREQIE_Msk
 
#define SAI_xIMR_CNRDYIE_Msk   (0x1U << SAI_xIMR_CNRDYIE_Pos)
 
#define SAI_xIMR_CNRDYIE   SAI_xIMR_CNRDYIE_Msk
 
#define SAI_xIMR_AFSDETIE_Msk   (0x1U << SAI_xIMR_AFSDETIE_Pos)
 
#define SAI_xIMR_AFSDETIE   SAI_xIMR_AFSDETIE_Msk
 
#define SAI_xIMR_LFSDETIE_Msk   (0x1U << SAI_xIMR_LFSDETIE_Pos)
 
#define SAI_xIMR_LFSDETIE   SAI_xIMR_LFSDETIE_Msk
 
#define SAI_xSR_OVRUDR_Msk   (0x1U << SAI_xSR_OVRUDR_Pos)
 
#define SAI_xSR_OVRUDR   SAI_xSR_OVRUDR_Msk
 
#define SAI_xSR_MUTEDET_Msk   (0x1U << SAI_xSR_MUTEDET_Pos)
 
#define SAI_xSR_MUTEDET   SAI_xSR_MUTEDET_Msk
 
#define SAI_xSR_WCKCFG_Msk   (0x1U << SAI_xSR_WCKCFG_Pos)
 
#define SAI_xSR_WCKCFG   SAI_xSR_WCKCFG_Msk
 
#define SAI_xSR_FREQ_Msk   (0x1U << SAI_xSR_FREQ_Pos)
 
#define SAI_xSR_FREQ   SAI_xSR_FREQ_Msk
 
#define SAI_xSR_CNRDY_Msk   (0x1U << SAI_xSR_CNRDY_Pos)
 
#define SAI_xSR_CNRDY   SAI_xSR_CNRDY_Msk
 
#define SAI_xSR_AFSDET_Msk   (0x1U << SAI_xSR_AFSDET_Pos)
 
#define SAI_xSR_AFSDET   SAI_xSR_AFSDET_Msk
 
#define SAI_xSR_LFSDET_Msk   (0x1U << SAI_xSR_LFSDET_Pos)
 
#define SAI_xSR_LFSDET   SAI_xSR_LFSDET_Msk
 
#define SAI_xSR_FLVL_Msk   (0x7U << SAI_xSR_FLVL_Pos)
 
#define SAI_xSR_FLVL   SAI_xSR_FLVL_Msk
 
#define SAI_xSR_FLVL_0   (0x1U << SAI_xSR_FLVL_Pos)
 
#define SAI_xSR_FLVL_1   (0x2U << SAI_xSR_FLVL_Pos)
 
#define SAI_xSR_FLVL_2   (0x4U << SAI_xSR_FLVL_Pos)
 
#define SAI_xCLRFR_COVRUDR_Msk   (0x1U << SAI_xCLRFR_COVRUDR_Pos)
 
#define SAI_xCLRFR_COVRUDR   SAI_xCLRFR_COVRUDR_Msk
 
#define SAI_xCLRFR_CMUTEDET_Msk   (0x1U << SAI_xCLRFR_CMUTEDET_Pos)
 
#define SAI_xCLRFR_CMUTEDET   SAI_xCLRFR_CMUTEDET_Msk
 
#define SAI_xCLRFR_CWCKCFG_Msk   (0x1U << SAI_xCLRFR_CWCKCFG_Pos)
 
#define SAI_xCLRFR_CWCKCFG   SAI_xCLRFR_CWCKCFG_Msk
 
#define SAI_xCLRFR_CFREQ_Msk   (0x1U << SAI_xCLRFR_CFREQ_Pos)
 
#define SAI_xCLRFR_CFREQ   SAI_xCLRFR_CFREQ_Msk
 
#define SAI_xCLRFR_CCNRDY_Msk   (0x1U << SAI_xCLRFR_CCNRDY_Pos)
 
#define SAI_xCLRFR_CCNRDY   SAI_xCLRFR_CCNRDY_Msk
 
#define SAI_xCLRFR_CAFSDET_Msk   (0x1U << SAI_xCLRFR_CAFSDET_Pos)
 
#define SAI_xCLRFR_CAFSDET   SAI_xCLRFR_CAFSDET_Msk
 
#define SAI_xCLRFR_CLFSDET_Msk   (0x1U << SAI_xCLRFR_CLFSDET_Pos)
 
#define SAI_xCLRFR_CLFSDET   SAI_xCLRFR_CLFSDET_Msk
 
#define SAI_xDR_DATA_Msk   (0xFFFFFFFFU << SAI_xDR_DATA_Pos)
 
#define SPDIFRX_CR_SPDIFEN_Msk   (0x3U << SPDIFRX_CR_SPDIFEN_Pos)
 
#define SPDIFRX_CR_SPDIFEN   SPDIFRX_CR_SPDIFEN_Msk
 
#define SPDIFRX_CR_RXDMAEN_Msk   (0x1U << SPDIFRX_CR_RXDMAEN_Pos)
 
#define SPDIFRX_CR_RXDMAEN   SPDIFRX_CR_RXDMAEN_Msk
 
#define SPDIFRX_CR_RXSTEO_Msk   (0x1U << SPDIFRX_CR_RXSTEO_Pos)
 
#define SPDIFRX_CR_RXSTEO   SPDIFRX_CR_RXSTEO_Msk
 
#define SPDIFRX_CR_DRFMT_Msk   (0x3U << SPDIFRX_CR_DRFMT_Pos)
 
#define SPDIFRX_CR_DRFMT   SPDIFRX_CR_DRFMT_Msk
 
#define SPDIFRX_CR_PMSK_Msk   (0x1U << SPDIFRX_CR_PMSK_Pos)
 
#define SPDIFRX_CR_PMSK   SPDIFRX_CR_PMSK_Msk
 
#define SPDIFRX_CR_VMSK_Msk   (0x1U << SPDIFRX_CR_VMSK_Pos)
 
#define SPDIFRX_CR_VMSK   SPDIFRX_CR_VMSK_Msk
 
#define SPDIFRX_CR_CUMSK_Msk   (0x1U << SPDIFRX_CR_CUMSK_Pos)
 
#define SPDIFRX_CR_CUMSK   SPDIFRX_CR_CUMSK_Msk
 
#define SPDIFRX_CR_PTMSK_Msk   (0x1U << SPDIFRX_CR_PTMSK_Pos)
 
#define SPDIFRX_CR_PTMSK   SPDIFRX_CR_PTMSK_Msk
 
#define SPDIFRX_CR_CBDMAEN_Msk   (0x1U << SPDIFRX_CR_CBDMAEN_Pos)
 
#define SPDIFRX_CR_CBDMAEN   SPDIFRX_CR_CBDMAEN_Msk
 
#define SPDIFRX_CR_CHSEL_Msk   (0x1U << SPDIFRX_CR_CHSEL_Pos)
 
#define SPDIFRX_CR_CHSEL   SPDIFRX_CR_CHSEL_Msk
 
#define SPDIFRX_CR_NBTR_Msk   (0x3U << SPDIFRX_CR_NBTR_Pos)
 
#define SPDIFRX_CR_NBTR   SPDIFRX_CR_NBTR_Msk
 
#define SPDIFRX_CR_WFA_Msk   (0x1U << SPDIFRX_CR_WFA_Pos)
 
#define SPDIFRX_CR_WFA   SPDIFRX_CR_WFA_Msk
 
#define SPDIFRX_CR_INSEL_Msk   (0x7U << SPDIFRX_CR_INSEL_Pos)
 
#define SPDIFRX_CR_INSEL   SPDIFRX_CR_INSEL_Msk
 
#define SPDIFRX_IMR_RXNEIE_Msk   (0x1U << SPDIFRX_IMR_RXNEIE_Pos)
 
#define SPDIFRX_IMR_RXNEIE   SPDIFRX_IMR_RXNEIE_Msk
 
#define SPDIFRX_IMR_CSRNEIE_Msk   (0x1U << SPDIFRX_IMR_CSRNEIE_Pos)
 
#define SPDIFRX_IMR_CSRNEIE   SPDIFRX_IMR_CSRNEIE_Msk
 
#define SPDIFRX_IMR_PERRIE_Msk   (0x1U << SPDIFRX_IMR_PERRIE_Pos)
 
#define SPDIFRX_IMR_PERRIE   SPDIFRX_IMR_PERRIE_Msk
 
#define SPDIFRX_IMR_OVRIE_Msk   (0x1U << SPDIFRX_IMR_OVRIE_Pos)
 
#define SPDIFRX_IMR_OVRIE   SPDIFRX_IMR_OVRIE_Msk
 
#define SPDIFRX_IMR_SBLKIE_Msk   (0x1U << SPDIFRX_IMR_SBLKIE_Pos)
 
#define SPDIFRX_IMR_SBLKIE   SPDIFRX_IMR_SBLKIE_Msk
 
#define SPDIFRX_IMR_SYNCDIE_Msk   (0x1U << SPDIFRX_IMR_SYNCDIE_Pos)
 
#define SPDIFRX_IMR_SYNCDIE   SPDIFRX_IMR_SYNCDIE_Msk
 
#define SPDIFRX_IMR_IFEIE_Msk   (0x1U << SPDIFRX_IMR_IFEIE_Pos)
 
#define SPDIFRX_IMR_IFEIE   SPDIFRX_IMR_IFEIE_Msk
 
#define SPDIFRX_SR_RXNE_Msk   (0x1U << SPDIFRX_SR_RXNE_Pos)
 
#define SPDIFRX_SR_RXNE   SPDIFRX_SR_RXNE_Msk
 
#define SPDIFRX_SR_CSRNE_Msk   (0x1U << SPDIFRX_SR_CSRNE_Pos)
 
#define SPDIFRX_SR_CSRNE   SPDIFRX_SR_CSRNE_Msk
 
#define SPDIFRX_SR_PERR_Msk   (0x1U << SPDIFRX_SR_PERR_Pos)
 
#define SPDIFRX_SR_PERR   SPDIFRX_SR_PERR_Msk
 
#define SPDIFRX_SR_OVR_Msk   (0x1U << SPDIFRX_SR_OVR_Pos)
 
#define SPDIFRX_SR_OVR   SPDIFRX_SR_OVR_Msk
 
#define SPDIFRX_SR_SBD_Msk   (0x1U << SPDIFRX_SR_SBD_Pos)
 
#define SPDIFRX_SR_SBD   SPDIFRX_SR_SBD_Msk
 
#define SPDIFRX_SR_SYNCD_Msk   (0x1U << SPDIFRX_SR_SYNCD_Pos)
 
#define SPDIFRX_SR_SYNCD   SPDIFRX_SR_SYNCD_Msk
 
#define SPDIFRX_SR_FERR_Msk   (0x1U << SPDIFRX_SR_FERR_Pos)
 
#define SPDIFRX_SR_FERR   SPDIFRX_SR_FERR_Msk
 
#define SPDIFRX_SR_SERR_Msk   (0x1U << SPDIFRX_SR_SERR_Pos)
 
#define SPDIFRX_SR_SERR   SPDIFRX_SR_SERR_Msk
 
#define SPDIFRX_SR_TERR_Msk   (0x1U << SPDIFRX_SR_TERR_Pos)
 
#define SPDIFRX_SR_TERR   SPDIFRX_SR_TERR_Msk
 
#define SPDIFRX_SR_WIDTH5_Msk   (0x7FFFU << SPDIFRX_SR_WIDTH5_Pos)
 
#define SPDIFRX_SR_WIDTH5   SPDIFRX_SR_WIDTH5_Msk
 
#define SPDIFRX_IFCR_PERRCF_Msk   (0x1U << SPDIFRX_IFCR_PERRCF_Pos)
 
#define SPDIFRX_IFCR_PERRCF   SPDIFRX_IFCR_PERRCF_Msk
 
#define SPDIFRX_IFCR_OVRCF_Msk   (0x1U << SPDIFRX_IFCR_OVRCF_Pos)
 
#define SPDIFRX_IFCR_OVRCF   SPDIFRX_IFCR_OVRCF_Msk
 
#define SPDIFRX_IFCR_SBDCF_Msk   (0x1U << SPDIFRX_IFCR_SBDCF_Pos)
 
#define SPDIFRX_IFCR_SBDCF   SPDIFRX_IFCR_SBDCF_Msk
 
#define SPDIFRX_IFCR_SYNCDCF_Msk   (0x1U << SPDIFRX_IFCR_SYNCDCF_Pos)
 
#define SPDIFRX_IFCR_SYNCDCF   SPDIFRX_IFCR_SYNCDCF_Msk
 
#define SPDIFRX_DR0_DR_Msk   (0xFFFFFFU << SPDIFRX_DR0_DR_Pos)
 
#define SPDIFRX_DR0_DR   SPDIFRX_DR0_DR_Msk
 
#define SPDIFRX_DR0_PE_Msk   (0x1U << SPDIFRX_DR0_PE_Pos)
 
#define SPDIFRX_DR0_PE   SPDIFRX_DR0_PE_Msk
 
#define SPDIFRX_DR0_V_Msk   (0x1U << SPDIFRX_DR0_V_Pos)
 
#define SPDIFRX_DR0_V   SPDIFRX_DR0_V_Msk
 
#define SPDIFRX_DR0_U_Msk   (0x1U << SPDIFRX_DR0_U_Pos)
 
#define SPDIFRX_DR0_U   SPDIFRX_DR0_U_Msk
 
#define SPDIFRX_DR0_C_Msk   (0x1U << SPDIFRX_DR0_C_Pos)
 
#define SPDIFRX_DR0_C   SPDIFRX_DR0_C_Msk
 
#define SPDIFRX_DR0_PT_Msk   (0x3U << SPDIFRX_DR0_PT_Pos)
 
#define SPDIFRX_DR0_PT   SPDIFRX_DR0_PT_Msk
 
#define SPDIFRX_DR1_DR_Msk   (0xFFFFFFU << SPDIFRX_DR1_DR_Pos)
 
#define SPDIFRX_DR1_DR   SPDIFRX_DR1_DR_Msk
 
#define SPDIFRX_DR1_PT_Msk   (0x3U << SPDIFRX_DR1_PT_Pos)
 
#define SPDIFRX_DR1_PT   SPDIFRX_DR1_PT_Msk
 
#define SPDIFRX_DR1_C_Msk   (0x1U << SPDIFRX_DR1_C_Pos)
 
#define SPDIFRX_DR1_C   SPDIFRX_DR1_C_Msk
 
#define SPDIFRX_DR1_U_Msk   (0x1U << SPDIFRX_DR1_U_Pos)
 
#define SPDIFRX_DR1_U   SPDIFRX_DR1_U_Msk
 
#define SPDIFRX_DR1_V_Msk   (0x1U << SPDIFRX_DR1_V_Pos)
 
#define SPDIFRX_DR1_V   SPDIFRX_DR1_V_Msk
 
#define SPDIFRX_DR1_PE_Msk   (0x1U << SPDIFRX_DR1_PE_Pos)
 
#define SPDIFRX_DR1_PE   SPDIFRX_DR1_PE_Msk
 
#define SPDIFRX_DR1_DRNL1_Msk   (0xFFFFU << SPDIFRX_DR1_DRNL1_Pos)
 
#define SPDIFRX_DR1_DRNL1   SPDIFRX_DR1_DRNL1_Msk
 
#define SPDIFRX_DR1_DRNL2_Msk   (0xFFFFU << SPDIFRX_DR1_DRNL2_Pos)
 
#define SPDIFRX_DR1_DRNL2   SPDIFRX_DR1_DRNL2_Msk
 
#define SPDIFRX_CSR_USR_Msk   (0xFFFFU << SPDIFRX_CSR_USR_Pos)
 
#define SPDIFRX_CSR_USR   SPDIFRX_CSR_USR_Msk
 
#define SPDIFRX_CSR_CS_Msk   (0xFFU << SPDIFRX_CSR_CS_Pos)
 
#define SPDIFRX_CSR_CS   SPDIFRX_CSR_CS_Msk
 
#define SPDIFRX_CSR_SOB_Msk   (0x1U << SPDIFRX_CSR_SOB_Pos)
 
#define SPDIFRX_CSR_SOB   SPDIFRX_CSR_SOB_Msk
 
#define SPDIFRX_DIR_THI_Msk   (0x13FFU << SPDIFRX_DIR_THI_Pos)
 
#define SPDIFRX_DIR_THI   SPDIFRX_DIR_THI_Msk
 
#define SPDIFRX_DIR_TLO_Msk   (0x1FFFU << SPDIFRX_DIR_TLO_Pos)
 
#define SPDIFRX_DIR_TLO   SPDIFRX_DIR_TLO_Msk
 
#define SDMMC_POWER_PWRCTRL_Msk   (0x3U << SDMMC_POWER_PWRCTRL_Pos)
 
#define SDMMC_POWER_PWRCTRL   SDMMC_POWER_PWRCTRL_Msk
 
#define SDMMC_POWER_PWRCTRL_0   (0x1U << SDMMC_POWER_PWRCTRL_Pos)
 
#define SDMMC_POWER_PWRCTRL_1   (0x2U << SDMMC_POWER_PWRCTRL_Pos)
 
#define SDMMC_CLKCR_CLKDIV_Msk   (0xFFU << SDMMC_CLKCR_CLKDIV_Pos)
 
#define SDMMC_CLKCR_CLKDIV   SDMMC_CLKCR_CLKDIV_Msk
 
#define SDMMC_CLKCR_CLKEN_Msk   (0x1U << SDMMC_CLKCR_CLKEN_Pos)
 
#define SDMMC_CLKCR_CLKEN   SDMMC_CLKCR_CLKEN_Msk
 
#define SDMMC_CLKCR_PWRSAV_Msk   (0x1U << SDMMC_CLKCR_PWRSAV_Pos)
 
#define SDMMC_CLKCR_PWRSAV   SDMMC_CLKCR_PWRSAV_Msk
 
#define SDMMC_CLKCR_BYPASS_Msk   (0x1U << SDMMC_CLKCR_BYPASS_Pos)
 
#define SDMMC_CLKCR_BYPASS   SDMMC_CLKCR_BYPASS_Msk
 
#define SDMMC_CLKCR_WIDBUS_Msk   (0x3U << SDMMC_CLKCR_WIDBUS_Pos)
 
#define SDMMC_CLKCR_WIDBUS   SDMMC_CLKCR_WIDBUS_Msk
 
#define SDMMC_CLKCR_WIDBUS_0   (0x1U << SDMMC_CLKCR_WIDBUS_Pos)
 
#define SDMMC_CLKCR_WIDBUS_1   (0x2U << SDMMC_CLKCR_WIDBUS_Pos)
 
#define SDMMC_CLKCR_NEGEDGE_Msk   (0x1U << SDMMC_CLKCR_NEGEDGE_Pos)
 
#define SDMMC_CLKCR_NEGEDGE   SDMMC_CLKCR_NEGEDGE_Msk
 
#define SDMMC_CLKCR_HWFC_EN_Msk   (0x1U << SDMMC_CLKCR_HWFC_EN_Pos)
 
#define SDMMC_CLKCR_HWFC_EN   SDMMC_CLKCR_HWFC_EN_Msk
 
#define SDMMC_ARG_CMDARG_Msk   (0xFFFFFFFFU << SDMMC_ARG_CMDARG_Pos)
 
#define SDMMC_ARG_CMDARG   SDMMC_ARG_CMDARG_Msk
 
#define SDMMC_CMD_CMDINDEX_Msk   (0x3FU << SDMMC_CMD_CMDINDEX_Pos)
 
#define SDMMC_CMD_CMDINDEX   SDMMC_CMD_CMDINDEX_Msk
 
#define SDMMC_CMD_WAITRESP_Msk   (0x3U << SDMMC_CMD_WAITRESP_Pos)
 
#define SDMMC_CMD_WAITRESP   SDMMC_CMD_WAITRESP_Msk
 
#define SDMMC_CMD_WAITRESP_0   (0x1U << SDMMC_CMD_WAITRESP_Pos)
 
#define SDMMC_CMD_WAITRESP_1   (0x2U << SDMMC_CMD_WAITRESP_Pos)
 
#define SDMMC_CMD_WAITINT_Msk   (0x1U << SDMMC_CMD_WAITINT_Pos)
 
#define SDMMC_CMD_WAITINT   SDMMC_CMD_WAITINT_Msk
 
#define SDMMC_CMD_WAITPEND_Msk   (0x1U << SDMMC_CMD_WAITPEND_Pos)
 
#define SDMMC_CMD_WAITPEND   SDMMC_CMD_WAITPEND_Msk
 
#define SDMMC_CMD_CPSMEN_Msk   (0x1U << SDMMC_CMD_CPSMEN_Pos)
 
#define SDMMC_CMD_CPSMEN   SDMMC_CMD_CPSMEN_Msk
 
#define SDMMC_CMD_SDIOSUSPEND_Msk   (0x1U << SDMMC_CMD_SDIOSUSPEND_Pos)
 
#define SDMMC_CMD_SDIOSUSPEND   SDMMC_CMD_SDIOSUSPEND_Msk
 
#define SDMMC_RESPCMD_RESPCMD_Msk   (0x3FU << SDMMC_RESPCMD_RESPCMD_Pos)
 
#define SDMMC_RESPCMD_RESPCMD   SDMMC_RESPCMD_RESPCMD_Msk
 
#define SDMMC_RESP0_CARDSTATUS0_Msk   (0xFFFFFFFFU << SDMMC_RESP0_CARDSTATUS0_Pos)
 
#define SDMMC_RESP0_CARDSTATUS0   SDMMC_RESP0_CARDSTATUS0_Msk
 
#define SDMMC_RESP1_CARDSTATUS1_Msk   (0xFFFFFFFFU << SDMMC_RESP1_CARDSTATUS1_Pos)
 
#define SDMMC_RESP1_CARDSTATUS1   SDMMC_RESP1_CARDSTATUS1_Msk
 
#define SDMMC_RESP2_CARDSTATUS2_Msk   (0xFFFFFFFFU << SDMMC_RESP2_CARDSTATUS2_Pos)
 
#define SDMMC_RESP2_CARDSTATUS2   SDMMC_RESP2_CARDSTATUS2_Msk
 
#define SDMMC_RESP3_CARDSTATUS3_Msk   (0xFFFFFFFFU << SDMMC_RESP3_CARDSTATUS3_Pos)
 
#define SDMMC_RESP3_CARDSTATUS3   SDMMC_RESP3_CARDSTATUS3_Msk
 
#define SDMMC_RESP4_CARDSTATUS4_Msk   (0xFFFFFFFFU << SDMMC_RESP4_CARDSTATUS4_Pos)
 
#define SDMMC_RESP4_CARDSTATUS4   SDMMC_RESP4_CARDSTATUS4_Msk
 
#define SDMMC_DTIMER_DATATIME_Msk   (0xFFFFFFFFU << SDMMC_DTIMER_DATATIME_Pos)
 
#define SDMMC_DTIMER_DATATIME   SDMMC_DTIMER_DATATIME_Msk
 
#define SDMMC_DLEN_DATALENGTH_Msk   (0x1FFFFFFU << SDMMC_DLEN_DATALENGTH_Pos)
 
#define SDMMC_DLEN_DATALENGTH   SDMMC_DLEN_DATALENGTH_Msk
 
#define SDMMC_DCTRL_DTEN_Msk   (0x1U << SDMMC_DCTRL_DTEN_Pos)
 
#define SDMMC_DCTRL_DTEN   SDMMC_DCTRL_DTEN_Msk
 
#define SDMMC_DCTRL_DTDIR_Msk   (0x1U << SDMMC_DCTRL_DTDIR_Pos)
 
#define SDMMC_DCTRL_DTDIR   SDMMC_DCTRL_DTDIR_Msk
 
#define SDMMC_DCTRL_DTMODE_Msk   (0x1U << SDMMC_DCTRL_DTMODE_Pos)
 
#define SDMMC_DCTRL_DTMODE   SDMMC_DCTRL_DTMODE_Msk
 
#define SDMMC_DCTRL_DMAEN_Msk   (0x1U << SDMMC_DCTRL_DMAEN_Pos)
 
#define SDMMC_DCTRL_DMAEN   SDMMC_DCTRL_DMAEN_Msk
 
#define SDMMC_DCTRL_DBLOCKSIZE_Msk   (0xFU << SDMMC_DCTRL_DBLOCKSIZE_Pos)
 
#define SDMMC_DCTRL_DBLOCKSIZE   SDMMC_DCTRL_DBLOCKSIZE_Msk
 
#define SDMMC_DCTRL_DBLOCKSIZE_0   (0x1U << SDMMC_DCTRL_DBLOCKSIZE_Pos)
 
#define SDMMC_DCTRL_DBLOCKSIZE_1   (0x2U << SDMMC_DCTRL_DBLOCKSIZE_Pos)
 
#define SDMMC_DCTRL_DBLOCKSIZE_2   (0x4U << SDMMC_DCTRL_DBLOCKSIZE_Pos)
 
#define SDMMC_DCTRL_DBLOCKSIZE_3   (0x8U << SDMMC_DCTRL_DBLOCKSIZE_Pos)
 
#define SDMMC_DCTRL_RWSTART_Msk   (0x1U << SDMMC_DCTRL_RWSTART_Pos)
 
#define SDMMC_DCTRL_RWSTART   SDMMC_DCTRL_RWSTART_Msk
 
#define SDMMC_DCTRL_RWSTOP_Msk   (0x1U << SDMMC_DCTRL_RWSTOP_Pos)
 
#define SDMMC_DCTRL_RWSTOP   SDMMC_DCTRL_RWSTOP_Msk
 
#define SDMMC_DCTRL_RWMOD_Msk   (0x1U << SDMMC_DCTRL_RWMOD_Pos)
 
#define SDMMC_DCTRL_RWMOD   SDMMC_DCTRL_RWMOD_Msk
 
#define SDMMC_DCTRL_SDIOEN_Msk   (0x1U << SDMMC_DCTRL_SDIOEN_Pos)
 
#define SDMMC_DCTRL_SDIOEN   SDMMC_DCTRL_SDIOEN_Msk
 
#define SDMMC_DCOUNT_DATACOUNT_Msk   (0x1FFFFFFU << SDMMC_DCOUNT_DATACOUNT_Pos)
 
#define SDMMC_DCOUNT_DATACOUNT   SDMMC_DCOUNT_DATACOUNT_Msk
 
#define SDMMC_STA_CCRCFAIL_Msk   (0x1U << SDMMC_STA_CCRCFAIL_Pos)
 
#define SDMMC_STA_CCRCFAIL   SDMMC_STA_CCRCFAIL_Msk
 
#define SDMMC_STA_DCRCFAIL_Msk   (0x1U << SDMMC_STA_DCRCFAIL_Pos)
 
#define SDMMC_STA_DCRCFAIL   SDMMC_STA_DCRCFAIL_Msk
 
#define SDMMC_STA_CTIMEOUT_Msk   (0x1U << SDMMC_STA_CTIMEOUT_Pos)
 
#define SDMMC_STA_CTIMEOUT   SDMMC_STA_CTIMEOUT_Msk
 
#define SDMMC_STA_DTIMEOUT_Msk   (0x1U << SDMMC_STA_DTIMEOUT_Pos)
 
#define SDMMC_STA_DTIMEOUT   SDMMC_STA_DTIMEOUT_Msk
 
#define SDMMC_STA_TXUNDERR_Msk   (0x1U << SDMMC_STA_TXUNDERR_Pos)
 
#define SDMMC_STA_TXUNDERR   SDMMC_STA_TXUNDERR_Msk
 
#define SDMMC_STA_RXOVERR_Msk   (0x1U << SDMMC_STA_RXOVERR_Pos)
 
#define SDMMC_STA_RXOVERR   SDMMC_STA_RXOVERR_Msk
 
#define SDMMC_STA_CMDREND_Msk   (0x1U << SDMMC_STA_CMDREND_Pos)
 
#define SDMMC_STA_CMDREND   SDMMC_STA_CMDREND_Msk
 
#define SDMMC_STA_CMDSENT_Msk   (0x1U << SDMMC_STA_CMDSENT_Pos)
 
#define SDMMC_STA_CMDSENT   SDMMC_STA_CMDSENT_Msk
 
#define SDMMC_STA_DATAEND_Msk   (0x1U << SDMMC_STA_DATAEND_Pos)
 
#define SDMMC_STA_DATAEND   SDMMC_STA_DATAEND_Msk
 
#define SDMMC_STA_DBCKEND_Msk   (0x1U << SDMMC_STA_DBCKEND_Pos)
 
#define SDMMC_STA_DBCKEND   SDMMC_STA_DBCKEND_Msk
 
#define SDMMC_STA_CMDACT_Msk   (0x1U << SDMMC_STA_CMDACT_Pos)
 
#define SDMMC_STA_CMDACT   SDMMC_STA_CMDACT_Msk
 
#define SDMMC_STA_TXACT_Msk   (0x1U << SDMMC_STA_TXACT_Pos)
 
#define SDMMC_STA_TXACT   SDMMC_STA_TXACT_Msk
 
#define SDMMC_STA_RXACT_Msk   (0x1U << SDMMC_STA_RXACT_Pos)
 
#define SDMMC_STA_RXACT   SDMMC_STA_RXACT_Msk
 
#define SDMMC_STA_TXFIFOHE_Msk   (0x1U << SDMMC_STA_TXFIFOHE_Pos)
 
#define SDMMC_STA_TXFIFOHE   SDMMC_STA_TXFIFOHE_Msk
 
#define SDMMC_STA_RXFIFOHF_Msk   (0x1U << SDMMC_STA_RXFIFOHF_Pos)
 
#define SDMMC_STA_RXFIFOHF   SDMMC_STA_RXFIFOHF_Msk
 
#define SDMMC_STA_TXFIFOF_Msk   (0x1U << SDMMC_STA_TXFIFOF_Pos)
 
#define SDMMC_STA_TXFIFOF   SDMMC_STA_TXFIFOF_Msk
 
#define SDMMC_STA_RXFIFOF_Msk   (0x1U << SDMMC_STA_RXFIFOF_Pos)
 
#define SDMMC_STA_RXFIFOF   SDMMC_STA_RXFIFOF_Msk
 
#define SDMMC_STA_TXFIFOE_Msk   (0x1U << SDMMC_STA_TXFIFOE_Pos)
 
#define SDMMC_STA_TXFIFOE   SDMMC_STA_TXFIFOE_Msk
 
#define SDMMC_STA_RXFIFOE_Msk   (0x1U << SDMMC_STA_RXFIFOE_Pos)
 
#define SDMMC_STA_RXFIFOE   SDMMC_STA_RXFIFOE_Msk
 
#define SDMMC_STA_TXDAVL_Msk   (0x1U << SDMMC_STA_TXDAVL_Pos)
 
#define SDMMC_STA_TXDAVL   SDMMC_STA_TXDAVL_Msk
 
#define SDMMC_STA_RXDAVL_Msk   (0x1U << SDMMC_STA_RXDAVL_Pos)
 
#define SDMMC_STA_RXDAVL   SDMMC_STA_RXDAVL_Msk
 
#define SDMMC_STA_SDIOIT_Msk   (0x1U << SDMMC_STA_SDIOIT_Pos)
 
#define SDMMC_STA_SDIOIT   SDMMC_STA_SDIOIT_Msk
 
#define SDMMC_ICR_CCRCFAILC_Msk   (0x1U << SDMMC_ICR_CCRCFAILC_Pos)
 
#define SDMMC_ICR_CCRCFAILC   SDMMC_ICR_CCRCFAILC_Msk
 
#define SDMMC_ICR_DCRCFAILC_Msk   (0x1U << SDMMC_ICR_DCRCFAILC_Pos)
 
#define SDMMC_ICR_DCRCFAILC   SDMMC_ICR_DCRCFAILC_Msk
 
#define SDMMC_ICR_CTIMEOUTC_Msk   (0x1U << SDMMC_ICR_CTIMEOUTC_Pos)
 
#define SDMMC_ICR_CTIMEOUTC   SDMMC_ICR_CTIMEOUTC_Msk
 
#define SDMMC_ICR_DTIMEOUTC_Msk   (0x1U << SDMMC_ICR_DTIMEOUTC_Pos)
 
#define SDMMC_ICR_DTIMEOUTC   SDMMC_ICR_DTIMEOUTC_Msk
 
#define SDMMC_ICR_TXUNDERRC_Msk   (0x1U << SDMMC_ICR_TXUNDERRC_Pos)
 
#define SDMMC_ICR_TXUNDERRC   SDMMC_ICR_TXUNDERRC_Msk
 
#define SDMMC_ICR_RXOVERRC_Msk   (0x1U << SDMMC_ICR_RXOVERRC_Pos)
 
#define SDMMC_ICR_RXOVERRC   SDMMC_ICR_RXOVERRC_Msk
 
#define SDMMC_ICR_CMDRENDC_Msk   (0x1U << SDMMC_ICR_CMDRENDC_Pos)
 
#define SDMMC_ICR_CMDRENDC   SDMMC_ICR_CMDRENDC_Msk
 
#define SDMMC_ICR_CMDSENTC_Msk   (0x1U << SDMMC_ICR_CMDSENTC_Pos)
 
#define SDMMC_ICR_CMDSENTC   SDMMC_ICR_CMDSENTC_Msk
 
#define SDMMC_ICR_DATAENDC_Msk   (0x1U << SDMMC_ICR_DATAENDC_Pos)
 
#define SDMMC_ICR_DATAENDC   SDMMC_ICR_DATAENDC_Msk
 
#define SDMMC_ICR_DBCKENDC_Msk   (0x1U << SDMMC_ICR_DBCKENDC_Pos)
 
#define SDMMC_ICR_DBCKENDC   SDMMC_ICR_DBCKENDC_Msk
 
#define SDMMC_ICR_SDIOITC_Msk   (0x1U << SDMMC_ICR_SDIOITC_Pos)
 
#define SDMMC_ICR_SDIOITC   SDMMC_ICR_SDIOITC_Msk
 
#define SDMMC_MASK_CCRCFAILIE_Msk   (0x1U << SDMMC_MASK_CCRCFAILIE_Pos)
 
#define SDMMC_MASK_CCRCFAILIE   SDMMC_MASK_CCRCFAILIE_Msk
 
#define SDMMC_MASK_DCRCFAILIE_Msk   (0x1U << SDMMC_MASK_DCRCFAILIE_Pos)
 
#define SDMMC_MASK_DCRCFAILIE   SDMMC_MASK_DCRCFAILIE_Msk
 
#define SDMMC_MASK_CTIMEOUTIE_Msk   (0x1U << SDMMC_MASK_CTIMEOUTIE_Pos)
 
#define SDMMC_MASK_CTIMEOUTIE   SDMMC_MASK_CTIMEOUTIE_Msk
 
#define SDMMC_MASK_DTIMEOUTIE_Msk   (0x1U << SDMMC_MASK_DTIMEOUTIE_Pos)
 
#define SDMMC_MASK_DTIMEOUTIE   SDMMC_MASK_DTIMEOUTIE_Msk
 
#define SDMMC_MASK_TXUNDERRIE_Msk   (0x1U << SDMMC_MASK_TXUNDERRIE_Pos)
 
#define SDMMC_MASK_TXUNDERRIE   SDMMC_MASK_TXUNDERRIE_Msk
 
#define SDMMC_MASK_RXOVERRIE_Msk   (0x1U << SDMMC_MASK_RXOVERRIE_Pos)
 
#define SDMMC_MASK_RXOVERRIE   SDMMC_MASK_RXOVERRIE_Msk
 
#define SDMMC_MASK_CMDRENDIE_Msk   (0x1U << SDMMC_MASK_CMDRENDIE_Pos)
 
#define SDMMC_MASK_CMDRENDIE   SDMMC_MASK_CMDRENDIE_Msk
 
#define SDMMC_MASK_CMDSENTIE_Msk   (0x1U << SDMMC_MASK_CMDSENTIE_Pos)
 
#define SDMMC_MASK_CMDSENTIE   SDMMC_MASK_CMDSENTIE_Msk
 
#define SDMMC_MASK_DATAENDIE_Msk   (0x1U << SDMMC_MASK_DATAENDIE_Pos)
 
#define SDMMC_MASK_DATAENDIE   SDMMC_MASK_DATAENDIE_Msk
 
#define SDMMC_MASK_DBCKENDIE_Msk   (0x1U << SDMMC_MASK_DBCKENDIE_Pos)
 
#define SDMMC_MASK_DBCKENDIE   SDMMC_MASK_DBCKENDIE_Msk
 
#define SDMMC_MASK_CMDACTIE_Msk   (0x1U << SDMMC_MASK_CMDACTIE_Pos)
 
#define SDMMC_MASK_CMDACTIE   SDMMC_MASK_CMDACTIE_Msk
 
#define SDMMC_MASK_TXACTIE_Msk   (0x1U << SDMMC_MASK_TXACTIE_Pos)
 
#define SDMMC_MASK_TXACTIE   SDMMC_MASK_TXACTIE_Msk
 
#define SDMMC_MASK_RXACTIE_Msk   (0x1U << SDMMC_MASK_RXACTIE_Pos)
 
#define SDMMC_MASK_RXACTIE   SDMMC_MASK_RXACTIE_Msk
 
#define SDMMC_MASK_TXFIFOHEIE_Msk   (0x1U << SDMMC_MASK_TXFIFOHEIE_Pos)
 
#define SDMMC_MASK_TXFIFOHEIE   SDMMC_MASK_TXFIFOHEIE_Msk
 
#define SDMMC_MASK_RXFIFOHFIE_Msk   (0x1U << SDMMC_MASK_RXFIFOHFIE_Pos)
 
#define SDMMC_MASK_RXFIFOHFIE   SDMMC_MASK_RXFIFOHFIE_Msk
 
#define SDMMC_MASK_TXFIFOFIE_Msk   (0x1U << SDMMC_MASK_TXFIFOFIE_Pos)
 
#define SDMMC_MASK_TXFIFOFIE   SDMMC_MASK_TXFIFOFIE_Msk
 
#define SDMMC_MASK_RXFIFOFIE_Msk   (0x1U << SDMMC_MASK_RXFIFOFIE_Pos)
 
#define SDMMC_MASK_RXFIFOFIE   SDMMC_MASK_RXFIFOFIE_Msk
 
#define SDMMC_MASK_TXFIFOEIE_Msk   (0x1U << SDMMC_MASK_TXFIFOEIE_Pos)
 
#define SDMMC_MASK_TXFIFOEIE   SDMMC_MASK_TXFIFOEIE_Msk
 
#define SDMMC_MASK_RXFIFOEIE_Msk   (0x1U << SDMMC_MASK_RXFIFOEIE_Pos)
 
#define SDMMC_MASK_RXFIFOEIE   SDMMC_MASK_RXFIFOEIE_Msk
 
#define SDMMC_MASK_TXDAVLIE_Msk   (0x1U << SDMMC_MASK_TXDAVLIE_Pos)
 
#define SDMMC_MASK_TXDAVLIE   SDMMC_MASK_TXDAVLIE_Msk
 
#define SDMMC_MASK_RXDAVLIE_Msk   (0x1U << SDMMC_MASK_RXDAVLIE_Pos)
 
#define SDMMC_MASK_RXDAVLIE   SDMMC_MASK_RXDAVLIE_Msk
 
#define SDMMC_MASK_SDIOITIE_Msk   (0x1U << SDMMC_MASK_SDIOITIE_Pos)
 
#define SDMMC_MASK_SDIOITIE   SDMMC_MASK_SDIOITIE_Msk
 
#define SDMMC_FIFOCNT_FIFOCOUNT_Msk   (0xFFFFFFU << SDMMC_FIFOCNT_FIFOCOUNT_Pos)
 
#define SDMMC_FIFOCNT_FIFOCOUNT   SDMMC_FIFOCNT_FIFOCOUNT_Msk
 
#define SDMMC_FIFO_FIFODATA_Msk   (0xFFFFFFFFU << SDMMC_FIFO_FIFODATA_Pos)
 
#define SDMMC_FIFO_FIFODATA   SDMMC_FIFO_FIFODATA_Msk
 
#define SPI_CR1_CPHA_Msk   (0x1U << SPI_CR1_CPHA_Pos)
 
#define SPI_CR1_CPHA   SPI_CR1_CPHA_Msk
 
#define SPI_CR1_CPOL_Msk   (0x1U << SPI_CR1_CPOL_Pos)
 
#define SPI_CR1_CPOL   SPI_CR1_CPOL_Msk
 
#define SPI_CR1_MSTR_Msk   (0x1U << SPI_CR1_MSTR_Pos)
 
#define SPI_CR1_MSTR   SPI_CR1_MSTR_Msk
 
#define SPI_CR1_BR_Msk   (0x7U << SPI_CR1_BR_Pos)
 
#define SPI_CR1_BR   SPI_CR1_BR_Msk
 
#define SPI_CR1_BR_0   (0x1U << SPI_CR1_BR_Pos)
 
#define SPI_CR1_BR_1   (0x2U << SPI_CR1_BR_Pos)
 
#define SPI_CR1_BR_2   (0x4U << SPI_CR1_BR_Pos)
 
#define SPI_CR1_SPE_Msk   (0x1U << SPI_CR1_SPE_Pos)
 
#define SPI_CR1_SPE   SPI_CR1_SPE_Msk
 
#define SPI_CR1_LSBFIRST_Msk   (0x1U << SPI_CR1_LSBFIRST_Pos)
 
#define SPI_CR1_LSBFIRST   SPI_CR1_LSBFIRST_Msk
 
#define SPI_CR1_SSI_Msk   (0x1U << SPI_CR1_SSI_Pos)
 
#define SPI_CR1_SSI   SPI_CR1_SSI_Msk
 
#define SPI_CR1_SSM_Msk   (0x1U << SPI_CR1_SSM_Pos)
 
#define SPI_CR1_SSM   SPI_CR1_SSM_Msk
 
#define SPI_CR1_RXONLY_Msk   (0x1U << SPI_CR1_RXONLY_Pos)
 
#define SPI_CR1_RXONLY   SPI_CR1_RXONLY_Msk
 
#define SPI_CR1_CRCL_Msk   (0x1U << SPI_CR1_CRCL_Pos)
 
#define SPI_CR1_CRCL   SPI_CR1_CRCL_Msk
 
#define SPI_CR1_CRCNEXT_Msk   (0x1U << SPI_CR1_CRCNEXT_Pos)
 
#define SPI_CR1_CRCNEXT   SPI_CR1_CRCNEXT_Msk
 
#define SPI_CR1_CRCEN_Msk   (0x1U << SPI_CR1_CRCEN_Pos)
 
#define SPI_CR1_CRCEN   SPI_CR1_CRCEN_Msk
 
#define SPI_CR1_BIDIOE_Msk   (0x1U << SPI_CR1_BIDIOE_Pos)
 
#define SPI_CR1_BIDIOE   SPI_CR1_BIDIOE_Msk
 
#define SPI_CR1_BIDIMODE_Msk   (0x1U << SPI_CR1_BIDIMODE_Pos)
 
#define SPI_CR1_BIDIMODE   SPI_CR1_BIDIMODE_Msk
 
#define SPI_CR2_RXDMAEN_Msk   (0x1U << SPI_CR2_RXDMAEN_Pos)
 
#define SPI_CR2_RXDMAEN   SPI_CR2_RXDMAEN_Msk
 
#define SPI_CR2_TXDMAEN_Msk   (0x1U << SPI_CR2_TXDMAEN_Pos)
 
#define SPI_CR2_TXDMAEN   SPI_CR2_TXDMAEN_Msk
 
#define SPI_CR2_SSOE_Msk   (0x1U << SPI_CR2_SSOE_Pos)
 
#define SPI_CR2_SSOE   SPI_CR2_SSOE_Msk
 
#define SPI_CR2_NSSP_Msk   (0x1U << SPI_CR2_NSSP_Pos)
 
#define SPI_CR2_NSSP   SPI_CR2_NSSP_Msk
 
#define SPI_CR2_FRF_Msk   (0x1U << SPI_CR2_FRF_Pos)
 
#define SPI_CR2_FRF   SPI_CR2_FRF_Msk
 
#define SPI_CR2_ERRIE_Msk   (0x1U << SPI_CR2_ERRIE_Pos)
 
#define SPI_CR2_ERRIE   SPI_CR2_ERRIE_Msk
 
#define SPI_CR2_RXNEIE_Msk   (0x1U << SPI_CR2_RXNEIE_Pos)
 
#define SPI_CR2_RXNEIE   SPI_CR2_RXNEIE_Msk
 
#define SPI_CR2_TXEIE_Msk   (0x1U << SPI_CR2_TXEIE_Pos)
 
#define SPI_CR2_TXEIE   SPI_CR2_TXEIE_Msk
 
#define SPI_CR2_DS_Msk   (0xFU << SPI_CR2_DS_Pos)
 
#define SPI_CR2_DS   SPI_CR2_DS_Msk
 
#define SPI_CR2_DS_0   (0x1U << SPI_CR2_DS_Pos)
 
#define SPI_CR2_DS_1   (0x2U << SPI_CR2_DS_Pos)
 
#define SPI_CR2_DS_2   (0x4U << SPI_CR2_DS_Pos)
 
#define SPI_CR2_DS_3   (0x8U << SPI_CR2_DS_Pos)
 
#define SPI_CR2_FRXTH_Msk   (0x1U << SPI_CR2_FRXTH_Pos)
 
#define SPI_CR2_FRXTH   SPI_CR2_FRXTH_Msk
 
#define SPI_CR2_LDMARX_Msk   (0x1U << SPI_CR2_LDMARX_Pos)
 
#define SPI_CR2_LDMARX   SPI_CR2_LDMARX_Msk
 
#define SPI_CR2_LDMATX_Msk   (0x1U << SPI_CR2_LDMATX_Pos)
 
#define SPI_CR2_LDMATX   SPI_CR2_LDMATX_Msk
 
#define SPI_SR_RXNE_Msk   (0x1U << SPI_SR_RXNE_Pos)
 
#define SPI_SR_RXNE   SPI_SR_RXNE_Msk
 
#define SPI_SR_TXE_Msk   (0x1U << SPI_SR_TXE_Pos)
 
#define SPI_SR_TXE   SPI_SR_TXE_Msk
 
#define SPI_SR_CHSIDE_Msk   (0x1U << SPI_SR_CHSIDE_Pos)
 
#define SPI_SR_CHSIDE   SPI_SR_CHSIDE_Msk
 
#define SPI_SR_UDR_Msk   (0x1U << SPI_SR_UDR_Pos)
 
#define SPI_SR_UDR   SPI_SR_UDR_Msk
 
#define SPI_SR_CRCERR_Msk   (0x1U << SPI_SR_CRCERR_Pos)
 
#define SPI_SR_CRCERR   SPI_SR_CRCERR_Msk
 
#define SPI_SR_MODF_Msk   (0x1U << SPI_SR_MODF_Pos)
 
#define SPI_SR_MODF   SPI_SR_MODF_Msk
 
#define SPI_SR_OVR_Msk   (0x1U << SPI_SR_OVR_Pos)
 
#define SPI_SR_OVR   SPI_SR_OVR_Msk
 
#define SPI_SR_BSY_Msk   (0x1U << SPI_SR_BSY_Pos)
 
#define SPI_SR_BSY   SPI_SR_BSY_Msk
 
#define SPI_SR_FRE_Msk   (0x1U << SPI_SR_FRE_Pos)
 
#define SPI_SR_FRE   SPI_SR_FRE_Msk
 
#define SPI_SR_FRLVL_Msk   (0x3U << SPI_SR_FRLVL_Pos)
 
#define SPI_SR_FRLVL   SPI_SR_FRLVL_Msk
 
#define SPI_SR_FRLVL_0   (0x1U << SPI_SR_FRLVL_Pos)
 
#define SPI_SR_FRLVL_1   (0x2U << SPI_SR_FRLVL_Pos)
 
#define SPI_SR_FTLVL_Msk   (0x3U << SPI_SR_FTLVL_Pos)
 
#define SPI_SR_FTLVL   SPI_SR_FTLVL_Msk
 
#define SPI_SR_FTLVL_0   (0x1U << SPI_SR_FTLVL_Pos)
 
#define SPI_SR_FTLVL_1   (0x2U << SPI_SR_FTLVL_Pos)
 
#define SPI_DR_DR_Msk   (0xFFFFU << SPI_DR_DR_Pos)
 
#define SPI_DR_DR   SPI_DR_DR_Msk
 
#define SPI_CRCPR_CRCPOLY_Msk   (0xFFFFU << SPI_CRCPR_CRCPOLY_Pos)
 
#define SPI_CRCPR_CRCPOLY   SPI_CRCPR_CRCPOLY_Msk
 
#define SPI_RXCRCR_RXCRC_Msk   (0xFFFFU << SPI_RXCRCR_RXCRC_Pos)
 
#define SPI_RXCRCR_RXCRC   SPI_RXCRCR_RXCRC_Msk
 
#define SPI_TXCRCR_TXCRC_Msk   (0xFFFFU << SPI_TXCRCR_TXCRC_Pos)
 
#define SPI_TXCRCR_TXCRC   SPI_TXCRCR_TXCRC_Msk
 
#define SPI_I2SCFGR_CHLEN_Msk   (0x1U << SPI_I2SCFGR_CHLEN_Pos)
 
#define SPI_I2SCFGR_CHLEN   SPI_I2SCFGR_CHLEN_Msk
 
#define SPI_I2SCFGR_DATLEN_Msk   (0x3U << SPI_I2SCFGR_DATLEN_Pos)
 
#define SPI_I2SCFGR_DATLEN   SPI_I2SCFGR_DATLEN_Msk
 
#define SPI_I2SCFGR_DATLEN_0   (0x1U << SPI_I2SCFGR_DATLEN_Pos)
 
#define SPI_I2SCFGR_DATLEN_1   (0x2U << SPI_I2SCFGR_DATLEN_Pos)
 
#define SPI_I2SCFGR_CKPOL_Msk   (0x1U << SPI_I2SCFGR_CKPOL_Pos)
 
#define SPI_I2SCFGR_CKPOL   SPI_I2SCFGR_CKPOL_Msk
 
#define SPI_I2SCFGR_I2SSTD_Msk   (0x3U << SPI_I2SCFGR_I2SSTD_Pos)
 
#define SPI_I2SCFGR_I2SSTD   SPI_I2SCFGR_I2SSTD_Msk
 
#define SPI_I2SCFGR_I2SSTD_0   (0x1U << SPI_I2SCFGR_I2SSTD_Pos)
 
#define SPI_I2SCFGR_I2SSTD_1   (0x2U << SPI_I2SCFGR_I2SSTD_Pos)
 
#define SPI_I2SCFGR_PCMSYNC_Msk   (0x1U << SPI_I2SCFGR_PCMSYNC_Pos)
 
#define SPI_I2SCFGR_PCMSYNC   SPI_I2SCFGR_PCMSYNC_Msk
 
#define SPI_I2SCFGR_I2SCFG_Msk   (0x3U << SPI_I2SCFGR_I2SCFG_Pos)
 
#define SPI_I2SCFGR_I2SCFG   SPI_I2SCFGR_I2SCFG_Msk
 
#define SPI_I2SCFGR_I2SCFG_0   (0x1U << SPI_I2SCFGR_I2SCFG_Pos)
 
#define SPI_I2SCFGR_I2SCFG_1   (0x2U << SPI_I2SCFGR_I2SCFG_Pos)
 
#define SPI_I2SCFGR_I2SE_Msk   (0x1U << SPI_I2SCFGR_I2SE_Pos)
 
#define SPI_I2SCFGR_I2SE   SPI_I2SCFGR_I2SE_Msk
 
#define SPI_I2SCFGR_I2SMOD_Msk   (0x1U << SPI_I2SCFGR_I2SMOD_Pos)
 
#define SPI_I2SCFGR_I2SMOD   SPI_I2SCFGR_I2SMOD_Msk
 
#define SPI_I2SCFGR_ASTRTEN_Msk   (0x1U << SPI_I2SCFGR_ASTRTEN_Pos)
 
#define SPI_I2SCFGR_ASTRTEN   SPI_I2SCFGR_ASTRTEN_Msk
 
#define SPI_I2SPR_I2SDIV_Msk   (0xFFU << SPI_I2SPR_I2SDIV_Pos)
 
#define SPI_I2SPR_I2SDIV   SPI_I2SPR_I2SDIV_Msk
 
#define SPI_I2SPR_ODD_Msk   (0x1U << SPI_I2SPR_ODD_Pos)
 
#define SPI_I2SPR_ODD   SPI_I2SPR_ODD_Msk
 
#define SPI_I2SPR_MCKOE_Msk   (0x1U << SPI_I2SPR_MCKOE_Pos)
 
#define SPI_I2SPR_MCKOE   SPI_I2SPR_MCKOE_Msk
 
#define SYSCFG_MEMRMP_MEM_BOOT_Msk   (0x1U << SYSCFG_MEMRMP_MEM_BOOT_Pos)
 
#define SYSCFG_MEMRMP_MEM_BOOT   SYSCFG_MEMRMP_MEM_BOOT_Msk
 
#define SYSCFG_MEMRMP_SWP_FB_Msk   (0x1U << SYSCFG_MEMRMP_SWP_FB_Pos)
 
#define SYSCFG_MEMRMP_SWP_FB   SYSCFG_MEMRMP_SWP_FB_Msk
 
#define SYSCFG_MEMRMP_SWP_FMC_Msk   (0x3U << SYSCFG_MEMRMP_SWP_FMC_Pos)
 
#define SYSCFG_MEMRMP_SWP_FMC   SYSCFG_MEMRMP_SWP_FMC_Msk
 
#define SYSCFG_MEMRMP_SWP_FMC_0   (0x1U << SYSCFG_MEMRMP_SWP_FMC_Pos)
 
#define SYSCFG_MEMRMP_SWP_FMC_1   (0x2U << SYSCFG_MEMRMP_SWP_FMC_Pos)
 
#define SYSCFG_PMC_I2C1_FMP_Msk   (0x1U << SYSCFG_PMC_I2C1_FMP_Pos)
 
#define SYSCFG_PMC_I2C1_FMP   SYSCFG_PMC_I2C1_FMP_Msk
 
#define SYSCFG_PMC_I2C2_FMP_Msk   (0x1U << SYSCFG_PMC_I2C2_FMP_Pos)
 
#define SYSCFG_PMC_I2C2_FMP   SYSCFG_PMC_I2C2_FMP_Msk
 
#define SYSCFG_PMC_I2C3_FMP_Msk   (0x1U << SYSCFG_PMC_I2C3_FMP_Pos)
 
#define SYSCFG_PMC_I2C3_FMP   SYSCFG_PMC_I2C3_FMP_Msk
 
#define SYSCFG_PMC_I2C4_FMP_Msk   (0x1U << SYSCFG_PMC_I2C4_FMP_Pos)
 
#define SYSCFG_PMC_I2C4_FMP   SYSCFG_PMC_I2C4_FMP_Msk
 
#define SYSCFG_PMC_I2C_PB6_FMP_Msk   (0x1U << SYSCFG_PMC_I2C_PB6_FMP_Pos)
 
#define SYSCFG_PMC_I2C_PB6_FMP   SYSCFG_PMC_I2C_PB6_FMP_Msk
 
#define SYSCFG_PMC_I2C_PB7_FMP_Msk   (0x1U << SYSCFG_PMC_I2C_PB7_FMP_Pos)
 
#define SYSCFG_PMC_I2C_PB7_FMP   SYSCFG_PMC_I2C_PB7_FMP_Msk
 
#define SYSCFG_PMC_I2C_PB8_FMP_Msk   (0x1U << SYSCFG_PMC_I2C_PB8_FMP_Pos)
 
#define SYSCFG_PMC_I2C_PB8_FMP   SYSCFG_PMC_I2C_PB8_FMP_Msk
 
#define SYSCFG_PMC_I2C_PB9_FMP_Msk   (0x1U << SYSCFG_PMC_I2C_PB9_FMP_Pos)
 
#define SYSCFG_PMC_I2C_PB9_FMP   SYSCFG_PMC_I2C_PB9_FMP_Msk
 
#define SYSCFG_PMC_ADCxDC2_Msk   (0x7U << SYSCFG_PMC_ADCxDC2_Pos)
 
#define SYSCFG_PMC_ADCxDC2   SYSCFG_PMC_ADCxDC2_Msk
 
#define SYSCFG_PMC_ADC1DC2_Msk   (0x1U << SYSCFG_PMC_ADC1DC2_Pos)
 
#define SYSCFG_PMC_ADC1DC2   SYSCFG_PMC_ADC1DC2_Msk
 
#define SYSCFG_PMC_ADC2DC2_Msk   (0x1U << SYSCFG_PMC_ADC2DC2_Pos)
 
#define SYSCFG_PMC_ADC2DC2   SYSCFG_PMC_ADC2DC2_Msk
 
#define SYSCFG_PMC_ADC3DC2_Msk   (0x1U << SYSCFG_PMC_ADC3DC2_Pos)
 
#define SYSCFG_PMC_ADC3DC2   SYSCFG_PMC_ADC3DC2_Msk
 
#define SYSCFG_PMC_MII_RMII_SEL_Msk   (0x1U << SYSCFG_PMC_MII_RMII_SEL_Pos)
 
#define SYSCFG_PMC_MII_RMII_SEL   SYSCFG_PMC_MII_RMII_SEL_Msk
 
#define SYSCFG_EXTICR1_EXTI0_Msk   (0xFU << SYSCFG_EXTICR1_EXTI0_Pos)
 
#define SYSCFG_EXTICR1_EXTI0   SYSCFG_EXTICR1_EXTI0_Msk
 
#define SYSCFG_EXTICR1_EXTI1_Msk   (0xFU << SYSCFG_EXTICR1_EXTI1_Pos)
 
#define SYSCFG_EXTICR1_EXTI1   SYSCFG_EXTICR1_EXTI1_Msk
 
#define SYSCFG_EXTICR1_EXTI2_Msk   (0xFU << SYSCFG_EXTICR1_EXTI2_Pos)
 
#define SYSCFG_EXTICR1_EXTI2   SYSCFG_EXTICR1_EXTI2_Msk
 
#define SYSCFG_EXTICR1_EXTI3_Msk   (0xFU << SYSCFG_EXTICR1_EXTI3_Pos)
 
#define SYSCFG_EXTICR1_EXTI3   SYSCFG_EXTICR1_EXTI3_Msk
 
#define SYSCFG_EXTICR1_EXTI0_PA   0x0000U
 EXTI0 configuration. More...
 
#define SYSCFG_EXTICR1_EXTI0_PB   0x0001U
 
#define SYSCFG_EXTICR1_EXTI0_PC   0x0002U
 
#define SYSCFG_EXTICR1_EXTI0_PD   0x0003U
 
#define SYSCFG_EXTICR1_EXTI0_PE   0x0004U
 
#define SYSCFG_EXTICR1_EXTI0_PF   0x0005U
 
#define SYSCFG_EXTICR1_EXTI0_PG   0x0006U
 
#define SYSCFG_EXTICR1_EXTI0_PH   0x0007U
 
#define SYSCFG_EXTICR1_EXTI0_PI   0x0008U
 
#define SYSCFG_EXTICR1_EXTI0_PJ   0x0009U
 
#define SYSCFG_EXTICR1_EXTI0_PK   0x000AU
 
#define SYSCFG_EXTICR1_EXTI1_PA   0x0000U
 EXTI1 configuration. More...
 
#define SYSCFG_EXTICR1_EXTI1_PB   0x0010U
 
#define SYSCFG_EXTICR1_EXTI1_PC   0x0020U
 
#define SYSCFG_EXTICR1_EXTI1_PD   0x0030U
 
#define SYSCFG_EXTICR1_EXTI1_PE   0x0040U
 
#define SYSCFG_EXTICR1_EXTI1_PF   0x0050U
 
#define SYSCFG_EXTICR1_EXTI1_PG   0x0060U
 
#define SYSCFG_EXTICR1_EXTI1_PH   0x0070U
 
#define SYSCFG_EXTICR1_EXTI1_PI   0x0080U
 
#define SYSCFG_EXTICR1_EXTI1_PJ   0x0090U
 
#define SYSCFG_EXTICR1_EXTI1_PK   0x00A0U
 
#define SYSCFG_EXTICR1_EXTI2_PA   0x0000U
 EXTI2 configuration. More...
 
#define SYSCFG_EXTICR1_EXTI2_PB   0x0100U
 
#define SYSCFG_EXTICR1_EXTI2_PC   0x0200U
 
#define SYSCFG_EXTICR1_EXTI2_PD   0x0300U
 
#define SYSCFG_EXTICR1_EXTI2_PE   0x0400U
 
#define SYSCFG_EXTICR1_EXTI2_PF   0x0500U
 
#define SYSCFG_EXTICR1_EXTI2_PG   0x0600U
 
#define SYSCFG_EXTICR1_EXTI2_PH   0x0700U
 
#define SYSCFG_EXTICR1_EXTI2_PI   0x0800U
 
#define SYSCFG_EXTICR1_EXTI2_PJ   0x0900U
 
#define SYSCFG_EXTICR1_EXTI2_PK   0x0A00U
 
#define SYSCFG_EXTICR1_EXTI3_PA   0x0000U
 EXTI3 configuration. More...
 
#define SYSCFG_EXTICR1_EXTI3_PB   0x1000U
 
#define SYSCFG_EXTICR1_EXTI3_PC   0x2000U
 
#define SYSCFG_EXTICR1_EXTI3_PD   0x3000U
 
#define SYSCFG_EXTICR1_EXTI3_PE   0x4000U
 
#define SYSCFG_EXTICR1_EXTI3_PF   0x5000U
 
#define SYSCFG_EXTICR1_EXTI3_PG   0x6000U
 
#define SYSCFG_EXTICR1_EXTI3_PH   0x7000U
 
#define SYSCFG_EXTICR1_EXTI3_PI   0x8000U
 
#define SYSCFG_EXTICR1_EXTI3_PJ   0x9000U
 
#define SYSCFG_EXTICR1_EXTI3_PK   0xA000U
 
#define SYSCFG_EXTICR2_EXTI4_Msk   (0xFU << SYSCFG_EXTICR2_EXTI4_Pos)
 
#define SYSCFG_EXTICR2_EXTI4   SYSCFG_EXTICR2_EXTI4_Msk
 
#define SYSCFG_EXTICR2_EXTI5_Msk   (0xFU << SYSCFG_EXTICR2_EXTI5_Pos)
 
#define SYSCFG_EXTICR2_EXTI5   SYSCFG_EXTICR2_EXTI5_Msk
 
#define SYSCFG_EXTICR2_EXTI6_Msk   (0xFU << SYSCFG_EXTICR2_EXTI6_Pos)
 
#define SYSCFG_EXTICR2_EXTI6   SYSCFG_EXTICR2_EXTI6_Msk
 
#define SYSCFG_EXTICR2_EXTI7_Msk   (0xFU << SYSCFG_EXTICR2_EXTI7_Pos)
 
#define SYSCFG_EXTICR2_EXTI7   SYSCFG_EXTICR2_EXTI7_Msk
 
#define SYSCFG_EXTICR2_EXTI4_PA   0x0000U
 EXTI4 configuration. More...
 
#define SYSCFG_EXTICR2_EXTI4_PB   0x0001U
 
#define SYSCFG_EXTICR2_EXTI4_PC   0x0002U
 
#define SYSCFG_EXTICR2_EXTI4_PD   0x0003U
 
#define SYSCFG_EXTICR2_EXTI4_PE   0x0004U
 
#define SYSCFG_EXTICR2_EXTI4_PF   0x0005U
 
#define SYSCFG_EXTICR2_EXTI4_PG   0x0006U
 
#define SYSCFG_EXTICR2_EXTI4_PH   0x0007U
 
#define SYSCFG_EXTICR2_EXTI4_PI   0x0008U
 
#define SYSCFG_EXTICR2_EXTI4_PJ   0x0009U
 
#define SYSCFG_EXTICR2_EXTI4_PK   0x000AU
 
#define SYSCFG_EXTICR2_EXTI5_PA   0x0000U
 EXTI5 configuration. More...
 
#define SYSCFG_EXTICR2_EXTI5_PB   0x0010U
 
#define SYSCFG_EXTICR2_EXTI5_PC   0x0020U
 
#define SYSCFG_EXTICR2_EXTI5_PD   0x0030U
 
#define SYSCFG_EXTICR2_EXTI5_PE   0x0040U
 
#define SYSCFG_EXTICR2_EXTI5_PF   0x0050U
 
#define SYSCFG_EXTICR2_EXTI5_PG   0x0060U
 
#define SYSCFG_EXTICR2_EXTI5_PH   0x0070U
 
#define SYSCFG_EXTICR2_EXTI5_PI   0x0080U
 
#define SYSCFG_EXTICR2_EXTI5_PJ   0x0090U
 
#define SYSCFG_EXTICR2_EXTI5_PK   0x00A0U
 
#define SYSCFG_EXTICR2_EXTI6_PA   0x0000U
 EXTI6 configuration. More...
 
#define SYSCFG_EXTICR2_EXTI6_PB   0x0100U
 
#define SYSCFG_EXTICR2_EXTI6_PC   0x0200U
 
#define SYSCFG_EXTICR2_EXTI6_PD   0x0300U
 
#define SYSCFG_EXTICR2_EXTI6_PE   0x0400U
 
#define SYSCFG_EXTICR2_EXTI6_PF   0x0500U
 
#define SYSCFG_EXTICR2_EXTI6_PG   0x0600U
 
#define SYSCFG_EXTICR2_EXTI6_PH   0x0700U
 
#define SYSCFG_EXTICR2_EXTI6_PI   0x0800U
 
#define SYSCFG_EXTICR2_EXTI6_PJ   0x0900U
 
#define SYSCFG_EXTICR2_EXTI6_PK   0x0A00U
 
#define SYSCFG_EXTICR2_EXTI7_PA   0x0000U
 EXTI7 configuration. More...
 
#define SYSCFG_EXTICR2_EXTI7_PB   0x1000U
 
#define SYSCFG_EXTICR2_EXTI7_PC   0x2000U
 
#define SYSCFG_EXTICR2_EXTI7_PD   0x3000U
 
#define SYSCFG_EXTICR2_EXTI7_PE   0x4000U
 
#define SYSCFG_EXTICR2_EXTI7_PF   0x5000U
 
#define SYSCFG_EXTICR2_EXTI7_PG   0x6000U
 
#define SYSCFG_EXTICR2_EXTI7_PH   0x7000U
 
#define SYSCFG_EXTICR2_EXTI7_PI   0x8000U
 
#define SYSCFG_EXTICR2_EXTI7_PJ   0x9000U
 
#define SYSCFG_EXTICR2_EXTI7_PK   0xA000U
 
#define SYSCFG_EXTICR3_EXTI8_Msk   (0xFU << SYSCFG_EXTICR3_EXTI8_Pos)
 
#define SYSCFG_EXTICR3_EXTI8   SYSCFG_EXTICR3_EXTI8_Msk
 
#define SYSCFG_EXTICR3_EXTI9_Msk   (0xFU << SYSCFG_EXTICR3_EXTI9_Pos)
 
#define SYSCFG_EXTICR3_EXTI9   SYSCFG_EXTICR3_EXTI9_Msk
 
#define SYSCFG_EXTICR3_EXTI10_Msk   (0xFU << SYSCFG_EXTICR3_EXTI10_Pos)
 
#define SYSCFG_EXTICR3_EXTI10   SYSCFG_EXTICR3_EXTI10_Msk
 
#define SYSCFG_EXTICR3_EXTI11_Msk   (0xFU << SYSCFG_EXTICR3_EXTI11_Pos)
 
#define SYSCFG_EXTICR3_EXTI11   SYSCFG_EXTICR3_EXTI11_Msk
 
#define SYSCFG_EXTICR3_EXTI8_PA   0x0000U
 EXTI8 configuration. More...
 
#define SYSCFG_EXTICR3_EXTI8_PB   0x0001U
 
#define SYSCFG_EXTICR3_EXTI8_PC   0x0002U
 
#define SYSCFG_EXTICR3_EXTI8_PD   0x0003U
 
#define SYSCFG_EXTICR3_EXTI8_PE   0x0004U
 
#define SYSCFG_EXTICR3_EXTI8_PF   0x0005U
 
#define SYSCFG_EXTICR3_EXTI8_PG   0x0006U
 
#define SYSCFG_EXTICR3_EXTI8_PH   0x0007U
 
#define SYSCFG_EXTICR3_EXTI8_PI   0x0008U
 
#define SYSCFG_EXTICR3_EXTI8_PJ   0x0009U
 
#define SYSCFG_EXTICR3_EXTI9_PA   0x0000U
 EXTI9 configuration. More...
 
#define SYSCFG_EXTICR3_EXTI9_PB   0x0010U
 
#define SYSCFG_EXTICR3_EXTI9_PC   0x0020U
 
#define SYSCFG_EXTICR3_EXTI9_PD   0x0030U
 
#define SYSCFG_EXTICR3_EXTI9_PE   0x0040U
 
#define SYSCFG_EXTICR3_EXTI9_PF   0x0050U
 
#define SYSCFG_EXTICR3_EXTI9_PG   0x0060U
 
#define SYSCFG_EXTICR3_EXTI9_PH   0x0070U
 
#define SYSCFG_EXTICR3_EXTI9_PI   0x0080U
 
#define SYSCFG_EXTICR3_EXTI9_PJ   0x0090U
 
#define SYSCFG_EXTICR3_EXTI10_PA   0x0000U
 EXTI10 configuration. More...
 
#define SYSCFG_EXTICR3_EXTI10_PB   0x0100U
 
#define SYSCFG_EXTICR3_EXTI10_PC   0x0200U
 
#define SYSCFG_EXTICR3_EXTI10_PD   0x0300U
 
#define SYSCFG_EXTICR3_EXTI10_PE   0x0400U
 
#define SYSCFG_EXTICR3_EXTI10_PF   0x0500U
 
#define SYSCFG_EXTICR3_EXTI10_PG   0x0600U
 
#define SYSCFG_EXTICR3_EXTI10_PH   0x0700U
 
#define SYSCFG_EXTICR3_EXTI10_PI   0x0800U
 
#define SYSCFG_EXTICR3_EXTI10_PJ   0x0900U
 
#define SYSCFG_EXTICR3_EXTI11_PA   0x0000U
 EXTI11 configuration. More...
 
#define SYSCFG_EXTICR3_EXTI11_PB   0x1000U
 
#define SYSCFG_EXTICR3_EXTI11_PC   0x2000U
 
#define SYSCFG_EXTICR3_EXTI11_PD   0x3000U
 
#define SYSCFG_EXTICR3_EXTI11_PE   0x4000U
 
#define SYSCFG_EXTICR3_EXTI11_PF   0x5000U
 
#define SYSCFG_EXTICR3_EXTI11_PG   0x6000U
 
#define SYSCFG_EXTICR3_EXTI11_PH   0x7000U
 
#define SYSCFG_EXTICR3_EXTI11_PI   0x8000U
 
#define SYSCFG_EXTICR3_EXTI11_PJ   0x9000U
 
#define SYSCFG_EXTICR4_EXTI12_Msk   (0xFU << SYSCFG_EXTICR4_EXTI12_Pos)
 
#define SYSCFG_EXTICR4_EXTI12   SYSCFG_EXTICR4_EXTI12_Msk
 
#define SYSCFG_EXTICR4_EXTI13_Msk   (0xFU << SYSCFG_EXTICR4_EXTI13_Pos)
 
#define SYSCFG_EXTICR4_EXTI13   SYSCFG_EXTICR4_EXTI13_Msk
 
#define SYSCFG_EXTICR4_EXTI14_Msk   (0xFU << SYSCFG_EXTICR4_EXTI14_Pos)
 
#define SYSCFG_EXTICR4_EXTI14   SYSCFG_EXTICR4_EXTI14_Msk
 
#define SYSCFG_EXTICR4_EXTI15_Msk   (0xFU << SYSCFG_EXTICR4_EXTI15_Pos)
 
#define SYSCFG_EXTICR4_EXTI15   SYSCFG_EXTICR4_EXTI15_Msk
 
#define SYSCFG_EXTICR4_EXTI12_PA   0x0000U
 EXTI12 configuration. More...
 
#define SYSCFG_EXTICR4_EXTI12_PB   0x0001U
 
#define SYSCFG_EXTICR4_EXTI12_PC   0x0002U
 
#define SYSCFG_EXTICR4_EXTI12_PD   0x0003U
 
#define SYSCFG_EXTICR4_EXTI12_PE   0x0004U
 
#define SYSCFG_EXTICR4_EXTI12_PF   0x0005U
 
#define SYSCFG_EXTICR4_EXTI12_PG   0x0006U
 
#define SYSCFG_EXTICR4_EXTI12_PH   0x0007U
 
#define SYSCFG_EXTICR4_EXTI12_PI   0x0008U
 
#define SYSCFG_EXTICR4_EXTI12_PJ   0x0009U
 
#define SYSCFG_EXTICR4_EXTI13_PA   0x0000U
 EXTI13 configuration. More...
 
#define SYSCFG_EXTICR4_EXTI13_PB   0x0010U
 
#define SYSCFG_EXTICR4_EXTI13_PC   0x0020U
 
#define SYSCFG_EXTICR4_EXTI13_PD   0x0030U
 
#define SYSCFG_EXTICR4_EXTI13_PE   0x0040U
 
#define SYSCFG_EXTICR4_EXTI13_PF   0x0050U
 
#define SYSCFG_EXTICR4_EXTI13_PG   0x0060U
 
#define SYSCFG_EXTICR4_EXTI13_PH   0x0070U
 
#define SYSCFG_EXTICR4_EXTI13_PI   0x0080U
 
#define SYSCFG_EXTICR4_EXTI13_PJ   0x0090U
 
#define SYSCFG_EXTICR4_EXTI14_PA   0x0000U
 EXTI14 configuration. More...
 
#define SYSCFG_EXTICR4_EXTI14_PB   0x0100U
 
#define SYSCFG_EXTICR4_EXTI14_PC   0x0200U
 
#define SYSCFG_EXTICR4_EXTI14_PD   0x0300U
 
#define SYSCFG_EXTICR4_EXTI14_PE   0x0400U
 
#define SYSCFG_EXTICR4_EXTI14_PF   0x0500U
 
#define SYSCFG_EXTICR4_EXTI14_PG   0x0600U
 
#define SYSCFG_EXTICR4_EXTI14_PH   0x0700U
 
#define SYSCFG_EXTICR4_EXTI14_PI   0x0800U
 
#define SYSCFG_EXTICR4_EXTI14_PJ   0x0900U
 
#define SYSCFG_EXTICR4_EXTI15_PA   0x0000U
 EXTI15 configuration. More...
 
#define SYSCFG_EXTICR4_EXTI15_PB   0x1000U
 
#define SYSCFG_EXTICR4_EXTI15_PC   0x2000U
 
#define SYSCFG_EXTICR4_EXTI15_PD   0x3000U
 
#define SYSCFG_EXTICR4_EXTI15_PE   0x4000U
 
#define SYSCFG_EXTICR4_EXTI15_PF   0x5000U
 
#define SYSCFG_EXTICR4_EXTI15_PG   0x6000U
 
#define SYSCFG_EXTICR4_EXTI15_PH   0x7000U
 
#define SYSCFG_EXTICR4_EXTI15_PI   0x8000U
 
#define SYSCFG_EXTICR4_EXTI15_PJ   0x9000U
 
#define SYSCFG_CBR_CLL_Msk   (0x1U << SYSCFG_CBR_CLL_Pos)
 
#define SYSCFG_CBR_CLL   SYSCFG_CBR_CLL_Msk
 
#define SYSCFG_CBR_PVDL_Msk   (0x1U << SYSCFG_CBR_PVDL_Pos)
 
#define SYSCFG_CBR_PVDL   SYSCFG_CBR_PVDL_Msk
 
#define SYSCFG_CMPCR_CMP_PD_Msk   (0x1U << SYSCFG_CMPCR_CMP_PD_Pos)
 
#define SYSCFG_CMPCR_CMP_PD   SYSCFG_CMPCR_CMP_PD_Msk
 
#define SYSCFG_CMPCR_READY_Msk   (0x1U << SYSCFG_CMPCR_READY_Pos)
 
#define SYSCFG_CMPCR_READY   SYSCFG_CMPCR_READY_Msk
 
#define TIM_BREAK_INPUT_SUPPORT
 
#define TIM_CR1_CEN_Msk   (0x1U << TIM_CR1_CEN_Pos)
 
#define TIM_CR1_CEN   TIM_CR1_CEN_Msk
 
#define TIM_CR1_UDIS_Msk   (0x1U << TIM_CR1_UDIS_Pos)
 
#define TIM_CR1_UDIS   TIM_CR1_UDIS_Msk
 
#define TIM_CR1_URS_Msk   (0x1U << TIM_CR1_URS_Pos)
 
#define TIM_CR1_URS   TIM_CR1_URS_Msk
 
#define TIM_CR1_OPM_Msk   (0x1U << TIM_CR1_OPM_Pos)
 
#define TIM_CR1_OPM   TIM_CR1_OPM_Msk
 
#define TIM_CR1_DIR_Msk   (0x1U << TIM_CR1_DIR_Pos)
 
#define TIM_CR1_DIR   TIM_CR1_DIR_Msk
 
#define TIM_CR1_CMS_Msk   (0x3U << TIM_CR1_CMS_Pos)
 
#define TIM_CR1_CMS   TIM_CR1_CMS_Msk
 
#define TIM_CR1_CMS_0   (0x1U << TIM_CR1_CMS_Pos)
 
#define TIM_CR1_CMS_1   (0x2U << TIM_CR1_CMS_Pos)
 
#define TIM_CR1_ARPE_Msk   (0x1U << TIM_CR1_ARPE_Pos)
 
#define TIM_CR1_ARPE   TIM_CR1_ARPE_Msk
 
#define TIM_CR1_CKD_Msk   (0x3U << TIM_CR1_CKD_Pos)
 
#define TIM_CR1_CKD   TIM_CR1_CKD_Msk
 
#define TIM_CR1_CKD_0   (0x1U << TIM_CR1_CKD_Pos)
 
#define TIM_CR1_CKD_1   (0x2U << TIM_CR1_CKD_Pos)
 
#define TIM_CR1_UIFREMAP_Msk   (0x1U << TIM_CR1_UIFREMAP_Pos)
 
#define TIM_CR1_UIFREMAP   TIM_CR1_UIFREMAP_Msk
 
#define TIM_CR2_CCPC_Msk   (0x1U << TIM_CR2_CCPC_Pos)
 
#define TIM_CR2_CCPC   TIM_CR2_CCPC_Msk
 
#define TIM_CR2_CCUS_Msk   (0x1U << TIM_CR2_CCUS_Pos)
 
#define TIM_CR2_CCUS   TIM_CR2_CCUS_Msk
 
#define TIM_CR2_CCDS_Msk   (0x1U << TIM_CR2_CCDS_Pos)
 
#define TIM_CR2_CCDS   TIM_CR2_CCDS_Msk
 
#define TIM_CR2_OIS5_Msk   (0x1U << TIM_CR2_OIS5_Pos)
 
#define TIM_CR2_OIS5   TIM_CR2_OIS5_Msk
 
#define TIM_CR2_OIS6_Msk   (0x1U << TIM_CR2_OIS6_Pos)
 
#define TIM_CR2_OIS6   TIM_CR2_OIS6_Msk
 
#define TIM_CR2_MMS_Msk   (0x7U << TIM_CR2_MMS_Pos)
 
#define TIM_CR2_MMS   TIM_CR2_MMS_Msk
 
#define TIM_CR2_MMS_0   (0x1U << TIM_CR2_MMS_Pos)
 
#define TIM_CR2_MMS_1   (0x2U << TIM_CR2_MMS_Pos)
 
#define TIM_CR2_MMS_2   (0x4U << TIM_CR2_MMS_Pos)
 
#define TIM_CR2_MMS2_Msk   (0xFU << TIM_CR2_MMS2_Pos)
 
#define TIM_CR2_MMS2   TIM_CR2_MMS2_Msk
 
#define TIM_CR2_MMS2_0   (0x1U << TIM_CR2_MMS2_Pos)
 
#define TIM_CR2_MMS2_1   (0x2U << TIM_CR2_MMS2_Pos)
 
#define TIM_CR2_MMS2_2   (0x4U << TIM_CR2_MMS2_Pos)
 
#define TIM_CR2_MMS2_3   (0x8U << TIM_CR2_MMS2_Pos)
 
#define TIM_CR2_TI1S_Msk   (0x1U << TIM_CR2_TI1S_Pos)
 
#define TIM_CR2_TI1S   TIM_CR2_TI1S_Msk
 
#define TIM_CR2_OIS1_Msk   (0x1U << TIM_CR2_OIS1_Pos)
 
#define TIM_CR2_OIS1   TIM_CR2_OIS1_Msk
 
#define TIM_CR2_OIS1N_Msk   (0x1U << TIM_CR2_OIS1N_Pos)
 
#define TIM_CR2_OIS1N   TIM_CR2_OIS1N_Msk
 
#define TIM_CR2_OIS2_Msk   (0x1U << TIM_CR2_OIS2_Pos)
 
#define TIM_CR2_OIS2   TIM_CR2_OIS2_Msk
 
#define TIM_CR2_OIS2N_Msk   (0x1U << TIM_CR2_OIS2N_Pos)
 
#define TIM_CR2_OIS2N   TIM_CR2_OIS2N_Msk
 
#define TIM_CR2_OIS3_Msk   (0x1U << TIM_CR2_OIS3_Pos)
 
#define TIM_CR2_OIS3   TIM_CR2_OIS3_Msk
 
#define TIM_CR2_OIS3N_Msk   (0x1U << TIM_CR2_OIS3N_Pos)
 
#define TIM_CR2_OIS3N   TIM_CR2_OIS3N_Msk
 
#define TIM_CR2_OIS4_Msk   (0x1U << TIM_CR2_OIS4_Pos)
 
#define TIM_CR2_OIS4   TIM_CR2_OIS4_Msk
 
#define TIM_SMCR_SMS_Msk   (0x10007U << TIM_SMCR_SMS_Pos)
 
#define TIM_SMCR_SMS   TIM_SMCR_SMS_Msk
 
#define TIM_SMCR_SMS_0   (0x00001U << TIM_SMCR_SMS_Pos)
 
#define TIM_SMCR_SMS_1   (0x00002U << TIM_SMCR_SMS_Pos)
 
#define TIM_SMCR_SMS_2   (0x00004U << TIM_SMCR_SMS_Pos)
 
#define TIM_SMCR_SMS_3   (0x10000U << TIM_SMCR_SMS_Pos)
 
#define TIM_SMCR_TS_Msk   (0x7U << TIM_SMCR_TS_Pos)
 
#define TIM_SMCR_TS   TIM_SMCR_TS_Msk
 
#define TIM_SMCR_TS_0   (0x1U << TIM_SMCR_TS_Pos)
 
#define TIM_SMCR_TS_1   (0x2U << TIM_SMCR_TS_Pos)
 
#define TIM_SMCR_TS_2   (0x4U << TIM_SMCR_TS_Pos)
 
#define TIM_SMCR_MSM_Msk   (0x1U << TIM_SMCR_MSM_Pos)
 
#define TIM_SMCR_MSM   TIM_SMCR_MSM_Msk
 
#define TIM_SMCR_ETF_Msk   (0xFU << TIM_SMCR_ETF_Pos)
 
#define TIM_SMCR_ETF   TIM_SMCR_ETF_Msk
 
#define TIM_SMCR_ETF_0   (0x1U << TIM_SMCR_ETF_Pos)
 
#define TIM_SMCR_ETF_1   (0x2U << TIM_SMCR_ETF_Pos)
 
#define TIM_SMCR_ETF_2   (0x4U << TIM_SMCR_ETF_Pos)
 
#define TIM_SMCR_ETF_3   (0x8U << TIM_SMCR_ETF_Pos)
 
#define TIM_SMCR_ETPS_Msk   (0x3U << TIM_SMCR_ETPS_Pos)
 
#define TIM_SMCR_ETPS   TIM_SMCR_ETPS_Msk
 
#define TIM_SMCR_ETPS_0   (0x1U << TIM_SMCR_ETPS_Pos)
 
#define TIM_SMCR_ETPS_1   (0x2U << TIM_SMCR_ETPS_Pos)
 
#define TIM_SMCR_ECE_Msk   (0x1U << TIM_SMCR_ECE_Pos)
 
#define TIM_SMCR_ECE   TIM_SMCR_ECE_Msk
 
#define TIM_SMCR_ETP_Msk   (0x1U << TIM_SMCR_ETP_Pos)
 
#define TIM_SMCR_ETP   TIM_SMCR_ETP_Msk
 
#define TIM_DIER_UIE_Msk   (0x1U << TIM_DIER_UIE_Pos)
 
#define TIM_DIER_UIE   TIM_DIER_UIE_Msk
 
#define TIM_DIER_CC1IE_Msk   (0x1U << TIM_DIER_CC1IE_Pos)
 
#define TIM_DIER_CC1IE   TIM_DIER_CC1IE_Msk
 
#define TIM_DIER_CC2IE_Msk   (0x1U << TIM_DIER_CC2IE_Pos)
 
#define TIM_DIER_CC2IE   TIM_DIER_CC2IE_Msk
 
#define TIM_DIER_CC3IE_Msk   (0x1U << TIM_DIER_CC3IE_Pos)
 
#define TIM_DIER_CC3IE   TIM_DIER_CC3IE_Msk
 
#define TIM_DIER_CC4IE_Msk   (0x1U << TIM_DIER_CC4IE_Pos)
 
#define TIM_DIER_CC4IE   TIM_DIER_CC4IE_Msk
 
#define TIM_DIER_COMIE_Msk   (0x1U << TIM_DIER_COMIE_Pos)
 
#define TIM_DIER_COMIE   TIM_DIER_COMIE_Msk
 
#define TIM_DIER_TIE_Msk   (0x1U << TIM_DIER_TIE_Pos)
 
#define TIM_DIER_TIE   TIM_DIER_TIE_Msk
 
#define TIM_DIER_BIE_Msk   (0x1U << TIM_DIER_BIE_Pos)
 
#define TIM_DIER_BIE   TIM_DIER_BIE_Msk
 
#define TIM_DIER_UDE_Msk   (0x1U << TIM_DIER_UDE_Pos)
 
#define TIM_DIER_UDE   TIM_DIER_UDE_Msk
 
#define TIM_DIER_CC1DE_Msk   (0x1U << TIM_DIER_CC1DE_Pos)
 
#define TIM_DIER_CC1DE   TIM_DIER_CC1DE_Msk
 
#define TIM_DIER_CC2DE_Msk   (0x1U << TIM_DIER_CC2DE_Pos)
 
#define TIM_DIER_CC2DE   TIM_DIER_CC2DE_Msk
 
#define TIM_DIER_CC3DE_Msk   (0x1U << TIM_DIER_CC3DE_Pos)
 
#define TIM_DIER_CC3DE   TIM_DIER_CC3DE_Msk
 
#define TIM_DIER_CC4DE_Msk   (0x1U << TIM_DIER_CC4DE_Pos)
 
#define TIM_DIER_CC4DE   TIM_DIER_CC4DE_Msk
 
#define TIM_DIER_COMDE_Msk   (0x1U << TIM_DIER_COMDE_Pos)
 
#define TIM_DIER_COMDE   TIM_DIER_COMDE_Msk
 
#define TIM_DIER_TDE_Msk   (0x1U << TIM_DIER_TDE_Pos)
 
#define TIM_DIER_TDE   TIM_DIER_TDE_Msk
 
#define TIM_SR_UIF_Msk   (0x1U << TIM_SR_UIF_Pos)
 
#define TIM_SR_UIF   TIM_SR_UIF_Msk
 
#define TIM_SR_CC1IF_Msk   (0x1U << TIM_SR_CC1IF_Pos)
 
#define TIM_SR_CC1IF   TIM_SR_CC1IF_Msk
 
#define TIM_SR_CC2IF_Msk   (0x1U << TIM_SR_CC2IF_Pos)
 
#define TIM_SR_CC2IF   TIM_SR_CC2IF_Msk
 
#define TIM_SR_CC3IF_Msk   (0x1U << TIM_SR_CC3IF_Pos)
 
#define TIM_SR_CC3IF   TIM_SR_CC3IF_Msk
 
#define TIM_SR_CC4IF_Msk   (0x1U << TIM_SR_CC4IF_Pos)
 
#define TIM_SR_CC4IF   TIM_SR_CC4IF_Msk
 
#define TIM_SR_COMIF_Msk   (0x1U << TIM_SR_COMIF_Pos)
 
#define TIM_SR_COMIF   TIM_SR_COMIF_Msk
 
#define TIM_SR_TIF_Msk   (0x1U << TIM_SR_TIF_Pos)
 
#define TIM_SR_TIF   TIM_SR_TIF_Msk
 
#define TIM_SR_BIF_Msk   (0x1U << TIM_SR_BIF_Pos)
 
#define TIM_SR_BIF   TIM_SR_BIF_Msk
 
#define TIM_SR_B2IF_Msk   (0x1U << TIM_SR_B2IF_Pos)
 
#define TIM_SR_B2IF   TIM_SR_B2IF_Msk
 
#define TIM_SR_CC1OF_Msk   (0x1U << TIM_SR_CC1OF_Pos)
 
#define TIM_SR_CC1OF   TIM_SR_CC1OF_Msk
 
#define TIM_SR_CC2OF_Msk   (0x1U << TIM_SR_CC2OF_Pos)
 
#define TIM_SR_CC2OF   TIM_SR_CC2OF_Msk
 
#define TIM_SR_CC3OF_Msk   (0x1U << TIM_SR_CC3OF_Pos)
 
#define TIM_SR_CC3OF   TIM_SR_CC3OF_Msk
 
#define TIM_SR_CC4OF_Msk   (0x1U << TIM_SR_CC4OF_Pos)
 
#define TIM_SR_CC4OF   TIM_SR_CC4OF_Msk
 
#define TIM_SR_SBIF_Msk   (0x1U << TIM_SR_SBIF_Pos)
 
#define TIM_SR_SBIF   TIM_SR_SBIF_Msk
 
#define TIM_SR_CC5IF_Msk   (0x1U << TIM_SR_CC5IF_Pos)
 
#define TIM_SR_CC5IF   TIM_SR_CC5IF_Msk
 
#define TIM_SR_CC6IF_Msk   (0x1U << TIM_SR_CC6IF_Pos)
 
#define TIM_SR_CC6IF   TIM_SR_CC6IF_Msk
 
#define TIM_EGR_UG_Msk   (0x1U << TIM_EGR_UG_Pos)
 
#define TIM_EGR_UG   TIM_EGR_UG_Msk
 
#define TIM_EGR_CC1G_Msk   (0x1U << TIM_EGR_CC1G_Pos)
 
#define TIM_EGR_CC1G   TIM_EGR_CC1G_Msk
 
#define TIM_EGR_CC2G_Msk   (0x1U << TIM_EGR_CC2G_Pos)
 
#define TIM_EGR_CC2G   TIM_EGR_CC2G_Msk
 
#define TIM_EGR_CC3G_Msk   (0x1U << TIM_EGR_CC3G_Pos)
 
#define TIM_EGR_CC3G   TIM_EGR_CC3G_Msk
 
#define TIM_EGR_CC4G_Msk   (0x1U << TIM_EGR_CC4G_Pos)
 
#define TIM_EGR_CC4G   TIM_EGR_CC4G_Msk
 
#define TIM_EGR_COMG_Msk   (0x1U << TIM_EGR_COMG_Pos)
 
#define TIM_EGR_COMG   TIM_EGR_COMG_Msk
 
#define TIM_EGR_TG_Msk   (0x1U << TIM_EGR_TG_Pos)
 
#define TIM_EGR_TG   TIM_EGR_TG_Msk
 
#define TIM_EGR_BG_Msk   (0x1U << TIM_EGR_BG_Pos)
 
#define TIM_EGR_BG   TIM_EGR_BG_Msk
 
#define TIM_EGR_B2G_Msk   (0x1U << TIM_EGR_B2G_Pos)
 
#define TIM_EGR_B2G   TIM_EGR_B2G_Msk
 
#define TIM_CCMR1_CC1S_Msk   (0x3U << TIM_CCMR1_CC1S_Pos)
 
#define TIM_CCMR1_CC1S   TIM_CCMR1_CC1S_Msk
 
#define TIM_CCMR1_CC1S_0   (0x1U << TIM_CCMR1_CC1S_Pos)
 
#define TIM_CCMR1_CC1S_1   (0x2U << TIM_CCMR1_CC1S_Pos)
 
#define TIM_CCMR1_OC1FE_Msk   (0x1U << TIM_CCMR1_OC1FE_Pos)
 
#define TIM_CCMR1_OC1FE   TIM_CCMR1_OC1FE_Msk
 
#define TIM_CCMR1_OC1PE_Msk   (0x1U << TIM_CCMR1_OC1PE_Pos)
 
#define TIM_CCMR1_OC1PE   TIM_CCMR1_OC1PE_Msk
 
#define TIM_CCMR1_OC1M_Msk   (0x1007U << TIM_CCMR1_OC1M_Pos)
 
#define TIM_CCMR1_OC1M   TIM_CCMR1_OC1M_Msk
 
#define TIM_CCMR1_OC1M_0   (0x0001U << TIM_CCMR1_OC1M_Pos)
 
#define TIM_CCMR1_OC1M_1   (0x0002U << TIM_CCMR1_OC1M_Pos)
 
#define TIM_CCMR1_OC1M_2   (0x0004U << TIM_CCMR1_OC1M_Pos)
 
#define TIM_CCMR1_OC1M_3   (0x1000U << TIM_CCMR1_OC1M_Pos)
 
#define TIM_CCMR1_OC1CE_Msk   (0x1U << TIM_CCMR1_OC1CE_Pos)
 
#define TIM_CCMR1_OC1CE   TIM_CCMR1_OC1CE_Msk
 
#define TIM_CCMR1_CC2S_Msk   (0x3U << TIM_CCMR1_CC2S_Pos)
 
#define TIM_CCMR1_CC2S   TIM_CCMR1_CC2S_Msk
 
#define TIM_CCMR1_CC2S_0   (0x1U << TIM_CCMR1_CC2S_Pos)
 
#define TIM_CCMR1_CC2S_1   (0x2U << TIM_CCMR1_CC2S_Pos)
 
#define TIM_CCMR1_OC2FE_Msk   (0x1U << TIM_CCMR1_OC2FE_Pos)
 
#define TIM_CCMR1_OC2FE   TIM_CCMR1_OC2FE_Msk
 
#define TIM_CCMR1_OC2PE_Msk   (0x1U << TIM_CCMR1_OC2PE_Pos)
 
#define TIM_CCMR1_OC2PE   TIM_CCMR1_OC2PE_Msk
 
#define TIM_CCMR1_OC2M_Msk   (0x1007U << TIM_CCMR1_OC2M_Pos)
 
#define TIM_CCMR1_OC2M   TIM_CCMR1_OC2M_Msk
 
#define TIM_CCMR1_OC2M_0   (0x0001U << TIM_CCMR1_OC2M_Pos)
 
#define TIM_CCMR1_OC2M_1   (0x0002U << TIM_CCMR1_OC2M_Pos)
 
#define TIM_CCMR1_OC2M_2   (0x0004U << TIM_CCMR1_OC2M_Pos)
 
#define TIM_CCMR1_OC2M_3   (0x1000U << TIM_CCMR1_OC2M_Pos)
 
#define TIM_CCMR1_OC2CE_Msk   (0x1U << TIM_CCMR1_OC2CE_Pos)
 
#define TIM_CCMR1_OC2CE   TIM_CCMR1_OC2CE_Msk
 
#define TIM_CCMR1_IC1PSC_Msk   (0x3U << TIM_CCMR1_IC1PSC_Pos)
 
#define TIM_CCMR1_IC1PSC   TIM_CCMR1_IC1PSC_Msk
 
#define TIM_CCMR1_IC1PSC_0   (0x1U << TIM_CCMR1_IC1PSC_Pos)
 
#define TIM_CCMR1_IC1PSC_1   (0x2U << TIM_CCMR1_IC1PSC_Pos)
 
#define TIM_CCMR1_IC1F_Msk   (0xFU << TIM_CCMR1_IC1F_Pos)
 
#define TIM_CCMR1_IC1F   TIM_CCMR1_IC1F_Msk
 
#define TIM_CCMR1_IC1F_0   (0x1U << TIM_CCMR1_IC1F_Pos)
 
#define TIM_CCMR1_IC1F_1   (0x2U << TIM_CCMR1_IC1F_Pos)
 
#define TIM_CCMR1_IC1F_2   (0x4U << TIM_CCMR1_IC1F_Pos)
 
#define TIM_CCMR1_IC1F_3   (0x8U << TIM_CCMR1_IC1F_Pos)
 
#define TIM_CCMR1_IC2PSC_Msk   (0x3U << TIM_CCMR1_IC2PSC_Pos)
 
#define TIM_CCMR1_IC2PSC   TIM_CCMR1_IC2PSC_Msk
 
#define TIM_CCMR1_IC2PSC_0   (0x1U << TIM_CCMR1_IC2PSC_Pos)
 
#define TIM_CCMR1_IC2PSC_1   (0x2U << TIM_CCMR1_IC2PSC_Pos)
 
#define TIM_CCMR1_IC2F_Msk   (0xFU << TIM_CCMR1_IC2F_Pos)
 
#define TIM_CCMR1_IC2F   TIM_CCMR1_IC2F_Msk
 
#define TIM_CCMR1_IC2F_0   (0x1U << TIM_CCMR1_IC2F_Pos)
 
#define TIM_CCMR1_IC2F_1   (0x2U << TIM_CCMR1_IC2F_Pos)
 
#define TIM_CCMR1_IC2F_2   (0x4U << TIM_CCMR1_IC2F_Pos)
 
#define TIM_CCMR1_IC2F_3   (0x8U << TIM_CCMR1_IC2F_Pos)
 
#define TIM_CCMR2_CC3S_Msk   (0x3U << TIM_CCMR2_CC3S_Pos)
 
#define TIM_CCMR2_CC3S   TIM_CCMR2_CC3S_Msk
 
#define TIM_CCMR2_CC3S_0   (0x1U << TIM_CCMR2_CC3S_Pos)
 
#define TIM_CCMR2_CC3S_1   (0x2U << TIM_CCMR2_CC3S_Pos)
 
#define TIM_CCMR2_OC3FE_Msk   (0x1U << TIM_CCMR2_OC3FE_Pos)
 
#define TIM_CCMR2_OC3FE   TIM_CCMR2_OC3FE_Msk
 
#define TIM_CCMR2_OC3PE_Msk   (0x1U << TIM_CCMR2_OC3PE_Pos)
 
#define TIM_CCMR2_OC3PE   TIM_CCMR2_OC3PE_Msk
 
#define TIM_CCMR2_OC3M_Msk   (0x1007U << TIM_CCMR2_OC3M_Pos)
 
#define TIM_CCMR2_OC3M   TIM_CCMR2_OC3M_Msk
 
#define TIM_CCMR2_OC3M_0   (0x0001U << TIM_CCMR2_OC3M_Pos)
 
#define TIM_CCMR2_OC3M_1   (0x0002U << TIM_CCMR2_OC3M_Pos)
 
#define TIM_CCMR2_OC3M_2   (0x0004U << TIM_CCMR2_OC3M_Pos)
 
#define TIM_CCMR2_OC3M_3   (0x1000U << TIM_CCMR2_OC3M_Pos)
 
#define TIM_CCMR2_OC3CE_Msk   (0x1U << TIM_CCMR2_OC3CE_Pos)
 
#define TIM_CCMR2_OC3CE   TIM_CCMR2_OC3CE_Msk
 
#define TIM_CCMR2_CC4S_Msk   (0x3U << TIM_CCMR2_CC4S_Pos)
 
#define TIM_CCMR2_CC4S   TIM_CCMR2_CC4S_Msk
 
#define TIM_CCMR2_CC4S_0   (0x1U << TIM_CCMR2_CC4S_Pos)
 
#define TIM_CCMR2_CC4S_1   (0x2U << TIM_CCMR2_CC4S_Pos)
 
#define TIM_CCMR2_OC4FE_Msk   (0x1U << TIM_CCMR2_OC4FE_Pos)
 
#define TIM_CCMR2_OC4FE   TIM_CCMR2_OC4FE_Msk
 
#define TIM_CCMR2_OC4PE_Msk   (0x1U << TIM_CCMR2_OC4PE_Pos)
 
#define TIM_CCMR2_OC4PE   TIM_CCMR2_OC4PE_Msk
 
#define TIM_CCMR2_OC4M_Msk   (0x1007U << TIM_CCMR2_OC4M_Pos)
 
#define TIM_CCMR2_OC4M   TIM_CCMR2_OC4M_Msk
 
#define TIM_CCMR2_OC4M_0   (0x0001U << TIM_CCMR2_OC4M_Pos)
 
#define TIM_CCMR2_OC4M_1   (0x0002U << TIM_CCMR2_OC4M_Pos)
 
#define TIM_CCMR2_OC4M_2   (0x0004U << TIM_CCMR2_OC4M_Pos)
 
#define TIM_CCMR2_OC4M_3   (0x1000U << TIM_CCMR2_OC4M_Pos)
 
#define TIM_CCMR2_OC4CE_Msk   (0x1U << TIM_CCMR2_OC4CE_Pos)
 
#define TIM_CCMR2_OC4CE   TIM_CCMR2_OC4CE_Msk
 
#define TIM_CCMR2_IC3PSC_Msk   (0x3U << TIM_CCMR2_IC3PSC_Pos)
 
#define TIM_CCMR2_IC3PSC   TIM_CCMR2_IC3PSC_Msk
 
#define TIM_CCMR2_IC3PSC_0   (0x1U << TIM_CCMR2_IC3PSC_Pos)
 
#define TIM_CCMR2_IC3PSC_1   (0x2U << TIM_CCMR2_IC3PSC_Pos)
 
#define TIM_CCMR2_IC3F_Msk   (0xFU << TIM_CCMR2_IC3F_Pos)
 
#define TIM_CCMR2_IC3F   TIM_CCMR2_IC3F_Msk
 
#define TIM_CCMR2_IC3F_0   (0x1U << TIM_CCMR2_IC3F_Pos)
 
#define TIM_CCMR2_IC3F_1   (0x2U << TIM_CCMR2_IC3F_Pos)
 
#define TIM_CCMR2_IC3F_2   (0x4U << TIM_CCMR2_IC3F_Pos)
 
#define TIM_CCMR2_IC3F_3   (0x8U << TIM_CCMR2_IC3F_Pos)
 
#define TIM_CCMR2_IC4PSC_Msk   (0x3U << TIM_CCMR2_IC4PSC_Pos)
 
#define TIM_CCMR2_IC4PSC   TIM_CCMR2_IC4PSC_Msk
 
#define TIM_CCMR2_IC4PSC_0   (0x1U << TIM_CCMR2_IC4PSC_Pos)
 
#define TIM_CCMR2_IC4PSC_1   (0x2U << TIM_CCMR2_IC4PSC_Pos)
 
#define TIM_CCMR2_IC4F_Msk   (0xFU << TIM_CCMR2_IC4F_Pos)
 
#define TIM_CCMR2_IC4F   TIM_CCMR2_IC4F_Msk
 
#define TIM_CCMR2_IC4F_0   (0x1U << TIM_CCMR2_IC4F_Pos)
 
#define TIM_CCMR2_IC4F_1   (0x2U << TIM_CCMR2_IC4F_Pos)
 
#define TIM_CCMR2_IC4F_2   (0x4U << TIM_CCMR2_IC4F_Pos)
 
#define TIM_CCMR2_IC4F_3   (0x8U << TIM_CCMR2_IC4F_Pos)
 
#define TIM_CCER_CC1E_Msk   (0x1U << TIM_CCER_CC1E_Pos)
 
#define TIM_CCER_CC1E   TIM_CCER_CC1E_Msk
 
#define TIM_CCER_CC1P_Msk   (0x1U << TIM_CCER_CC1P_Pos)
 
#define TIM_CCER_CC1P   TIM_CCER_CC1P_Msk
 
#define TIM_CCER_CC1NE_Msk   (0x1U << TIM_CCER_CC1NE_Pos)
 
#define TIM_CCER_CC1NE   TIM_CCER_CC1NE_Msk
 
#define TIM_CCER_CC1NP_Msk   (0x1U << TIM_CCER_CC1NP_Pos)
 
#define TIM_CCER_CC1NP   TIM_CCER_CC1NP_Msk
 
#define TIM_CCER_CC2E_Msk   (0x1U << TIM_CCER_CC2E_Pos)
 
#define TIM_CCER_CC2E   TIM_CCER_CC2E_Msk
 
#define TIM_CCER_CC2P_Msk   (0x1U << TIM_CCER_CC2P_Pos)
 
#define TIM_CCER_CC2P   TIM_CCER_CC2P_Msk
 
#define TIM_CCER_CC2NE_Msk   (0x1U << TIM_CCER_CC2NE_Pos)
 
#define TIM_CCER_CC2NE   TIM_CCER_CC2NE_Msk
 
#define TIM_CCER_CC2NP_Msk   (0x1U << TIM_CCER_CC2NP_Pos)
 
#define TIM_CCER_CC2NP   TIM_CCER_CC2NP_Msk
 
#define TIM_CCER_CC3E_Msk   (0x1U << TIM_CCER_CC3E_Pos)
 
#define TIM_CCER_CC3E   TIM_CCER_CC3E_Msk
 
#define TIM_CCER_CC3P_Msk   (0x1U << TIM_CCER_CC3P_Pos)
 
#define TIM_CCER_CC3P   TIM_CCER_CC3P_Msk
 
#define TIM_CCER_CC3NE_Msk   (0x1U << TIM_CCER_CC3NE_Pos)
 
#define TIM_CCER_CC3NE   TIM_CCER_CC3NE_Msk
 
#define TIM_CCER_CC3NP_Msk   (0x1U << TIM_CCER_CC3NP_Pos)
 
#define TIM_CCER_CC3NP   TIM_CCER_CC3NP_Msk
 
#define TIM_CCER_CC4E_Msk   (0x1U << TIM_CCER_CC4E_Pos)
 
#define TIM_CCER_CC4E   TIM_CCER_CC4E_Msk
 
#define TIM_CCER_CC4P_Msk   (0x1U << TIM_CCER_CC4P_Pos)
 
#define TIM_CCER_CC4P   TIM_CCER_CC4P_Msk
 
#define TIM_CCER_CC4NP_Msk   (0x1U << TIM_CCER_CC4NP_Pos)
 
#define TIM_CCER_CC4NP   TIM_CCER_CC4NP_Msk
 
#define TIM_CCER_CC5E_Msk   (0x1U << TIM_CCER_CC5E_Pos)
 
#define TIM_CCER_CC5E   TIM_CCER_CC5E_Msk
 
#define TIM_CCER_CC5P_Msk   (0x1U << TIM_CCER_CC5P_Pos)
 
#define TIM_CCER_CC5P   TIM_CCER_CC5P_Msk
 
#define TIM_CCER_CC6E_Msk   (0x1U << TIM_CCER_CC6E_Pos)
 
#define TIM_CCER_CC6E   TIM_CCER_CC6E_Msk
 
#define TIM_CCER_CC6P_Msk   (0x1U << TIM_CCER_CC6P_Pos)
 
#define TIM_CCER_CC6P   TIM_CCER_CC6P_Msk
 
#define TIM_CNT_CNT_Msk   (0xFFFFFFFFU << TIM_CNT_CNT_Pos)
 
#define TIM_CNT_CNT   TIM_CNT_CNT_Msk
 
#define TIM_CNT_UIFCPY_Msk   (0x1U << TIM_CNT_UIFCPY_Pos)
 
#define TIM_CNT_UIFCPY   TIM_CNT_UIFCPY_Msk
 
#define TIM_PSC_PSC_Msk   (0xFFFFU << TIM_PSC_PSC_Pos)
 
#define TIM_PSC_PSC   TIM_PSC_PSC_Msk
 
#define TIM_ARR_ARR_Msk   (0xFFFFFFFFU << TIM_ARR_ARR_Pos)
 
#define TIM_ARR_ARR   TIM_ARR_ARR_Msk
 
#define TIM_RCR_REP_Msk   (0xFFFFU << TIM_RCR_REP_Pos)
 
#define TIM_RCR_REP   TIM_RCR_REP_Msk
 
#define TIM_CCR1_CCR1_Msk   (0xFFFFU << TIM_CCR1_CCR1_Pos)
 
#define TIM_CCR1_CCR1   TIM_CCR1_CCR1_Msk
 
#define TIM_CCR2_CCR2_Msk   (0xFFFFU << TIM_CCR2_CCR2_Pos)
 
#define TIM_CCR2_CCR2   TIM_CCR2_CCR2_Msk
 
#define TIM_CCR3_CCR3_Msk   (0xFFFFU << TIM_CCR3_CCR3_Pos)
 
#define TIM_CCR3_CCR3   TIM_CCR3_CCR3_Msk
 
#define TIM_CCR4_CCR4_Msk   (0xFFFFU << TIM_CCR4_CCR4_Pos)
 
#define TIM_CCR4_CCR4   TIM_CCR4_CCR4_Msk
 
#define TIM_BDTR_DTG_Msk   (0xFFU << TIM_BDTR_DTG_Pos)
 
#define TIM_BDTR_DTG   TIM_BDTR_DTG_Msk
 
#define TIM_BDTR_DTG_0   (0x01U << TIM_BDTR_DTG_Pos)
 
#define TIM_BDTR_DTG_1   (0x02U << TIM_BDTR_DTG_Pos)
 
#define TIM_BDTR_DTG_2   (0x04U << TIM_BDTR_DTG_Pos)
 
#define TIM_BDTR_DTG_3   (0x08U << TIM_BDTR_DTG_Pos)
 
#define TIM_BDTR_DTG_4   (0x10U << TIM_BDTR_DTG_Pos)
 
#define TIM_BDTR_DTG_5   (0x20U << TIM_BDTR_DTG_Pos)
 
#define TIM_BDTR_DTG_6   (0x40U << TIM_BDTR_DTG_Pos)
 
#define TIM_BDTR_DTG_7   (0x80U << TIM_BDTR_DTG_Pos)
 
#define TIM_BDTR_LOCK_Msk   (0x3U << TIM_BDTR_LOCK_Pos)
 
#define TIM_BDTR_LOCK   TIM_BDTR_LOCK_Msk
 
#define TIM_BDTR_LOCK_0   (0x1U << TIM_BDTR_LOCK_Pos)
 
#define TIM_BDTR_LOCK_1   (0x2U << TIM_BDTR_LOCK_Pos)
 
#define TIM_BDTR_OSSI_Msk   (0x1U << TIM_BDTR_OSSI_Pos)
 
#define TIM_BDTR_OSSI   TIM_BDTR_OSSI_Msk
 
#define TIM_BDTR_OSSR_Msk   (0x1U << TIM_BDTR_OSSR_Pos)
 
#define TIM_BDTR_OSSR   TIM_BDTR_OSSR_Msk
 
#define TIM_BDTR_BKE_Msk   (0x1U << TIM_BDTR_BKE_Pos)
 
#define TIM_BDTR_BKE   TIM_BDTR_BKE_Msk
 
#define TIM_BDTR_BKP_Msk   (0x1U << TIM_BDTR_BKP_Pos)
 
#define TIM_BDTR_BKP   TIM_BDTR_BKP_Msk
 
#define TIM_BDTR_AOE_Msk   (0x1U << TIM_BDTR_AOE_Pos)
 
#define TIM_BDTR_AOE   TIM_BDTR_AOE_Msk
 
#define TIM_BDTR_MOE_Msk   (0x1U << TIM_BDTR_MOE_Pos)
 
#define TIM_BDTR_MOE   TIM_BDTR_MOE_Msk
 
#define TIM_BDTR_BKF_Msk   (0xFU << TIM_BDTR_BKF_Pos)
 
#define TIM_BDTR_BKF   TIM_BDTR_BKF_Msk
 
#define TIM_BDTR_BK2F_Msk   (0xFU << TIM_BDTR_BK2F_Pos)
 
#define TIM_BDTR_BK2F   TIM_BDTR_BK2F_Msk
 
#define TIM_BDTR_BK2E_Msk   (0x1U << TIM_BDTR_BK2E_Pos)
 
#define TIM_BDTR_BK2E   TIM_BDTR_BK2E_Msk
 
#define TIM_BDTR_BK2P_Msk   (0x1U << TIM_BDTR_BK2P_Pos)
 
#define TIM_BDTR_BK2P   TIM_BDTR_BK2P_Msk
 
#define TIM_DCR_DBA_Msk   (0x1FU << TIM_DCR_DBA_Pos)
 
#define TIM_DCR_DBA   TIM_DCR_DBA_Msk
 
#define TIM_DCR_DBA_0   (0x01U << TIM_DCR_DBA_Pos)
 
#define TIM_DCR_DBA_1   (0x02U << TIM_DCR_DBA_Pos)
 
#define TIM_DCR_DBA_2   (0x04U << TIM_DCR_DBA_Pos)
 
#define TIM_DCR_DBA_3   (0x08U << TIM_DCR_DBA_Pos)
 
#define TIM_DCR_DBA_4   (0x10U << TIM_DCR_DBA_Pos)
 
#define TIM_DCR_DBL_Msk   (0x1FU << TIM_DCR_DBL_Pos)
 
#define TIM_DCR_DBL   TIM_DCR_DBL_Msk
 
#define TIM_DCR_DBL_0   (0x01U << TIM_DCR_DBL_Pos)
 
#define TIM_DCR_DBL_1   (0x02U << TIM_DCR_DBL_Pos)
 
#define TIM_DCR_DBL_2   (0x04U << TIM_DCR_DBL_Pos)
 
#define TIM_DCR_DBL_3   (0x08U << TIM_DCR_DBL_Pos)
 
#define TIM_DCR_DBL_4   (0x10U << TIM_DCR_DBL_Pos)
 
#define TIM_DMAR_DMAB_Msk   (0xFFFFU << TIM_DMAR_DMAB_Pos)
 
#define TIM_DMAR_DMAB   TIM_DMAR_DMAB_Msk
 
#define TIM_OR_TI4_RMP_Msk   (0x3U << TIM_OR_TI4_RMP_Pos)
 
#define TIM_OR_TI4_RMP   TIM_OR_TI4_RMP_Msk
 
#define TIM_OR_TI4_RMP_0   (0x1U << TIM_OR_TI4_RMP_Pos)
 
#define TIM_OR_TI4_RMP_1   (0x2U << TIM_OR_TI4_RMP_Pos)
 
#define TIM_OR_ITR1_RMP_Msk   (0x3U << TIM_OR_ITR1_RMP_Pos)
 
#define TIM_OR_ITR1_RMP   TIM_OR_ITR1_RMP_Msk
 
#define TIM_OR_ITR1_RMP_0   (0x1U << TIM_OR_ITR1_RMP_Pos)
 
#define TIM_OR_ITR1_RMP_1   (0x2U << TIM_OR_ITR1_RMP_Pos)
 
#define TIM2_OR_ITR1_RMP_Msk   (0x3U << TIM2_OR_ITR1_RMP_Pos)
 
#define TIM2_OR_ITR1_RMP   TIM2_OR_ITR1_RMP_Msk
 
#define TIM2_OR_ITR1_RMP_0   (0x1U << TIM2_OR_ITR1_RMP_Pos)
 
#define TIM2_OR_ITR1_RMP_1   (0x2U << TIM2_OR_ITR1_RMP_Pos)
 
#define TIM5_OR_TI4_RMP_Msk   (0x3U << TIM5_OR_TI4_RMP_Pos)
 
#define TIM5_OR_TI4_RMP   TIM5_OR_TI4_RMP_Msk
 
#define TIM5_OR_TI4_RMP_0   (0x1U << TIM5_OR_TI4_RMP_Pos)
 
#define TIM5_OR_TI4_RMP_1   (0x2U << TIM5_OR_TI4_RMP_Pos)
 
#define TIM11_OR_TI1_RMP_Msk   (0x3U << TIM11_OR_TI1_RMP_Pos)
 
#define TIM11_OR_TI1_RMP   TIM11_OR_TI1_RMP_Msk
 
#define TIM11_OR_TI1_RMP_0   (0x1U << TIM11_OR_TI1_RMP_Pos)
 
#define TIM11_OR_TI1_RMP_1   (0x2U << TIM11_OR_TI1_RMP_Pos)
 
#define TIM_CCMR3_OC5FE_Msk   (0x1U << TIM_CCMR3_OC5FE_Pos)
 
#define TIM_CCMR3_OC5FE   TIM_CCMR3_OC5FE_Msk
 
#define TIM_CCMR3_OC5PE_Msk   (0x1U << TIM_CCMR3_OC5PE_Pos)
 
#define TIM_CCMR3_OC5PE   TIM_CCMR3_OC5PE_Msk
 
#define TIM_CCMR3_OC5M_Msk   (0x1007U << TIM_CCMR3_OC5M_Pos)
 
#define TIM_CCMR3_OC5M   TIM_CCMR3_OC5M_Msk
 
#define TIM_CCMR3_OC5M_0   (0x0001U << TIM_CCMR3_OC5M_Pos)
 
#define TIM_CCMR3_OC5M_1   (0x0002U << TIM_CCMR3_OC5M_Pos)
 
#define TIM_CCMR3_OC5M_2   (0x0004U << TIM_CCMR3_OC5M_Pos)
 
#define TIM_CCMR3_OC5M_3   (0x1000U << TIM_CCMR3_OC5M_Pos)
 
#define TIM_CCMR3_OC5CE_Msk   (0x1U << TIM_CCMR3_OC5CE_Pos)
 
#define TIM_CCMR3_OC5CE   TIM_CCMR3_OC5CE_Msk
 
#define TIM_CCMR3_OC6FE_Msk   (0x1U << TIM_CCMR3_OC6FE_Pos)
 
#define TIM_CCMR3_OC6FE   TIM_CCMR3_OC6FE_Msk
 
#define TIM_CCMR3_OC6PE_Msk   (0x1U << TIM_CCMR3_OC6PE_Pos)
 
#define TIM_CCMR3_OC6PE   TIM_CCMR3_OC6PE_Msk
 
#define TIM_CCMR3_OC6M_Msk   (0x1007U << TIM_CCMR3_OC6M_Pos)
 
#define TIM_CCMR3_OC6M   TIM_CCMR3_OC6M_Msk
 
#define TIM_CCMR3_OC6M_0   (0x0001U << TIM_CCMR3_OC6M_Pos)
 
#define TIM_CCMR3_OC6M_1   (0x0002U << TIM_CCMR3_OC6M_Pos)
 
#define TIM_CCMR3_OC6M_2   (0x0004U << TIM_CCMR3_OC6M_Pos)
 
#define TIM_CCMR3_OC6M_3   (0x1000U << TIM_CCMR3_OC6M_Pos)
 
#define TIM_CCMR3_OC6CE_Msk   (0x1U << TIM_CCMR3_OC6CE_Pos)
 
#define TIM_CCMR3_OC6CE   TIM_CCMR3_OC6CE_Msk
 
#define TIM_CCR5_CCR5_Msk   (0xFFFFFFFFU << TIM_CCR5_CCR5_Pos)
 
#define TIM_CCR5_CCR5   TIM_CCR5_CCR5_Msk
 
#define TIM_CCR5_GC5C1_Msk   (0x1U << TIM_CCR5_GC5C1_Pos)
 
#define TIM_CCR5_GC5C1   TIM_CCR5_GC5C1_Msk
 
#define TIM_CCR5_GC5C2_Msk   (0x1U << TIM_CCR5_GC5C2_Pos)
 
#define TIM_CCR5_GC5C2   TIM_CCR5_GC5C2_Msk
 
#define TIM_CCR5_GC5C3_Msk   (0x1U << TIM_CCR5_GC5C3_Pos)
 
#define TIM_CCR5_GC5C3   TIM_CCR5_GC5C3_Msk
 
#define TIM_CCR6_CCR6   ((uint16_t)0xFFFFU)
 
#define TIM1_AF1_BKINE_Msk   (0x1U << TIM1_AF1_BKINE_Pos)
 
#define TIM1_AF1_BKINE   TIM1_AF1_BKINE_Msk
 
#define TIM1_AF1_BKDF1BKE_Msk   (0x1U << TIM1_AF1_BKDF1BKE_Pos)
 
#define TIM1_AF1_BKDF1BKE   TIM1_AF1_BKDF1BKE_Msk
 
#define TIM1_AF1_BKINP_Msk   (0x1U << TIM1_AF1_BKINP_Pos)
 
#define TIM1_AF1_BKINP   TIM1_AF1_BKINP_Msk
 
#define TIM1_AF2_BK2INE_Msk   (0x1U << TIM1_AF2_BK2INE_Pos)
 
#define TIM1_AF2_BK2INE   TIM1_AF2_BK2INE_Msk
 
#define TIM1_AF2_BK2DF1BKE_Msk   (0x1U << TIM1_AF2_BK2DF1BKE_Pos)
 
#define TIM1_AF2_BK2DF1BKE   TIM1_AF2_BK2DF1BKE_Msk
 
#define TIM1_AF2_BK2INP_Msk   (0x1U << TIM1_AF2_BK2INP_Pos)
 
#define TIM1_AF2_BK2INP   TIM1_AF2_BK2INP_Msk
 
#define TIM8_AF1_BKINE_Msk   (0x1U << TIM8_AF1_BKINE_Pos)
 
#define TIM8_AF1_BKINE   TIM8_AF1_BKINE_Msk
 
#define TIM8_AF1_BKDF1BKE_Msk   (0x1U << TIM8_AF1_BKDF1BKE_Pos)
 
#define TIM8_AF1_BKDF1BKE   TIM8_AF1_BKDF1BKE_Msk
 
#define TIM8_AF1_BKINP_Msk   (0x1U << TIM8_AF1_BKINP_Pos)
 
#define TIM8_AF1_BKINP   TIM8_AF1_BKINP_Msk
 
#define TIM8_AF2_BK2INE_Msk   (0x1U << TIM8_AF2_BK2INE_Pos)
 
#define TIM8_AF2_BK2INE   TIM8_AF2_BK2INE_Msk
 
#define TIM8_AF2_BK2DF1BKE_Msk   (0x1U << TIM8_AF2_BK2DF1BKE_Pos)
 
#define TIM8_AF2_BK2DF1BKE   TIM8_AF2_BK2DF1BKE_Msk
 
#define TIM8_AF2_BK2INP_Msk   (0x1U << TIM8_AF2_BK2INP_Pos)
 
#define TIM8_AF2_BK2INP   TIM8_AF2_BK2INP_Msk
 
#define LPTIM_ISR_CMPM_Msk   (0x1U << LPTIM_ISR_CMPM_Pos)
 
#define LPTIM_ISR_CMPM   LPTIM_ISR_CMPM_Msk
 
#define LPTIM_ISR_ARRM_Msk   (0x1U << LPTIM_ISR_ARRM_Pos)
 
#define LPTIM_ISR_ARRM   LPTIM_ISR_ARRM_Msk
 
#define LPTIM_ISR_EXTTRIG_Msk   (0x1U << LPTIM_ISR_EXTTRIG_Pos)
 
#define LPTIM_ISR_EXTTRIG   LPTIM_ISR_EXTTRIG_Msk
 
#define LPTIM_ISR_CMPOK_Msk   (0x1U << LPTIM_ISR_CMPOK_Pos)
 
#define LPTIM_ISR_CMPOK   LPTIM_ISR_CMPOK_Msk
 
#define LPTIM_ISR_ARROK_Msk   (0x1U << LPTIM_ISR_ARROK_Pos)
 
#define LPTIM_ISR_ARROK   LPTIM_ISR_ARROK_Msk
 
#define LPTIM_ISR_UP_Msk   (0x1U << LPTIM_ISR_UP_Pos)
 
#define LPTIM_ISR_UP   LPTIM_ISR_UP_Msk
 
#define LPTIM_ISR_DOWN_Msk   (0x1U << LPTIM_ISR_DOWN_Pos)
 
#define LPTIM_ISR_DOWN   LPTIM_ISR_DOWN_Msk
 
#define LPTIM_ICR_CMPMCF_Msk   (0x1U << LPTIM_ICR_CMPMCF_Pos)
 
#define LPTIM_ICR_CMPMCF   LPTIM_ICR_CMPMCF_Msk
 
#define LPTIM_ICR_ARRMCF_Msk   (0x1U << LPTIM_ICR_ARRMCF_Pos)
 
#define LPTIM_ICR_ARRMCF   LPTIM_ICR_ARRMCF_Msk
 
#define LPTIM_ICR_EXTTRIGCF_Msk   (0x1U << LPTIM_ICR_EXTTRIGCF_Pos)
 
#define LPTIM_ICR_EXTTRIGCF   LPTIM_ICR_EXTTRIGCF_Msk
 
#define LPTIM_ICR_CMPOKCF_Msk   (0x1U << LPTIM_ICR_CMPOKCF_Pos)
 
#define LPTIM_ICR_CMPOKCF   LPTIM_ICR_CMPOKCF_Msk
 
#define LPTIM_ICR_ARROKCF_Msk   (0x1U << LPTIM_ICR_ARROKCF_Pos)
 
#define LPTIM_ICR_ARROKCF   LPTIM_ICR_ARROKCF_Msk
 
#define LPTIM_ICR_UPCF_Msk   (0x1U << LPTIM_ICR_UPCF_Pos)
 
#define LPTIM_ICR_UPCF   LPTIM_ICR_UPCF_Msk
 
#define LPTIM_ICR_DOWNCF_Msk   (0x1U << LPTIM_ICR_DOWNCF_Pos)
 
#define LPTIM_ICR_DOWNCF   LPTIM_ICR_DOWNCF_Msk
 
#define LPTIM_IER_CMPMIE_Msk   (0x1U << LPTIM_IER_CMPMIE_Pos)
 
#define LPTIM_IER_CMPMIE   LPTIM_IER_CMPMIE_Msk
 
#define LPTIM_IER_ARRMIE_Msk   (0x1U << LPTIM_IER_ARRMIE_Pos)
 
#define LPTIM_IER_ARRMIE   LPTIM_IER_ARRMIE_Msk
 
#define LPTIM_IER_EXTTRIGIE_Msk   (0x1U << LPTIM_IER_EXTTRIGIE_Pos)
 
#define LPTIM_IER_EXTTRIGIE   LPTIM_IER_EXTTRIGIE_Msk
 
#define LPTIM_IER_CMPOKIE_Msk   (0x1U << LPTIM_IER_CMPOKIE_Pos)
 
#define LPTIM_IER_CMPOKIE   LPTIM_IER_CMPOKIE_Msk
 
#define LPTIM_IER_ARROKIE_Msk   (0x1U << LPTIM_IER_ARROKIE_Pos)
 
#define LPTIM_IER_ARROKIE   LPTIM_IER_ARROKIE_Msk
 
#define LPTIM_IER_UPIE_Msk   (0x1U << LPTIM_IER_UPIE_Pos)
 
#define LPTIM_IER_UPIE   LPTIM_IER_UPIE_Msk
 
#define LPTIM_IER_DOWNIE_Msk   (0x1U << LPTIM_IER_DOWNIE_Pos)
 
#define LPTIM_IER_DOWNIE   LPTIM_IER_DOWNIE_Msk
 
#define LPTIM_CFGR_CKSEL_Msk   (0x1U << LPTIM_CFGR_CKSEL_Pos)
 
#define LPTIM_CFGR_CKSEL   LPTIM_CFGR_CKSEL_Msk
 
#define LPTIM_CFGR_CKPOL_Msk   (0x3U << LPTIM_CFGR_CKPOL_Pos)
 
#define LPTIM_CFGR_CKPOL   LPTIM_CFGR_CKPOL_Msk
 
#define LPTIM_CFGR_CKPOL_0   (0x1U << LPTIM_CFGR_CKPOL_Pos)
 
#define LPTIM_CFGR_CKPOL_1   (0x2U << LPTIM_CFGR_CKPOL_Pos)
 
#define LPTIM_CFGR_CKFLT_Msk   (0x3U << LPTIM_CFGR_CKFLT_Pos)
 
#define LPTIM_CFGR_CKFLT   LPTIM_CFGR_CKFLT_Msk
 
#define LPTIM_CFGR_CKFLT_0   (0x1U << LPTIM_CFGR_CKFLT_Pos)
 
#define LPTIM_CFGR_CKFLT_1   (0x2U << LPTIM_CFGR_CKFLT_Pos)
 
#define LPTIM_CFGR_TRGFLT_Msk   (0x3U << LPTIM_CFGR_TRGFLT_Pos)
 
#define LPTIM_CFGR_TRGFLT   LPTIM_CFGR_TRGFLT_Msk
 
#define LPTIM_CFGR_TRGFLT_0   (0x1U << LPTIM_CFGR_TRGFLT_Pos)
 
#define LPTIM_CFGR_TRGFLT_1   (0x2U << LPTIM_CFGR_TRGFLT_Pos)
 
#define LPTIM_CFGR_PRESC_Msk   (0x7U << LPTIM_CFGR_PRESC_Pos)
 
#define LPTIM_CFGR_PRESC   LPTIM_CFGR_PRESC_Msk
 
#define LPTIM_CFGR_PRESC_0   (0x1U << LPTIM_CFGR_PRESC_Pos)
 
#define LPTIM_CFGR_PRESC_1   (0x2U << LPTIM_CFGR_PRESC_Pos)
 
#define LPTIM_CFGR_PRESC_2   (0x4U << LPTIM_CFGR_PRESC_Pos)
 
#define LPTIM_CFGR_TRIGSEL_Msk   (0x7U << LPTIM_CFGR_TRIGSEL_Pos)
 
#define LPTIM_CFGR_TRIGSEL   LPTIM_CFGR_TRIGSEL_Msk
 
#define LPTIM_CFGR_TRIGSEL_0   (0x1U << LPTIM_CFGR_TRIGSEL_Pos)
 
#define LPTIM_CFGR_TRIGSEL_1   (0x2U << LPTIM_CFGR_TRIGSEL_Pos)
 
#define LPTIM_CFGR_TRIGSEL_2   (0x4U << LPTIM_CFGR_TRIGSEL_Pos)
 
#define LPTIM_CFGR_TRIGEN_Msk   (0x3U << LPTIM_CFGR_TRIGEN_Pos)
 
#define LPTIM_CFGR_TRIGEN   LPTIM_CFGR_TRIGEN_Msk
 
#define LPTIM_CFGR_TRIGEN_0   (0x1U << LPTIM_CFGR_TRIGEN_Pos)
 
#define LPTIM_CFGR_TRIGEN_1   (0x2U << LPTIM_CFGR_TRIGEN_Pos)
 
#define LPTIM_CFGR_TIMOUT_Msk   (0x1U << LPTIM_CFGR_TIMOUT_Pos)
 
#define LPTIM_CFGR_TIMOUT   LPTIM_CFGR_TIMOUT_Msk
 
#define LPTIM_CFGR_WAVE_Msk   (0x1U << LPTIM_CFGR_WAVE_Pos)
 
#define LPTIM_CFGR_WAVE   LPTIM_CFGR_WAVE_Msk
 
#define LPTIM_CFGR_WAVPOL_Msk   (0x1U << LPTIM_CFGR_WAVPOL_Pos)
 
#define LPTIM_CFGR_WAVPOL   LPTIM_CFGR_WAVPOL_Msk
 
#define LPTIM_CFGR_PRELOAD_Msk   (0x1U << LPTIM_CFGR_PRELOAD_Pos)
 
#define LPTIM_CFGR_PRELOAD   LPTIM_CFGR_PRELOAD_Msk
 
#define LPTIM_CFGR_COUNTMODE_Msk   (0x1U << LPTIM_CFGR_COUNTMODE_Pos)
 
#define LPTIM_CFGR_COUNTMODE   LPTIM_CFGR_COUNTMODE_Msk
 
#define LPTIM_CFGR_ENC_Msk   (0x1U << LPTIM_CFGR_ENC_Pos)
 
#define LPTIM_CFGR_ENC   LPTIM_CFGR_ENC_Msk
 
#define LPTIM_CR_ENABLE_Msk   (0x1U << LPTIM_CR_ENABLE_Pos)
 
#define LPTIM_CR_ENABLE   LPTIM_CR_ENABLE_Msk
 
#define LPTIM_CR_SNGSTRT_Msk   (0x1U << LPTIM_CR_SNGSTRT_Pos)
 
#define LPTIM_CR_SNGSTRT   LPTIM_CR_SNGSTRT_Msk
 
#define LPTIM_CR_CNTSTRT_Msk   (0x1U << LPTIM_CR_CNTSTRT_Pos)
 
#define LPTIM_CR_CNTSTRT   LPTIM_CR_CNTSTRT_Msk
 
#define LPTIM_CMP_CMP_Msk   (0xFFFFU << LPTIM_CMP_CMP_Pos)
 
#define LPTIM_CMP_CMP   LPTIM_CMP_CMP_Msk
 
#define LPTIM_ARR_ARR_Msk   (0xFFFFU << LPTIM_ARR_ARR_Pos)
 
#define LPTIM_ARR_ARR   LPTIM_ARR_ARR_Msk
 
#define LPTIM_CNT_CNT_Msk   (0xFFFFU << LPTIM_CNT_CNT_Pos)
 
#define LPTIM_CNT_CNT   LPTIM_CNT_CNT_Msk
 
#define USART_CR1_UE_Msk   (0x1U << USART_CR1_UE_Pos)
 
#define USART_CR1_UE   USART_CR1_UE_Msk
 
#define USART_CR1_RE_Msk   (0x1U << USART_CR1_RE_Pos)
 
#define USART_CR1_RE   USART_CR1_RE_Msk
 
#define USART_CR1_TE_Msk   (0x1U << USART_CR1_TE_Pos)
 
#define USART_CR1_TE   USART_CR1_TE_Msk
 
#define USART_CR1_IDLEIE_Msk   (0x1U << USART_CR1_IDLEIE_Pos)
 
#define USART_CR1_IDLEIE   USART_CR1_IDLEIE_Msk
 
#define USART_CR1_RXNEIE_Msk   (0x1U << USART_CR1_RXNEIE_Pos)
 
#define USART_CR1_RXNEIE   USART_CR1_RXNEIE_Msk
 
#define USART_CR1_TCIE_Msk   (0x1U << USART_CR1_TCIE_Pos)
 
#define USART_CR1_TCIE   USART_CR1_TCIE_Msk
 
#define USART_CR1_TXEIE_Msk   (0x1U << USART_CR1_TXEIE_Pos)
 
#define USART_CR1_TXEIE   USART_CR1_TXEIE_Msk
 
#define USART_CR1_PEIE_Msk   (0x1U << USART_CR1_PEIE_Pos)
 
#define USART_CR1_PEIE   USART_CR1_PEIE_Msk
 
#define USART_CR1_PS_Msk   (0x1U << USART_CR1_PS_Pos)
 
#define USART_CR1_PS   USART_CR1_PS_Msk
 
#define USART_CR1_PCE_Msk   (0x1U << USART_CR1_PCE_Pos)
 
#define USART_CR1_PCE   USART_CR1_PCE_Msk
 
#define USART_CR1_WAKE_Msk   (0x1U << USART_CR1_WAKE_Pos)
 
#define USART_CR1_WAKE   USART_CR1_WAKE_Msk
 
#define USART_CR1_M_Msk   (0x10001U << USART_CR1_M_Pos)
 
#define USART_CR1_M   USART_CR1_M_Msk
 
#define USART_CR1_M0   (0x00001U << USART_CR1_M_Pos)
 
#define USART_CR1_MME_Msk   (0x1U << USART_CR1_MME_Pos)
 
#define USART_CR1_MME   USART_CR1_MME_Msk
 
#define USART_CR1_CMIE_Msk   (0x1U << USART_CR1_CMIE_Pos)
 
#define USART_CR1_CMIE   USART_CR1_CMIE_Msk
 
#define USART_CR1_OVER8_Msk   (0x1U << USART_CR1_OVER8_Pos)
 
#define USART_CR1_OVER8   USART_CR1_OVER8_Msk
 
#define USART_CR1_DEDT_Msk   (0x1FU << USART_CR1_DEDT_Pos)
 
#define USART_CR1_DEDT   USART_CR1_DEDT_Msk
 
#define USART_CR1_DEDT_0   (0x01U << USART_CR1_DEDT_Pos)
 
#define USART_CR1_DEDT_1   (0x02U << USART_CR1_DEDT_Pos)
 
#define USART_CR1_DEDT_2   (0x04U << USART_CR1_DEDT_Pos)
 
#define USART_CR1_DEDT_3   (0x08U << USART_CR1_DEDT_Pos)
 
#define USART_CR1_DEDT_4   (0x10U << USART_CR1_DEDT_Pos)
 
#define USART_CR1_DEAT_Msk   (0x1FU << USART_CR1_DEAT_Pos)
 
#define USART_CR1_DEAT   USART_CR1_DEAT_Msk
 
#define USART_CR1_DEAT_0   (0x01U << USART_CR1_DEAT_Pos)
 
#define USART_CR1_DEAT_1   (0x02U << USART_CR1_DEAT_Pos)
 
#define USART_CR1_DEAT_2   (0x04U << USART_CR1_DEAT_Pos)
 
#define USART_CR1_DEAT_3   (0x08U << USART_CR1_DEAT_Pos)
 
#define USART_CR1_DEAT_4   (0x10U << USART_CR1_DEAT_Pos)
 
#define USART_CR1_RTOIE_Msk   (0x1U << USART_CR1_RTOIE_Pos)
 
#define USART_CR1_RTOIE   USART_CR1_RTOIE_Msk
 
#define USART_CR1_EOBIE_Msk   (0x1U << USART_CR1_EOBIE_Pos)
 
#define USART_CR1_EOBIE   USART_CR1_EOBIE_Msk
 
#define USART_CR1_M1   0x10000000U
 
#define USART_CR1_M_0   USART_CR1_M0
 
#define USART_CR1_M_1   USART_CR1_M1
 
#define USART_CR2_ADDM7_Msk   (0x1U << USART_CR2_ADDM7_Pos)
 
#define USART_CR2_ADDM7   USART_CR2_ADDM7_Msk
 
#define USART_CR2_LBDL_Msk   (0x1U << USART_CR2_LBDL_Pos)
 
#define USART_CR2_LBDL   USART_CR2_LBDL_Msk
 
#define USART_CR2_LBDIE_Msk   (0x1U << USART_CR2_LBDIE_Pos)
 
#define USART_CR2_LBDIE   USART_CR2_LBDIE_Msk
 
#define USART_CR2_LBCL_Msk   (0x1U << USART_CR2_LBCL_Pos)
 
#define USART_CR2_LBCL   USART_CR2_LBCL_Msk
 
#define USART_CR2_CPHA_Msk   (0x1U << USART_CR2_CPHA_Pos)
 
#define USART_CR2_CPHA   USART_CR2_CPHA_Msk
 
#define USART_CR2_CPOL_Msk   (0x1U << USART_CR2_CPOL_Pos)
 
#define USART_CR2_CPOL   USART_CR2_CPOL_Msk
 
#define USART_CR2_CLKEN_Msk   (0x1U << USART_CR2_CLKEN_Pos)
 
#define USART_CR2_CLKEN   USART_CR2_CLKEN_Msk
 
#define USART_CR2_STOP_Msk   (0x3U << USART_CR2_STOP_Pos)
 
#define USART_CR2_STOP   USART_CR2_STOP_Msk
 
#define USART_CR2_STOP_0   (0x1U << USART_CR2_STOP_Pos)
 
#define USART_CR2_STOP_1   (0x2U << USART_CR2_STOP_Pos)
 
#define USART_CR2_LINEN_Msk   (0x1U << USART_CR2_LINEN_Pos)
 
#define USART_CR2_LINEN   USART_CR2_LINEN_Msk
 
#define USART_CR2_SWAP_Msk   (0x1U << USART_CR2_SWAP_Pos)
 
#define USART_CR2_SWAP   USART_CR2_SWAP_Msk
 
#define USART_CR2_RXINV_Msk   (0x1U << USART_CR2_RXINV_Pos)
 
#define USART_CR2_RXINV   USART_CR2_RXINV_Msk
 
#define USART_CR2_TXINV_Msk   (0x1U << USART_CR2_TXINV_Pos)
 
#define USART_CR2_TXINV   USART_CR2_TXINV_Msk
 
#define USART_CR2_DATAINV_Msk   (0x1U << USART_CR2_DATAINV_Pos)
 
#define USART_CR2_DATAINV   USART_CR2_DATAINV_Msk
 
#define USART_CR2_MSBFIRST_Msk   (0x1U << USART_CR2_MSBFIRST_Pos)
 
#define USART_CR2_MSBFIRST   USART_CR2_MSBFIRST_Msk
 
#define USART_CR2_ABREN_Msk   (0x1U << USART_CR2_ABREN_Pos)
 
#define USART_CR2_ABREN   USART_CR2_ABREN_Msk
 
#define USART_CR2_ABRMODE_Msk   (0x3U << USART_CR2_ABRMODE_Pos)
 
#define USART_CR2_ABRMODE   USART_CR2_ABRMODE_Msk
 
#define USART_CR2_ABRMODE_0   (0x1U << USART_CR2_ABRMODE_Pos)
 
#define USART_CR2_ABRMODE_1   (0x2U << USART_CR2_ABRMODE_Pos)
 
#define USART_CR2_RTOEN_Msk   (0x1U << USART_CR2_RTOEN_Pos)
 
#define USART_CR2_RTOEN   USART_CR2_RTOEN_Msk
 
#define USART_CR2_ADD_Msk   (0xFFU << USART_CR2_ADD_Pos)
 
#define USART_CR2_ADD   USART_CR2_ADD_Msk
 
#define USART_CR3_EIE_Msk   (0x1U << USART_CR3_EIE_Pos)
 
#define USART_CR3_EIE   USART_CR3_EIE_Msk
 
#define USART_CR3_IREN_Msk   (0x1U << USART_CR3_IREN_Pos)
 
#define USART_CR3_IREN   USART_CR3_IREN_Msk
 
#define USART_CR3_IRLP_Msk   (0x1U << USART_CR3_IRLP_Pos)
 
#define USART_CR3_IRLP   USART_CR3_IRLP_Msk
 
#define USART_CR3_HDSEL_Msk   (0x1U << USART_CR3_HDSEL_Pos)
 
#define USART_CR3_HDSEL   USART_CR3_HDSEL_Msk
 
#define USART_CR3_NACK_Msk   (0x1U << USART_CR3_NACK_Pos)
 
#define USART_CR3_NACK   USART_CR3_NACK_Msk
 
#define USART_CR3_SCEN_Msk   (0x1U << USART_CR3_SCEN_Pos)
 
#define USART_CR3_SCEN   USART_CR3_SCEN_Msk
 
#define USART_CR3_DMAR_Msk   (0x1U << USART_CR3_DMAR_Pos)
 
#define USART_CR3_DMAR   USART_CR3_DMAR_Msk
 
#define USART_CR3_DMAT_Msk   (0x1U << USART_CR3_DMAT_Pos)
 
#define USART_CR3_DMAT   USART_CR3_DMAT_Msk
 
#define USART_CR3_RTSE_Msk   (0x1U << USART_CR3_RTSE_Pos)
 
#define USART_CR3_RTSE   USART_CR3_RTSE_Msk
 
#define USART_CR3_CTSE_Msk   (0x1U << USART_CR3_CTSE_Pos)
 
#define USART_CR3_CTSE   USART_CR3_CTSE_Msk
 
#define USART_CR3_CTSIE_Msk   (0x1U << USART_CR3_CTSIE_Pos)
 
#define USART_CR3_CTSIE   USART_CR3_CTSIE_Msk
 
#define USART_CR3_ONEBIT_Msk   (0x1U << USART_CR3_ONEBIT_Pos)
 
#define USART_CR3_ONEBIT   USART_CR3_ONEBIT_Msk
 
#define USART_CR3_OVRDIS_Msk   (0x1U << USART_CR3_OVRDIS_Pos)
 
#define USART_CR3_OVRDIS   USART_CR3_OVRDIS_Msk
 
#define USART_CR3_DDRE_Msk   (0x1U << USART_CR3_DDRE_Pos)
 
#define USART_CR3_DDRE   USART_CR3_DDRE_Msk
 
#define USART_CR3_DEM_Msk   (0x1U << USART_CR3_DEM_Pos)
 
#define USART_CR3_DEM   USART_CR3_DEM_Msk
 
#define USART_CR3_DEP_Msk   (0x1U << USART_CR3_DEP_Pos)
 
#define USART_CR3_DEP   USART_CR3_DEP_Msk
 
#define USART_CR3_SCARCNT_Msk   (0x7U << USART_CR3_SCARCNT_Pos)
 
#define USART_CR3_SCARCNT   USART_CR3_SCARCNT_Msk
 
#define USART_CR3_SCARCNT_0   (0x1U << USART_CR3_SCARCNT_Pos)
 
#define USART_CR3_SCARCNT_1   (0x2U << USART_CR3_SCARCNT_Pos)
 
#define USART_CR3_SCARCNT_2   (0x4U << USART_CR3_SCARCNT_Pos)
 
#define USART_BRR_DIV_FRACTION_Msk   (0xFU << USART_BRR_DIV_FRACTION_Pos)
 
#define USART_BRR_DIV_FRACTION   USART_BRR_DIV_FRACTION_Msk
 
#define USART_BRR_DIV_MANTISSA_Msk   (0xFFFU << USART_BRR_DIV_MANTISSA_Pos)
 
#define USART_BRR_DIV_MANTISSA   USART_BRR_DIV_MANTISSA_Msk
 
#define USART_GTPR_PSC_Msk   (0xFFU << USART_GTPR_PSC_Pos)
 
#define USART_GTPR_PSC   USART_GTPR_PSC_Msk
 
#define USART_GTPR_GT_Msk   (0xFFU << USART_GTPR_GT_Pos)
 
#define USART_GTPR_GT   USART_GTPR_GT_Msk
 
#define USART_RTOR_RTO_Msk   (0xFFFFFFU << USART_RTOR_RTO_Pos)
 
#define USART_RTOR_RTO   USART_RTOR_RTO_Msk
 
#define USART_RTOR_BLEN_Msk   (0xFFU << USART_RTOR_BLEN_Pos)
 
#define USART_RTOR_BLEN   USART_RTOR_BLEN_Msk
 
#define USART_RQR_ABRRQ_Msk   (0x1U << USART_RQR_ABRRQ_Pos)
 
#define USART_RQR_ABRRQ   USART_RQR_ABRRQ_Msk
 
#define USART_RQR_SBKRQ_Msk   (0x1U << USART_RQR_SBKRQ_Pos)
 
#define USART_RQR_SBKRQ   USART_RQR_SBKRQ_Msk
 
#define USART_RQR_MMRQ_Msk   (0x1U << USART_RQR_MMRQ_Pos)
 
#define USART_RQR_MMRQ   USART_RQR_MMRQ_Msk
 
#define USART_RQR_RXFRQ_Msk   (0x1U << USART_RQR_RXFRQ_Pos)
 
#define USART_RQR_RXFRQ   USART_RQR_RXFRQ_Msk
 
#define USART_RQR_TXFRQ_Msk   (0x1U << USART_RQR_TXFRQ_Pos)
 
#define USART_RQR_TXFRQ   USART_RQR_TXFRQ_Msk
 
#define USART_ISR_PE_Msk   (0x1U << USART_ISR_PE_Pos)
 
#define USART_ISR_PE   USART_ISR_PE_Msk
 
#define USART_ISR_FE_Msk   (0x1U << USART_ISR_FE_Pos)
 
#define USART_ISR_FE   USART_ISR_FE_Msk
 
#define USART_ISR_NE_Msk   (0x1U << USART_ISR_NE_Pos)
 
#define USART_ISR_NE   USART_ISR_NE_Msk
 
#define USART_ISR_ORE_Msk   (0x1U << USART_ISR_ORE_Pos)
 
#define USART_ISR_ORE   USART_ISR_ORE_Msk
 
#define USART_ISR_IDLE_Msk   (0x1U << USART_ISR_IDLE_Pos)
 
#define USART_ISR_IDLE   USART_ISR_IDLE_Msk
 
#define USART_ISR_RXNE_Msk   (0x1U << USART_ISR_RXNE_Pos)
 
#define USART_ISR_RXNE   USART_ISR_RXNE_Msk
 
#define USART_ISR_TC_Msk   (0x1U << USART_ISR_TC_Pos)
 
#define USART_ISR_TC   USART_ISR_TC_Msk
 
#define USART_ISR_TXE_Msk   (0x1U << USART_ISR_TXE_Pos)
 
#define USART_ISR_TXE   USART_ISR_TXE_Msk
 
#define USART_ISR_LBDF_Msk   (0x1U << USART_ISR_LBDF_Pos)
 
#define USART_ISR_LBDF   USART_ISR_LBDF_Msk
 
#define USART_ISR_CTSIF_Msk   (0x1U << USART_ISR_CTSIF_Pos)
 
#define USART_ISR_CTSIF   USART_ISR_CTSIF_Msk
 
#define USART_ISR_CTS_Msk   (0x1U << USART_ISR_CTS_Pos)
 
#define USART_ISR_CTS   USART_ISR_CTS_Msk
 
#define USART_ISR_RTOF_Msk   (0x1U << USART_ISR_RTOF_Pos)
 
#define USART_ISR_RTOF   USART_ISR_RTOF_Msk
 
#define USART_ISR_EOBF_Msk   (0x1U << USART_ISR_EOBF_Pos)
 
#define USART_ISR_EOBF   USART_ISR_EOBF_Msk
 
#define USART_ISR_ABRE_Msk   (0x1U << USART_ISR_ABRE_Pos)
 
#define USART_ISR_ABRE   USART_ISR_ABRE_Msk
 
#define USART_ISR_ABRF_Msk   (0x1U << USART_ISR_ABRF_Pos)
 
#define USART_ISR_ABRF   USART_ISR_ABRF_Msk
 
#define USART_ISR_BUSY_Msk   (0x1U << USART_ISR_BUSY_Pos)
 
#define USART_ISR_BUSY   USART_ISR_BUSY_Msk
 
#define USART_ISR_CMF_Msk   (0x1U << USART_ISR_CMF_Pos)
 
#define USART_ISR_CMF   USART_ISR_CMF_Msk
 
#define USART_ISR_SBKF_Msk   (0x1U << USART_ISR_SBKF_Pos)
 
#define USART_ISR_SBKF   USART_ISR_SBKF_Msk
 
#define USART_ISR_RWU_Msk   (0x1U << USART_ISR_RWU_Pos)
 
#define USART_ISR_RWU   USART_ISR_RWU_Msk
 
#define USART_ISR_TEACK_Msk   (0x1U << USART_ISR_TEACK_Pos)
 
#define USART_ISR_TEACK   USART_ISR_TEACK_Msk
 
#define USART_ICR_PECF_Msk   (0x1U << USART_ICR_PECF_Pos)
 
#define USART_ICR_PECF   USART_ICR_PECF_Msk
 
#define USART_ICR_FECF_Msk   (0x1U << USART_ICR_FECF_Pos)
 
#define USART_ICR_FECF   USART_ICR_FECF_Msk
 
#define USART_ICR_NCF_Msk   (0x1U << USART_ICR_NCF_Pos)
 
#define USART_ICR_NCF   USART_ICR_NCF_Msk
 
#define USART_ICR_ORECF_Msk   (0x1U << USART_ICR_ORECF_Pos)
 
#define USART_ICR_ORECF   USART_ICR_ORECF_Msk
 
#define USART_ICR_IDLECF_Msk   (0x1U << USART_ICR_IDLECF_Pos)
 
#define USART_ICR_IDLECF   USART_ICR_IDLECF_Msk
 
#define USART_ICR_TCCF_Msk   (0x1U << USART_ICR_TCCF_Pos)
 
#define USART_ICR_TCCF   USART_ICR_TCCF_Msk
 
#define USART_ICR_LBDCF_Msk   (0x1U << USART_ICR_LBDCF_Pos)
 
#define USART_ICR_LBDCF   USART_ICR_LBDCF_Msk
 
#define USART_ICR_CTSCF_Msk   (0x1U << USART_ICR_CTSCF_Pos)
 
#define USART_ICR_CTSCF   USART_ICR_CTSCF_Msk
 
#define USART_ICR_RTOCF_Msk   (0x1U << USART_ICR_RTOCF_Pos)
 
#define USART_ICR_RTOCF   USART_ICR_RTOCF_Msk
 
#define USART_ICR_EOBCF_Msk   (0x1U << USART_ICR_EOBCF_Pos)
 
#define USART_ICR_EOBCF   USART_ICR_EOBCF_Msk
 
#define USART_ICR_CMCF_Msk   (0x1U << USART_ICR_CMCF_Pos)
 
#define USART_ICR_CMCF   USART_ICR_CMCF_Msk
 
#define USART_RDR_RDR_Msk   (0x1FFU << USART_RDR_RDR_Pos)
 
#define USART_RDR_RDR   USART_RDR_RDR_Msk
 
#define USART_TDR_TDR_Msk   (0x1FFU << USART_TDR_TDR_Pos)
 
#define USART_TDR_TDR   USART_TDR_TDR_Msk
 
#define WWDG_CR_T_Msk   (0x7FU << WWDG_CR_T_Pos)
 
#define WWDG_CR_T   WWDG_CR_T_Msk
 
#define WWDG_CR_T_0   (0x01U << WWDG_CR_T_Pos)
 
#define WWDG_CR_T_1   (0x02U << WWDG_CR_T_Pos)
 
#define WWDG_CR_T_2   (0x04U << WWDG_CR_T_Pos)
 
#define WWDG_CR_T_3   (0x08U << WWDG_CR_T_Pos)
 
#define WWDG_CR_T_4   (0x10U << WWDG_CR_T_Pos)
 
#define WWDG_CR_T_5   (0x20U << WWDG_CR_T_Pos)
 
#define WWDG_CR_T_6   (0x40U << WWDG_CR_T_Pos)
 
#define WWDG_CR_WDGA_Msk   (0x1U << WWDG_CR_WDGA_Pos)
 
#define WWDG_CR_WDGA   WWDG_CR_WDGA_Msk
 
#define WWDG_CFR_W_Msk   (0x7FU << WWDG_CFR_W_Pos)
 
#define WWDG_CFR_W   WWDG_CFR_W_Msk
 
#define WWDG_CFR_W_0   (0x01U << WWDG_CFR_W_Pos)
 
#define WWDG_CFR_W_1   (0x02U << WWDG_CFR_W_Pos)
 
#define WWDG_CFR_W_2   (0x04U << WWDG_CFR_W_Pos)
 
#define WWDG_CFR_W_3   (0x08U << WWDG_CFR_W_Pos)
 
#define WWDG_CFR_W_4   (0x10U << WWDG_CFR_W_Pos)
 
#define WWDG_CFR_W_5   (0x20U << WWDG_CFR_W_Pos)
 
#define WWDG_CFR_W_6   (0x40U << WWDG_CFR_W_Pos)
 
#define WWDG_CFR_WDGTB_Msk   (0x3U << WWDG_CFR_WDGTB_Pos)
 
#define WWDG_CFR_WDGTB   WWDG_CFR_WDGTB_Msk
 
#define WWDG_CFR_WDGTB_0   (0x1U << WWDG_CFR_WDGTB_Pos)
 
#define WWDG_CFR_WDGTB_1   (0x2U << WWDG_CFR_WDGTB_Pos)
 
#define WWDG_CFR_EWI_Msk   (0x1U << WWDG_CFR_EWI_Pos)
 
#define WWDG_CFR_EWI   WWDG_CFR_EWI_Msk
 
#define WWDG_SR_EWIF_Msk   (0x1U << WWDG_SR_EWIF_Pos)
 
#define WWDG_SR_EWIF   WWDG_SR_EWIF_Msk
 
#define DBGMCU_IDCODE_DEV_ID_Msk   (0xFFFU << DBGMCU_IDCODE_DEV_ID_Pos)
 
#define DBGMCU_IDCODE_REV_ID_Msk   (0xFFFFU << DBGMCU_IDCODE_REV_ID_Pos)
 
#define DBGMCU_CR_DBG_SLEEP_Msk   (0x1U << DBGMCU_CR_DBG_SLEEP_Pos)
 
#define DBGMCU_CR_DBG_STOP_Msk   (0x1U << DBGMCU_CR_DBG_STOP_Pos)
 
#define DBGMCU_CR_DBG_STANDBY_Msk   (0x1U << DBGMCU_CR_DBG_STANDBY_Pos)
 
#define DBGMCU_CR_TRACE_IOEN_Msk   (0x1U << DBGMCU_CR_TRACE_IOEN_Pos)
 
#define DBGMCU_CR_TRACE_MODE_Msk   (0x3U << DBGMCU_CR_TRACE_MODE_Pos)
 
#define DBGMCU_CR_TRACE_MODE_0   (0x1U << DBGMCU_CR_TRACE_MODE_Pos)
 
#define DBGMCU_CR_TRACE_MODE_1   (0x2U << DBGMCU_CR_TRACE_MODE_Pos)
 
#define DBGMCU_APB1_FZ_DBG_TIM2_STOP_Msk   (0x1U << DBGMCU_APB1_FZ_DBG_TIM2_STOP_Pos)
 
#define DBGMCU_APB1_FZ_DBG_TIM3_STOP_Msk   (0x1U << DBGMCU_APB1_FZ_DBG_TIM3_STOP_Pos)
 
#define DBGMCU_APB1_FZ_DBG_TIM4_STOP_Msk   (0x1U << DBGMCU_APB1_FZ_DBG_TIM4_STOP_Pos)
 
#define DBGMCU_APB1_FZ_DBG_TIM5_STOP_Msk   (0x1U << DBGMCU_APB1_FZ_DBG_TIM5_STOP_Pos)
 
#define DBGMCU_APB1_FZ_DBG_TIM6_STOP_Msk   (0x1U << DBGMCU_APB1_FZ_DBG_TIM6_STOP_Pos)
 
#define DBGMCU_APB1_FZ_DBG_TIM7_STOP_Msk   (0x1U << DBGMCU_APB1_FZ_DBG_TIM7_STOP_Pos)
 
#define DBGMCU_APB1_FZ_DBG_TIM12_STOP_Msk   (0x1U << DBGMCU_APB1_FZ_DBG_TIM12_STOP_Pos)
 
#define DBGMCU_APB1_FZ_DBG_TIM13_STOP_Msk   (0x1U << DBGMCU_APB1_FZ_DBG_TIM13_STOP_Pos)
 
#define DBGMCU_APB1_FZ_DBG_TIM14_STOP_Msk   (0x1U << DBGMCU_APB1_FZ_DBG_TIM14_STOP_Pos)
 
#define DBGMCU_APB1_FZ_DBG_LPTIM1_STOP_Msk   (0x1U << DBGMCU_APB1_FZ_DBG_LPTIM1_STOP_Pos)
 
#define DBGMCU_APB1_FZ_DBG_RTC_STOP_Msk   (0x1U << DBGMCU_APB1_FZ_DBG_RTC_STOP_Pos)
 
#define DBGMCU_APB1_FZ_DBG_WWDG_STOP_Msk   (0x1U << DBGMCU_APB1_FZ_DBG_WWDG_STOP_Pos)
 
#define DBGMCU_APB1_FZ_DBG_IWDG_STOP_Msk   (0x1U << DBGMCU_APB1_FZ_DBG_IWDG_STOP_Pos)
 
#define DBGMCU_APB1_FZ_DBG_CAN3_STOP_Msk   (0x1U << DBGMCU_APB1_FZ_DBG_CAN3_STOP_Pos)
 
#define DBGMCU_APB1_FZ_DBG_I2C1_SMBUS_TIMEOUT_Msk   (0x1U << DBGMCU_APB1_FZ_DBG_I2C1_SMBUS_TIMEOUT_Pos)
 
#define DBGMCU_APB1_FZ_DBG_I2C2_SMBUS_TIMEOUT_Msk   (0x1U << DBGMCU_APB1_FZ_DBG_I2C2_SMBUS_TIMEOUT_Pos)
 
#define DBGMCU_APB1_FZ_DBG_I2C3_SMBUS_TIMEOUT_Msk   (0x1U << DBGMCU_APB1_FZ_DBG_I2C3_SMBUS_TIMEOUT_Pos)
 
#define DBGMCU_APB1_FZ_DBG_I2C4_SMBUS_TIMEOUT_Msk   (0x1U << DBGMCU_APB1_FZ_DBG_I2C4_SMBUS_TIMEOUT_Pos)
 
#define DBGMCU_APB1_FZ_DBG_CAN1_STOP_Msk   (0x1U << DBGMCU_APB1_FZ_DBG_CAN1_STOP_Pos)
 
#define DBGMCU_APB1_FZ_DBG_CAN2_STOP_Msk   (0x1U << DBGMCU_APB1_FZ_DBG_CAN2_STOP_Pos)
 
#define DBGMCU_APB2_FZ_DBG_TIM1_STOP_Msk   (0x1U << DBGMCU_APB2_FZ_DBG_TIM1_STOP_Pos)
 
#define DBGMCU_APB2_FZ_DBG_TIM8_STOP_Msk   (0x1U << DBGMCU_APB2_FZ_DBG_TIM8_STOP_Pos)
 
#define DBGMCU_APB2_FZ_DBG_TIM9_STOP_Msk   (0x1U << DBGMCU_APB2_FZ_DBG_TIM9_STOP_Pos)
 
#define DBGMCU_APB2_FZ_DBG_TIM10_STOP_Msk   (0x1U << DBGMCU_APB2_FZ_DBG_TIM10_STOP_Pos)
 
#define DBGMCU_APB2_FZ_DBG_TIM11_STOP_Msk   (0x1U << DBGMCU_APB2_FZ_DBG_TIM11_STOP_Pos)
 
#define ETH_MACCR_WD_Msk   (0x1U << ETH_MACCR_WD_Pos)
 
#define ETH_MACCR_JD_Msk   (0x1U << ETH_MACCR_JD_Pos)
 
#define ETH_MACCR_IFG_Msk   (0x7U << ETH_MACCR_IFG_Pos)
 
#define ETH_MACCR_CSD_Msk   (0x1U << ETH_MACCR_CSD_Pos)
 
#define ETH_MACCR_FES_Msk   (0x1U << ETH_MACCR_FES_Pos)
 
#define ETH_MACCR_ROD_Msk   (0x1U << ETH_MACCR_ROD_Pos)
 
#define ETH_MACCR_LM_Msk   (0x1U << ETH_MACCR_LM_Pos)
 
#define ETH_MACCR_DM_Msk   (0x1U << ETH_MACCR_DM_Pos)
 
#define ETH_MACCR_IPCO_Msk   (0x1U << ETH_MACCR_IPCO_Pos)
 
#define ETH_MACCR_RD_Msk   (0x1U << ETH_MACCR_RD_Pos)
 
#define ETH_MACCR_APCS_Msk   (0x1U << ETH_MACCR_APCS_Pos)
 
#define ETH_MACCR_BL_Msk   (0x3U << ETH_MACCR_BL_Pos)
 
#define ETH_MACCR_DC_Msk   (0x1U << ETH_MACCR_DC_Pos)
 
#define ETH_MACCR_TE_Msk   (0x1U << ETH_MACCR_TE_Pos)
 
#define ETH_MACCR_RE_Msk   (0x1U << ETH_MACCR_RE_Pos)
 
#define ETH_MACFFR_RA_Msk   (0x1U << ETH_MACFFR_RA_Pos)
 
#define ETH_MACFFR_HPF_Msk   (0x1U << ETH_MACFFR_HPF_Pos)
 
#define ETH_MACFFR_SAF_Msk   (0x1U << ETH_MACFFR_SAF_Pos)
 
#define ETH_MACFFR_SAIF_Msk   (0x1U << ETH_MACFFR_SAIF_Pos)
 
#define ETH_MACFFR_PCF_Msk   (0x3U << ETH_MACFFR_PCF_Pos)
 
#define ETH_MACFFR_PCF_BlockAll_Msk   (0x1U << ETH_MACFFR_PCF_BlockAll_Pos)
 
#define ETH_MACFFR_PCF_ForwardAll_Msk   (0x1U << ETH_MACFFR_PCF_ForwardAll_Pos)
 
#define ETH_MACFFR_PCF_ForwardPassedAddrFilter_Msk   (0x3U << ETH_MACFFR_PCF_ForwardPassedAddrFilter_Pos)
 
#define ETH_MACFFR_BFD_Msk   (0x1U << ETH_MACFFR_BFD_Pos)
 
#define ETH_MACFFR_PAM_Msk   (0x1U << ETH_MACFFR_PAM_Pos)
 
#define ETH_MACFFR_DAIF_Msk   (0x1U << ETH_MACFFR_DAIF_Pos)
 
#define ETH_MACFFR_HM_Msk   (0x1U << ETH_MACFFR_HM_Pos)
 
#define ETH_MACFFR_HU_Msk   (0x1U << ETH_MACFFR_HU_Pos)
 
#define ETH_MACFFR_PM_Msk   (0x1U << ETH_MACFFR_PM_Pos)
 
#define ETH_MACHTHR_HTH_Msk   (0xFFFFFFFFU << ETH_MACHTHR_HTH_Pos)
 
#define ETH_MACHTLR_HTL_Msk   (0xFFFFFFFFU << ETH_MACHTLR_HTL_Pos)
 
#define ETH_MACMIIAR_PA_Msk   (0x1FU << ETH_MACMIIAR_PA_Pos)
 
#define ETH_MACMIIAR_MR_Msk   (0x1FU << ETH_MACMIIAR_MR_Pos)
 
#define ETH_MACMIIAR_CR_Msk   (0x7U << ETH_MACMIIAR_CR_Pos)
 
#define ETH_MACMIIAR_CR_Div62_Msk   (0x1U << ETH_MACMIIAR_CR_Div62_Pos)
 
#define ETH_MACMIIAR_CR_Div16_Msk   (0x1U << ETH_MACMIIAR_CR_Div16_Pos)
 
#define ETH_MACMIIAR_CR_Div26_Msk   (0x3U << ETH_MACMIIAR_CR_Div26_Pos)
 
#define ETH_MACMIIAR_CR_Div102_Msk   (0x1U << ETH_MACMIIAR_CR_Div102_Pos)
 
#define ETH_MACMIIAR_MW_Msk   (0x1U << ETH_MACMIIAR_MW_Pos)
 
#define ETH_MACMIIAR_MB_Msk   (0x1U << ETH_MACMIIAR_MB_Pos)
 
#define ETH_MACMIIDR_MD_Msk   (0xFFFFU << ETH_MACMIIDR_MD_Pos)
 
#define ETH_MACFCR_PT_Msk   (0xFFFFU << ETH_MACFCR_PT_Pos)
 
#define ETH_MACFCR_ZQPD_Msk   (0x1U << ETH_MACFCR_ZQPD_Pos)
 
#define ETH_MACFCR_PLT_Msk   (0x3U << ETH_MACFCR_PLT_Pos)
 
#define ETH_MACFCR_PLT_Minus28_Msk   (0x1U << ETH_MACFCR_PLT_Minus28_Pos)
 
#define ETH_MACFCR_PLT_Minus144_Msk   (0x1U << ETH_MACFCR_PLT_Minus144_Pos)
 
#define ETH_MACFCR_PLT_Minus256_Msk   (0x3U << ETH_MACFCR_PLT_Minus256_Pos)
 
#define ETH_MACFCR_UPFD_Msk   (0x1U << ETH_MACFCR_UPFD_Pos)
 
#define ETH_MACFCR_RFCE_Msk   (0x1U << ETH_MACFCR_RFCE_Pos)
 
#define ETH_MACFCR_TFCE_Msk   (0x1U << ETH_MACFCR_TFCE_Pos)
 
#define ETH_MACFCR_FCBBPA_Msk   (0x1U << ETH_MACFCR_FCBBPA_Pos)
 
#define ETH_MACVLANTR_VLANTC_Msk   (0x1U << ETH_MACVLANTR_VLANTC_Pos)
 
#define ETH_MACVLANTR_VLANTI_Msk   (0xFFFFU << ETH_MACVLANTR_VLANTI_Pos)
 
#define ETH_MACRWUFFR_D_Msk   (0xFFFFFFFFU << ETH_MACRWUFFR_D_Pos)
 
#define ETH_MACPMTCSR_WFFRPR_Msk   (0x1U << ETH_MACPMTCSR_WFFRPR_Pos)
 
#define ETH_MACPMTCSR_GU_Msk   (0x1U << ETH_MACPMTCSR_GU_Pos)
 
#define ETH_MACPMTCSR_WFR_Msk   (0x1U << ETH_MACPMTCSR_WFR_Pos)
 
#define ETH_MACPMTCSR_MPR_Msk   (0x1U << ETH_MACPMTCSR_MPR_Pos)
 
#define ETH_MACPMTCSR_WFE_Msk   (0x1U << ETH_MACPMTCSR_WFE_Pos)
 
#define ETH_MACPMTCSR_MPE_Msk   (0x1U << ETH_MACPMTCSR_MPE_Pos)
 
#define ETH_MACPMTCSR_PD_Msk   (0x1U << ETH_MACPMTCSR_PD_Pos)
 
#define ETH_MACDBGR_TFF_Msk   (0x1U << ETH_MACDBGR_TFF_Pos)
 
#define ETH_MACDBGR_TFNE_Msk   (0x1U << ETH_MACDBGR_TFNE_Pos)
 
#define ETH_MACDBGR_TPWA_Msk   (0x1U << ETH_MACDBGR_TPWA_Pos)
 
#define ETH_MACDBGR_TFRS_Msk   (0x3U << ETH_MACDBGR_TFRS_Pos)
 
#define ETH_MACDBGR_TFRS_WRITING_Msk   (0x3U << ETH_MACDBGR_TFRS_WRITING_Pos)
 
#define ETH_MACDBGR_TFRS_WAITING_Msk   (0x1U << ETH_MACDBGR_TFRS_WAITING_Pos)
 
#define ETH_MACDBGR_TFRS_READ_Msk   (0x1U << ETH_MACDBGR_TFRS_READ_Pos)
 
#define ETH_MACDBGR_MTP_Msk   (0x1U << ETH_MACDBGR_MTP_Pos)
 
#define ETH_MACDBGR_MTFCS_Msk   (0x3U << ETH_MACDBGR_MTFCS_Pos)
 
#define ETH_MACDBGR_MTFCS_TRANSFERRING_Msk   (0x3U << ETH_MACDBGR_MTFCS_TRANSFERRING_Pos)
 
#define ETH_MACDBGR_MTFCS_GENERATINGPCF_Msk   (0x1U << ETH_MACDBGR_MTFCS_GENERATINGPCF_Pos)
 
#define ETH_MACDBGR_MTFCS_WAITING_Msk   (0x1U << ETH_MACDBGR_MTFCS_WAITING_Pos)
 
#define ETH_MACDBGR_MMTEA_Msk   (0x1U << ETH_MACDBGR_MMTEA_Pos)
 
#define ETH_MACDBGR_RFFL_Msk   (0x3U << ETH_MACDBGR_RFFL_Pos)
 
#define ETH_MACDBGR_RFFL_FULL_Msk   (0x3U << ETH_MACDBGR_RFFL_FULL_Pos)
 
#define ETH_MACDBGR_RFFL_ABOVEFCT_Msk   (0x1U << ETH_MACDBGR_RFFL_ABOVEFCT_Pos)
 
#define ETH_MACDBGR_RFFL_BELOWFCT_Msk   (0x1U << ETH_MACDBGR_RFFL_BELOWFCT_Pos)
 
#define ETH_MACDBGR_RFRCS_Msk   (0x3U << ETH_MACDBGR_RFRCS_Pos)
 
#define ETH_MACDBGR_RFRCS_FLUSHING_Msk   (0x3U << ETH_MACDBGR_RFRCS_FLUSHING_Pos)
 
#define ETH_MACDBGR_RFRCS_STATUSREADING_Msk   (0x1U << ETH_MACDBGR_RFRCS_STATUSREADING_Pos)
 
#define ETH_MACDBGR_RFRCS_DATAREADING_Msk   (0x1U << ETH_MACDBGR_RFRCS_DATAREADING_Pos)
 
#define ETH_MACDBGR_RFWRA_Msk   (0x1U << ETH_MACDBGR_RFWRA_Pos)
 
#define ETH_MACDBGR_MSFRWCS_Msk   (0x3U << ETH_MACDBGR_MSFRWCS_Pos)
 
#define ETH_MACDBGR_MSFRWCS_1   (0x2U << ETH_MACDBGR_MSFRWCS_Pos)
 
#define ETH_MACDBGR_MSFRWCS_0   (0x1U << ETH_MACDBGR_MSFRWCS_Pos)
 
#define ETH_MACDBGR_MMRPEA_Msk   (0x1U << ETH_MACDBGR_MMRPEA_Pos)
 
#define ETH_MACSR_TSTS_Msk   (0x1U << ETH_MACSR_TSTS_Pos)
 
#define ETH_MACSR_MMCTS_Msk   (0x1U << ETH_MACSR_MMCTS_Pos)
 
#define ETH_MACSR_MMMCRS_Msk   (0x1U << ETH_MACSR_MMMCRS_Pos)
 
#define ETH_MACSR_MMCS_Msk   (0x1U << ETH_MACSR_MMCS_Pos)
 
#define ETH_MACSR_PMTS_Msk   (0x1U << ETH_MACSR_PMTS_Pos)
 
#define ETH_MACIMR_TSTIM_Msk   (0x1U << ETH_MACIMR_TSTIM_Pos)
 
#define ETH_MACIMR_PMTIM_Msk   (0x1U << ETH_MACIMR_PMTIM_Pos)
 
#define ETH_MACA0HR_MACA0H_Msk   (0xFFFFU << ETH_MACA0HR_MACA0H_Pos)
 
#define ETH_MACA0LR_MACA0L_Msk   (0xFFFFFFFFU << ETH_MACA0LR_MACA0L_Pos)
 
#define ETH_MACA1HR_AE_Msk   (0x1U << ETH_MACA1HR_AE_Pos)
 
#define ETH_MACA1HR_SA_Msk   (0x1U << ETH_MACA1HR_SA_Pos)
 
#define ETH_MACA1HR_MBC_Msk   (0x3FU << ETH_MACA1HR_MBC_Pos)
 
#define ETH_MACA1HR_MACA1H_Msk   (0xFFFFU << ETH_MACA1HR_MACA1H_Pos)
 
#define ETH_MACA1LR_MACA1L_Msk   (0xFFFFFFFFU << ETH_MACA1LR_MACA1L_Pos)
 
#define ETH_MACA2HR_AE_Msk   (0x1U << ETH_MACA2HR_AE_Pos)
 
#define ETH_MACA2HR_SA_Msk   (0x1U << ETH_MACA2HR_SA_Pos)
 
#define ETH_MACA2HR_MBC_Msk   (0x3FU << ETH_MACA2HR_MBC_Pos)
 
#define ETH_MACA2HR_MACA2H_Msk   (0xFFFFU << ETH_MACA2HR_MACA2H_Pos)
 
#define ETH_MACA2LR_MACA2L_Msk   (0xFFFFFFFFU << ETH_MACA2LR_MACA2L_Pos)
 
#define ETH_MACA3HR_AE_Msk   (0x1U << ETH_MACA3HR_AE_Pos)
 
#define ETH_MACA3HR_SA_Msk   (0x1U << ETH_MACA3HR_SA_Pos)
 
#define ETH_MACA3HR_MBC_Msk   (0x3FU << ETH_MACA3HR_MBC_Pos)
 
#define ETH_MACA3HR_MACA3H_Msk   (0xFFFFU << ETH_MACA3HR_MACA3H_Pos)
 
#define ETH_MACA3LR_MACA3L_Msk   (0xFFFFFFFFU << ETH_MACA3LR_MACA3L_Pos)
 
#define ETH_MMCCR_MCFHP_Msk   (0x1U << ETH_MMCCR_MCFHP_Pos)
 
#define ETH_MMCCR_MCP_Msk   (0x1U << ETH_MMCCR_MCP_Pos)
 
#define ETH_MMCCR_MCF_Msk   (0x1U << ETH_MMCCR_MCF_Pos)
 
#define ETH_MMCCR_ROR_Msk   (0x1U << ETH_MMCCR_ROR_Pos)
 
#define ETH_MMCCR_CSR_Msk   (0x1U << ETH_MMCCR_CSR_Pos)
 
#define ETH_MMCCR_CR_Msk   (0x1U << ETH_MMCCR_CR_Pos)
 
#define ETH_MMCRIR_RGUFS_Msk   (0x1U << ETH_MMCRIR_RGUFS_Pos)
 
#define ETH_MMCRIR_RFAES_Msk   (0x1U << ETH_MMCRIR_RFAES_Pos)
 
#define ETH_MMCRIR_RFCES_Msk   (0x1U << ETH_MMCRIR_RFCES_Pos)
 
#define ETH_MMCTIR_TGFS_Msk   (0x1U << ETH_MMCTIR_TGFS_Pos)
 
#define ETH_MMCTIR_TGFMSCS_Msk   (0x1U << ETH_MMCTIR_TGFMSCS_Pos)
 
#define ETH_MMCTIR_TGFSCS_Msk   (0x1U << ETH_MMCTIR_TGFSCS_Pos)
 
#define ETH_MMCRIMR_RGUFM_Msk   (0x1U << ETH_MMCRIMR_RGUFM_Pos)
 
#define ETH_MMCRIMR_RFAEM_Msk   (0x1U << ETH_MMCRIMR_RFAEM_Pos)
 
#define ETH_MMCRIMR_RFCEM_Msk   (0x1U << ETH_MMCRIMR_RFCEM_Pos)
 
#define ETH_MMCTIMR_TGFM_Msk   (0x1U << ETH_MMCTIMR_TGFM_Pos)
 
#define ETH_MMCTIMR_TGFMSCM_Msk   (0x1U << ETH_MMCTIMR_TGFMSCM_Pos)
 
#define ETH_MMCTIMR_TGFSCM_Msk   (0x1U << ETH_MMCTIMR_TGFSCM_Pos)
 
#define ETH_MMCTGFSCCR_TGFSCC_Msk   (0xFFFFFFFFU << ETH_MMCTGFSCCR_TGFSCC_Pos)
 
#define ETH_MMCTGFMSCCR_TGFMSCC_Msk   (0xFFFFFFFFU << ETH_MMCTGFMSCCR_TGFMSCC_Pos)
 
#define ETH_MMCTGFCR_TGFC_Msk   (0xFFFFFFFFU << ETH_MMCTGFCR_TGFC_Pos)
 
#define ETH_MMCRFCECR_RFCEC_Msk   (0xFFFFFFFFU << ETH_MMCRFCECR_RFCEC_Pos)
 
#define ETH_MMCRFAECR_RFAEC_Msk   (0xFFFFFFFFU << ETH_MMCRFAECR_RFAEC_Pos)
 
#define ETH_MMCRGUFCR_RGUFC_Msk   (0xFFFFFFFFU << ETH_MMCRGUFCR_RGUFC_Pos)
 
#define ETH_PTPTSCR_TSCNT_Msk   (0x3U << ETH_PTPTSCR_TSCNT_Pos)
 
#define ETH_PTPTSSR_TSSMRME_Msk   (0x1U << ETH_PTPTSSR_TSSMRME_Pos)
 
#define ETH_PTPTSSR_TSSEME_Msk   (0x1U << ETH_PTPTSSR_TSSEME_Pos)
 
#define ETH_PTPTSSR_TSSIPV4FE_Msk   (0x1U << ETH_PTPTSSR_TSSIPV4FE_Pos)
 
#define ETH_PTPTSSR_TSSIPV6FE_Msk   (0x1U << ETH_PTPTSSR_TSSIPV6FE_Pos)
 
#define ETH_PTPTSSR_TSSPTPOEFE_Msk   (0x1U << ETH_PTPTSSR_TSSPTPOEFE_Pos)
 
#define ETH_PTPTSSR_TSPTPPSV2E_Msk   (0x1U << ETH_PTPTSSR_TSPTPPSV2E_Pos)
 
#define ETH_PTPTSSR_TSSSR_Msk   (0x1U << ETH_PTPTSSR_TSSSR_Pos)
 
#define ETH_PTPTSSR_TSSARFE_Msk   (0x1U << ETH_PTPTSSR_TSSARFE_Pos)
 
#define ETH_PTPTSCR_TSARU_Msk   (0x1U << ETH_PTPTSCR_TSARU_Pos)
 
#define ETH_PTPTSCR_TSITE_Msk   (0x1U << ETH_PTPTSCR_TSITE_Pos)
 
#define ETH_PTPTSCR_TSSTU_Msk   (0x1U << ETH_PTPTSCR_TSSTU_Pos)
 
#define ETH_PTPTSCR_TSSTI_Msk   (0x1U << ETH_PTPTSCR_TSSTI_Pos)
 
#define ETH_PTPTSCR_TSFCU_Msk   (0x1U << ETH_PTPTSCR_TSFCU_Pos)
 
#define ETH_PTPTSCR_TSE_Msk   (0x1U << ETH_PTPTSCR_TSE_Pos)
 
#define ETH_PTPSSIR_STSSI_Msk   (0xFFU << ETH_PTPSSIR_STSSI_Pos)
 
#define ETH_PTPTSHR_STS_Msk   (0xFFFFFFFFU << ETH_PTPTSHR_STS_Pos)
 
#define ETH_PTPTSLR_STPNS_Msk   (0x1U << ETH_PTPTSLR_STPNS_Pos)
 
#define ETH_PTPTSLR_STSS_Msk   (0x7FFFFFFFU << ETH_PTPTSLR_STSS_Pos)
 
#define ETH_PTPTSHUR_TSUS_Msk   (0xFFFFFFFFU << ETH_PTPTSHUR_TSUS_Pos)
 
#define ETH_PTPTSLUR_TSUPNS_Msk   (0x1U << ETH_PTPTSLUR_TSUPNS_Pos)
 
#define ETH_PTPTSLUR_TSUSS_Msk   (0x7FFFFFFFU << ETH_PTPTSLUR_TSUSS_Pos)
 
#define ETH_PTPTSAR_TSA_Msk   (0xFFFFFFFFU << ETH_PTPTSAR_TSA_Pos)
 
#define ETH_PTPTTHR_TTSH_Msk   (0xFFFFFFFFU << ETH_PTPTTHR_TTSH_Pos)
 
#define ETH_PTPTTLR_TTSL_Msk   (0xFFFFFFFFU << ETH_PTPTTLR_TTSL_Pos)
 
#define ETH_PTPTSSR_TSTTR_Msk   (0x1U << ETH_PTPTSSR_TSTTR_Pos)
 
#define ETH_PTPTSSR_TSSO_Msk   (0x1U << ETH_PTPTSSR_TSSO_Pos)
 
#define ETH_DMABMR_AAB_Msk   (0x1U << ETH_DMABMR_AAB_Pos)
 
#define ETH_DMABMR_FPM_Msk   (0x1U << ETH_DMABMR_FPM_Pos)
 
#define ETH_DMABMR_USP_Msk   (0x1U << ETH_DMABMR_USP_Pos)
 
#define ETH_DMABMR_RDP_Msk   (0x3FU << ETH_DMABMR_RDP_Pos)
 
#define ETH_DMABMR_FB_Msk   (0x1U << ETH_DMABMR_FB_Pos)
 
#define ETH_DMABMR_RTPR_Msk   (0x3U << ETH_DMABMR_RTPR_Pos)
 
#define ETH_DMABMR_PBL_Msk   (0x3FU << ETH_DMABMR_PBL_Pos)
 
#define ETH_DMABMR_EDE_Msk   (0x1U << ETH_DMABMR_EDE_Pos)
 
#define ETH_DMABMR_DSL_Msk   (0x1FU << ETH_DMABMR_DSL_Pos)
 
#define ETH_DMABMR_DA_Msk   (0x1U << ETH_DMABMR_DA_Pos)
 
#define ETH_DMABMR_SR_Msk   (0x1U << ETH_DMABMR_SR_Pos)
 
#define ETH_DMATPDR_TPD_Msk   (0xFFFFFFFFU << ETH_DMATPDR_TPD_Pos)
 
#define ETH_DMARPDR_RPD_Msk   (0xFFFFFFFFU << ETH_DMARPDR_RPD_Pos)
 
#define ETH_DMARDLAR_SRL_Msk   (0xFFFFFFFFU << ETH_DMARDLAR_SRL_Pos)
 
#define ETH_DMATDLAR_STL_Msk   (0xFFFFFFFFU << ETH_DMATDLAR_STL_Pos)
 
#define ETH_DMASR_TSTS_Msk   (0x1U << ETH_DMASR_TSTS_Pos)
 
#define ETH_DMASR_PMTS_Msk   (0x1U << ETH_DMASR_PMTS_Pos)
 
#define ETH_DMASR_MMCS_Msk   (0x1U << ETH_DMASR_MMCS_Pos)
 
#define ETH_DMASR_EBS_Msk   (0x7U << ETH_DMASR_EBS_Pos)
 
#define ETH_DMASR_EBS_DescAccess_Msk   (0x1U << ETH_DMASR_EBS_DescAccess_Pos)
 
#define ETH_DMASR_EBS_ReadTransf_Msk   (0x1U << ETH_DMASR_EBS_ReadTransf_Pos)
 
#define ETH_DMASR_EBS_DataTransfTx_Msk   (0x1U << ETH_DMASR_EBS_DataTransfTx_Pos)
 
#define ETH_DMASR_TPS_Msk   (0x7U << ETH_DMASR_TPS_Pos)
 
#define ETH_DMASR_TPS_Fetching_Msk   (0x1U << ETH_DMASR_TPS_Fetching_Pos)
 
#define ETH_DMASR_TPS_Waiting_Msk   (0x1U << ETH_DMASR_TPS_Waiting_Pos)
 
#define ETH_DMASR_TPS_Reading_Msk   (0x3U << ETH_DMASR_TPS_Reading_Pos)
 
#define ETH_DMASR_TPS_Suspended_Msk   (0x3U << ETH_DMASR_TPS_Suspended_Pos)
 
#define ETH_DMASR_TPS_Closing_Msk   (0x7U << ETH_DMASR_TPS_Closing_Pos)
 
#define ETH_DMASR_RPS_Msk   (0x7U << ETH_DMASR_RPS_Pos)
 
#define ETH_DMASR_RPS_Fetching_Msk   (0x1U << ETH_DMASR_RPS_Fetching_Pos)
 
#define ETH_DMASR_RPS_Waiting_Msk   (0x3U << ETH_DMASR_RPS_Waiting_Pos)
 
#define ETH_DMASR_RPS_Suspended_Msk   (0x1U << ETH_DMASR_RPS_Suspended_Pos)
 
#define ETH_DMASR_RPS_Closing_Msk   (0x5U << ETH_DMASR_RPS_Closing_Pos)
 
#define ETH_DMASR_RPS_Queuing_Msk   (0x7U << ETH_DMASR_RPS_Queuing_Pos)
 
#define ETH_DMASR_NIS_Msk   (0x1U << ETH_DMASR_NIS_Pos)
 
#define ETH_DMASR_AIS_Msk   (0x1U << ETH_DMASR_AIS_Pos)
 
#define ETH_DMASR_ERS_Msk   (0x1U << ETH_DMASR_ERS_Pos)
 
#define ETH_DMASR_FBES_Msk   (0x1U << ETH_DMASR_FBES_Pos)
 
#define ETH_DMASR_ETS_Msk   (0x1U << ETH_DMASR_ETS_Pos)
 
#define ETH_DMASR_RWTS_Msk   (0x1U << ETH_DMASR_RWTS_Pos)
 
#define ETH_DMASR_RPSS_Msk   (0x1U << ETH_DMASR_RPSS_Pos)
 
#define ETH_DMASR_RBUS_Msk   (0x1U << ETH_DMASR_RBUS_Pos)
 
#define ETH_DMASR_RS_Msk   (0x1U << ETH_DMASR_RS_Pos)
 
#define ETH_DMASR_TUS_Msk   (0x1U << ETH_DMASR_TUS_Pos)
 
#define ETH_DMASR_ROS_Msk   (0x1U << ETH_DMASR_ROS_Pos)
 
#define ETH_DMASR_TJTS_Msk   (0x1U << ETH_DMASR_TJTS_Pos)
 
#define ETH_DMASR_TBUS_Msk   (0x1U << ETH_DMASR_TBUS_Pos)
 
#define ETH_DMASR_TPSS_Msk   (0x1U << ETH_DMASR_TPSS_Pos)
 
#define ETH_DMASR_TS_Msk   (0x1U << ETH_DMASR_TS_Pos)
 
#define ETH_DMAOMR_DTCEFD_Msk   (0x1U << ETH_DMAOMR_DTCEFD_Pos)
 
#define ETH_DMAOMR_RSF_Msk   (0x1U << ETH_DMAOMR_RSF_Pos)
 
#define ETH_DMAOMR_DFRF_Msk   (0x1U << ETH_DMAOMR_DFRF_Pos)
 
#define ETH_DMAOMR_TSF_Msk   (0x1U << ETH_DMAOMR_TSF_Pos)
 
#define ETH_DMAOMR_FTF_Msk   (0x1U << ETH_DMAOMR_FTF_Pos)
 
#define ETH_DMAOMR_TTC_Msk   (0x7U << ETH_DMAOMR_TTC_Pos)
 
#define ETH_DMAOMR_ST_Msk   (0x1U << ETH_DMAOMR_ST_Pos)
 
#define ETH_DMAOMR_FEF_Msk   (0x1U << ETH_DMAOMR_FEF_Pos)
 
#define ETH_DMAOMR_FUGF_Msk   (0x1U << ETH_DMAOMR_FUGF_Pos)
 
#define ETH_DMAOMR_RTC_Msk   (0x3U << ETH_DMAOMR_RTC_Pos)
 
#define ETH_DMAOMR_OSF_Msk   (0x1U << ETH_DMAOMR_OSF_Pos)
 
#define ETH_DMAOMR_SR_Msk   (0x1U << ETH_DMAOMR_SR_Pos)
 
#define ETH_DMAIER_NISE_Msk   (0x1U << ETH_DMAIER_NISE_Pos)
 
#define ETH_DMAIER_AISE_Msk   (0x1U << ETH_DMAIER_AISE_Pos)
 
#define ETH_DMAIER_ERIE_Msk   (0x1U << ETH_DMAIER_ERIE_Pos)
 
#define ETH_DMAIER_FBEIE_Msk   (0x1U << ETH_DMAIER_FBEIE_Pos)
 
#define ETH_DMAIER_ETIE_Msk   (0x1U << ETH_DMAIER_ETIE_Pos)
 
#define ETH_DMAIER_RWTIE_Msk   (0x1U << ETH_DMAIER_RWTIE_Pos)
 
#define ETH_DMAIER_RPSIE_Msk   (0x1U << ETH_DMAIER_RPSIE_Pos)
 
#define ETH_DMAIER_RBUIE_Msk   (0x1U << ETH_DMAIER_RBUIE_Pos)
 
#define ETH_DMAIER_RIE_Msk   (0x1U << ETH_DMAIER_RIE_Pos)
 
#define ETH_DMAIER_TUIE_Msk   (0x1U << ETH_DMAIER_TUIE_Pos)
 
#define ETH_DMAIER_ROIE_Msk   (0x1U << ETH_DMAIER_ROIE_Pos)
 
#define ETH_DMAIER_TJTIE_Msk   (0x1U << ETH_DMAIER_TJTIE_Pos)
 
#define ETH_DMAIER_TBUIE_Msk   (0x1U << ETH_DMAIER_TBUIE_Pos)
 
#define ETH_DMAIER_TPSIE_Msk   (0x1U << ETH_DMAIER_TPSIE_Pos)
 
#define ETH_DMAIER_TIE_Msk   (0x1U << ETH_DMAIER_TIE_Pos)
 
#define ETH_DMAMFBOCR_OFOC_Msk   (0x1U << ETH_DMAMFBOCR_OFOC_Pos)
 
#define ETH_DMAMFBOCR_MFA_Msk   (0x7FFU << ETH_DMAMFBOCR_MFA_Pos)
 
#define ETH_DMAMFBOCR_OMFC_Msk   (0x1U << ETH_DMAMFBOCR_OMFC_Pos)
 
#define ETH_DMAMFBOCR_MFC_Msk   (0xFFFFU << ETH_DMAMFBOCR_MFC_Pos)
 
#define ETH_DMACHTDR_HTDAP_Msk   (0xFFFFFFFFU << ETH_DMACHTDR_HTDAP_Pos)
 
#define ETH_DMACHRDR_HRDAP_Msk   (0xFFFFFFFFU << ETH_DMACHRDR_HRDAP_Pos)
 
#define ETH_DMACHTBAR_HTBAP_Msk   (0xFFFFFFFFU << ETH_DMACHTBAR_HTBAP_Pos)
 
#define ETH_DMACHRBAR_HRBAP_Msk   (0xFFFFFFFFU << ETH_DMACHRBAR_HRBAP_Pos)
 
#define USB_OTG_GOTGCTL_SRQSCS_Msk   (0x1U << USB_OTG_GOTGCTL_SRQSCS_Pos)
 
#define USB_OTG_GOTGCTL_SRQSCS   USB_OTG_GOTGCTL_SRQSCS_Msk
 
#define USB_OTG_GOTGCTL_SRQ_Msk   (0x1U << USB_OTG_GOTGCTL_SRQ_Pos)
 
#define USB_OTG_GOTGCTL_SRQ   USB_OTG_GOTGCTL_SRQ_Msk
 
#define USB_OTG_GOTGCTL_VBVALOEN_Msk   (0x1U << USB_OTG_GOTGCTL_VBVALOEN_Pos)
 
#define USB_OTG_GOTGCTL_VBVALOEN   USB_OTG_GOTGCTL_VBVALOEN_Msk
 
#define USB_OTG_GOTGCTL_VBVALOVAL_Msk   (0x1U << USB_OTG_GOTGCTL_VBVALOVAL_Pos)
 
#define USB_OTG_GOTGCTL_VBVALOVAL   USB_OTG_GOTGCTL_VBVALOVAL_Msk
 
#define USB_OTG_GOTGCTL_AVALOEN_Msk   (0x1U << USB_OTG_GOTGCTL_AVALOEN_Pos)
 
#define USB_OTG_GOTGCTL_AVALOEN   USB_OTG_GOTGCTL_AVALOEN_Msk
 
#define USB_OTG_GOTGCTL_AVALOVAL_Msk   (0x1U << USB_OTG_GOTGCTL_AVALOVAL_Pos)
 
#define USB_OTG_GOTGCTL_AVALOVAL   USB_OTG_GOTGCTL_AVALOVAL_Msk
 
#define USB_OTG_GOTGCTL_BVALOEN_Msk   (0x1U << USB_OTG_GOTGCTL_BVALOEN_Pos)
 
#define USB_OTG_GOTGCTL_BVALOEN   USB_OTG_GOTGCTL_BVALOEN_Msk
 
#define USB_OTG_GOTGCTL_BVALOVAL_Msk   (0x1U << USB_OTG_GOTGCTL_BVALOVAL_Pos)
 
#define USB_OTG_GOTGCTL_BVALOVAL   USB_OTG_GOTGCTL_BVALOVAL_Msk
 
#define USB_OTG_GOTGCTL_HNGSCS_Msk   (0x1U << USB_OTG_GOTGCTL_HNGSCS_Pos)
 
#define USB_OTG_GOTGCTL_HNGSCS   USB_OTG_GOTGCTL_HNGSCS_Msk
 
#define USB_OTG_GOTGCTL_HNPRQ_Msk   (0x1U << USB_OTG_GOTGCTL_HNPRQ_Pos)
 
#define USB_OTG_GOTGCTL_HNPRQ   USB_OTG_GOTGCTL_HNPRQ_Msk
 
#define USB_OTG_GOTGCTL_HSHNPEN_Msk   (0x1U << USB_OTG_GOTGCTL_HSHNPEN_Pos)
 
#define USB_OTG_GOTGCTL_HSHNPEN   USB_OTG_GOTGCTL_HSHNPEN_Msk
 
#define USB_OTG_GOTGCTL_DHNPEN_Msk   (0x1U << USB_OTG_GOTGCTL_DHNPEN_Pos)
 
#define USB_OTG_GOTGCTL_DHNPEN   USB_OTG_GOTGCTL_DHNPEN_Msk
 
#define USB_OTG_GOTGCTL_EHEN_Msk   (0x1U << USB_OTG_GOTGCTL_EHEN_Pos)
 
#define USB_OTG_GOTGCTL_EHEN   USB_OTG_GOTGCTL_EHEN_Msk
 
#define USB_OTG_GOTGCTL_CIDSTS_Msk   (0x1U << USB_OTG_GOTGCTL_CIDSTS_Pos)
 
#define USB_OTG_GOTGCTL_CIDSTS   USB_OTG_GOTGCTL_CIDSTS_Msk
 
#define USB_OTG_GOTGCTL_DBCT_Msk   (0x1U << USB_OTG_GOTGCTL_DBCT_Pos)
 
#define USB_OTG_GOTGCTL_DBCT   USB_OTG_GOTGCTL_DBCT_Msk
 
#define USB_OTG_GOTGCTL_ASVLD_Msk   (0x1U << USB_OTG_GOTGCTL_ASVLD_Pos)
 
#define USB_OTG_GOTGCTL_ASVLD   USB_OTG_GOTGCTL_ASVLD_Msk
 
#define USB_OTG_GOTGCTL_BSESVLD_Msk   (0x1U << USB_OTG_GOTGCTL_BSESVLD_Pos)
 
#define USB_OTG_GOTGCTL_BSESVLD   USB_OTG_GOTGCTL_BSESVLD_Msk
 
#define USB_OTG_GOTGCTL_OTGVER_Msk   (0x1U << USB_OTG_GOTGCTL_OTGVER_Pos)
 
#define USB_OTG_GOTGCTL_OTGVER   USB_OTG_GOTGCTL_OTGVER_Msk
 
#define USB_OTG_HCFG_FSLSPCS_Msk   (0x3U << USB_OTG_HCFG_FSLSPCS_Pos)
 
#define USB_OTG_HCFG_FSLSPCS   USB_OTG_HCFG_FSLSPCS_Msk
 
#define USB_OTG_HCFG_FSLSPCS_0   (0x1U << USB_OTG_HCFG_FSLSPCS_Pos)
 
#define USB_OTG_HCFG_FSLSPCS_1   (0x2U << USB_OTG_HCFG_FSLSPCS_Pos)
 
#define USB_OTG_HCFG_FSLSS_Msk   (0x1U << USB_OTG_HCFG_FSLSS_Pos)
 
#define USB_OTG_HCFG_FSLSS   USB_OTG_HCFG_FSLSS_Msk
 
#define USB_OTG_DCFG_DSPD_Msk   (0x3U << USB_OTG_DCFG_DSPD_Pos)
 
#define USB_OTG_DCFG_DSPD   USB_OTG_DCFG_DSPD_Msk
 
#define USB_OTG_DCFG_DSPD_0   (0x1U << USB_OTG_DCFG_DSPD_Pos)
 
#define USB_OTG_DCFG_DSPD_1   (0x2U << USB_OTG_DCFG_DSPD_Pos)
 
#define USB_OTG_DCFG_NZLSOHSK_Msk   (0x1U << USB_OTG_DCFG_NZLSOHSK_Pos)
 
#define USB_OTG_DCFG_NZLSOHSK   USB_OTG_DCFG_NZLSOHSK_Msk
 
#define USB_OTG_DCFG_DAD_Msk   (0x7FU << USB_OTG_DCFG_DAD_Pos)
 
#define USB_OTG_DCFG_DAD   USB_OTG_DCFG_DAD_Msk
 
#define USB_OTG_DCFG_DAD_0   (0x01U << USB_OTG_DCFG_DAD_Pos)
 
#define USB_OTG_DCFG_DAD_1   (0x02U << USB_OTG_DCFG_DAD_Pos)
 
#define USB_OTG_DCFG_DAD_2   (0x04U << USB_OTG_DCFG_DAD_Pos)
 
#define USB_OTG_DCFG_DAD_3   (0x08U << USB_OTG_DCFG_DAD_Pos)
 
#define USB_OTG_DCFG_DAD_4   (0x10U << USB_OTG_DCFG_DAD_Pos)
 
#define USB_OTG_DCFG_DAD_5   (0x20U << USB_OTG_DCFG_DAD_Pos)
 
#define USB_OTG_DCFG_DAD_6   (0x40U << USB_OTG_DCFG_DAD_Pos)
 
#define USB_OTG_DCFG_PFIVL_Msk   (0x3U << USB_OTG_DCFG_PFIVL_Pos)
 
#define USB_OTG_DCFG_PFIVL   USB_OTG_DCFG_PFIVL_Msk
 
#define USB_OTG_DCFG_PFIVL_0   (0x1U << USB_OTG_DCFG_PFIVL_Pos)
 
#define USB_OTG_DCFG_PFIVL_1   (0x2U << USB_OTG_DCFG_PFIVL_Pos)
 
#define USB_OTG_DCFG_PERSCHIVL_Msk   (0x3U << USB_OTG_DCFG_PERSCHIVL_Pos)
 
#define USB_OTG_DCFG_PERSCHIVL   USB_OTG_DCFG_PERSCHIVL_Msk
 
#define USB_OTG_DCFG_PERSCHIVL_0   (0x1U << USB_OTG_DCFG_PERSCHIVL_Pos)
 
#define USB_OTG_DCFG_PERSCHIVL_1   (0x2U << USB_OTG_DCFG_PERSCHIVL_Pos)
 
#define USB_OTG_PCGCR_STPPCLK_Msk   (0x1U << USB_OTG_PCGCR_STPPCLK_Pos)
 
#define USB_OTG_PCGCR_STPPCLK   USB_OTG_PCGCR_STPPCLK_Msk
 
#define USB_OTG_PCGCR_GATEHCLK_Msk   (0x1U << USB_OTG_PCGCR_GATEHCLK_Pos)
 
#define USB_OTG_PCGCR_GATEHCLK   USB_OTG_PCGCR_GATEHCLK_Msk
 
#define USB_OTG_PCGCR_PHYSUSP_Msk   (0x1U << USB_OTG_PCGCR_PHYSUSP_Pos)
 
#define USB_OTG_PCGCR_PHYSUSP   USB_OTG_PCGCR_PHYSUSP_Msk
 
#define USB_OTG_GOTGINT_SEDET_Msk   (0x1U << USB_OTG_GOTGINT_SEDET_Pos)
 
#define USB_OTG_GOTGINT_SEDET   USB_OTG_GOTGINT_SEDET_Msk
 
#define USB_OTG_GOTGINT_SRSSCHG_Msk   (0x1U << USB_OTG_GOTGINT_SRSSCHG_Pos)
 
#define USB_OTG_GOTGINT_SRSSCHG   USB_OTG_GOTGINT_SRSSCHG_Msk
 
#define USB_OTG_GOTGINT_HNSSCHG_Msk   (0x1U << USB_OTG_GOTGINT_HNSSCHG_Pos)
 
#define USB_OTG_GOTGINT_HNSSCHG   USB_OTG_GOTGINT_HNSSCHG_Msk
 
#define USB_OTG_GOTGINT_HNGDET_Msk   (0x1U << USB_OTG_GOTGINT_HNGDET_Pos)
 
#define USB_OTG_GOTGINT_HNGDET   USB_OTG_GOTGINT_HNGDET_Msk
 
#define USB_OTG_GOTGINT_ADTOCHG_Msk   (0x1U << USB_OTG_GOTGINT_ADTOCHG_Pos)
 
#define USB_OTG_GOTGINT_ADTOCHG   USB_OTG_GOTGINT_ADTOCHG_Msk
 
#define USB_OTG_GOTGINT_DBCDNE_Msk   (0x1U << USB_OTG_GOTGINT_DBCDNE_Pos)
 
#define USB_OTG_GOTGINT_DBCDNE   USB_OTG_GOTGINT_DBCDNE_Msk
 
#define USB_OTG_GOTGINT_IDCHNG_Msk   (0x1U << USB_OTG_GOTGINT_IDCHNG_Pos)
 
#define USB_OTG_GOTGINT_IDCHNG   USB_OTG_GOTGINT_IDCHNG_Msk
 
#define USB_OTG_DCTL_RWUSIG_Msk   (0x1U << USB_OTG_DCTL_RWUSIG_Pos)
 
#define USB_OTG_DCTL_RWUSIG   USB_OTG_DCTL_RWUSIG_Msk
 
#define USB_OTG_DCTL_SDIS_Msk   (0x1U << USB_OTG_DCTL_SDIS_Pos)
 
#define USB_OTG_DCTL_SDIS   USB_OTG_DCTL_SDIS_Msk
 
#define USB_OTG_DCTL_GINSTS_Msk   (0x1U << USB_OTG_DCTL_GINSTS_Pos)
 
#define USB_OTG_DCTL_GINSTS   USB_OTG_DCTL_GINSTS_Msk
 
#define USB_OTG_DCTL_GONSTS_Msk   (0x1U << USB_OTG_DCTL_GONSTS_Pos)
 
#define USB_OTG_DCTL_GONSTS   USB_OTG_DCTL_GONSTS_Msk
 
#define USB_OTG_DCTL_TCTL_Msk   (0x7U << USB_OTG_DCTL_TCTL_Pos)
 
#define USB_OTG_DCTL_TCTL   USB_OTG_DCTL_TCTL_Msk
 
#define USB_OTG_DCTL_TCTL_0   (0x1U << USB_OTG_DCTL_TCTL_Pos)
 
#define USB_OTG_DCTL_TCTL_1   (0x2U << USB_OTG_DCTL_TCTL_Pos)
 
#define USB_OTG_DCTL_TCTL_2   (0x4U << USB_OTG_DCTL_TCTL_Pos)
 
#define USB_OTG_DCTL_SGINAK_Msk   (0x1U << USB_OTG_DCTL_SGINAK_Pos)
 
#define USB_OTG_DCTL_SGINAK   USB_OTG_DCTL_SGINAK_Msk
 
#define USB_OTG_DCTL_CGINAK_Msk   (0x1U << USB_OTG_DCTL_CGINAK_Pos)
 
#define USB_OTG_DCTL_CGINAK   USB_OTG_DCTL_CGINAK_Msk
 
#define USB_OTG_DCTL_SGONAK_Msk   (0x1U << USB_OTG_DCTL_SGONAK_Pos)
 
#define USB_OTG_DCTL_SGONAK   USB_OTG_DCTL_SGONAK_Msk
 
#define USB_OTG_DCTL_CGONAK_Msk   (0x1U << USB_OTG_DCTL_CGONAK_Pos)
 
#define USB_OTG_DCTL_CGONAK   USB_OTG_DCTL_CGONAK_Msk
 
#define USB_OTG_DCTL_POPRGDNE_Msk   (0x1U << USB_OTG_DCTL_POPRGDNE_Pos)
 
#define USB_OTG_DCTL_POPRGDNE   USB_OTG_DCTL_POPRGDNE_Msk
 
#define USB_OTG_HFIR_FRIVL_Msk   (0xFFFFU << USB_OTG_HFIR_FRIVL_Pos)
 
#define USB_OTG_HFIR_FRIVL   USB_OTG_HFIR_FRIVL_Msk
 
#define USB_OTG_HFNUM_FRNUM_Msk   (0xFFFFU << USB_OTG_HFNUM_FRNUM_Pos)
 
#define USB_OTG_HFNUM_FRNUM   USB_OTG_HFNUM_FRNUM_Msk
 
#define USB_OTG_HFNUM_FTREM_Msk   (0xFFFFU << USB_OTG_HFNUM_FTREM_Pos)
 
#define USB_OTG_HFNUM_FTREM   USB_OTG_HFNUM_FTREM_Msk
 
#define USB_OTG_DSTS_SUSPSTS_Msk   (0x1U << USB_OTG_DSTS_SUSPSTS_Pos)
 
#define USB_OTG_DSTS_SUSPSTS   USB_OTG_DSTS_SUSPSTS_Msk
 
#define USB_OTG_DSTS_ENUMSPD_Msk   (0x3U << USB_OTG_DSTS_ENUMSPD_Pos)
 
#define USB_OTG_DSTS_ENUMSPD   USB_OTG_DSTS_ENUMSPD_Msk
 
#define USB_OTG_DSTS_ENUMSPD_0   (0x1U << USB_OTG_DSTS_ENUMSPD_Pos)
 
#define USB_OTG_DSTS_ENUMSPD_1   (0x2U << USB_OTG_DSTS_ENUMSPD_Pos)
 
#define USB_OTG_DSTS_EERR_Msk   (0x1U << USB_OTG_DSTS_EERR_Pos)
 
#define USB_OTG_DSTS_EERR   USB_OTG_DSTS_EERR_Msk
 
#define USB_OTG_DSTS_FNSOF_Msk   (0x3FFFU << USB_OTG_DSTS_FNSOF_Pos)
 
#define USB_OTG_DSTS_FNSOF   USB_OTG_DSTS_FNSOF_Msk
 
#define USB_OTG_GAHBCFG_GINT_Msk   (0x1U << USB_OTG_GAHBCFG_GINT_Pos)
 
#define USB_OTG_GAHBCFG_GINT   USB_OTG_GAHBCFG_GINT_Msk
 
#define USB_OTG_GAHBCFG_HBSTLEN_Msk   (0xFU << USB_OTG_GAHBCFG_HBSTLEN_Pos)
 
#define USB_OTG_GAHBCFG_HBSTLEN   USB_OTG_GAHBCFG_HBSTLEN_Msk
 
#define USB_OTG_GAHBCFG_HBSTLEN_0   (0x0U << USB_OTG_GAHBCFG_HBSTLEN_Pos)
 
#define USB_OTG_GAHBCFG_HBSTLEN_1   (0x1U << USB_OTG_GAHBCFG_HBSTLEN_Pos)
 
#define USB_OTG_GAHBCFG_HBSTLEN_2   (0x3U << USB_OTG_GAHBCFG_HBSTLEN_Pos)
 
#define USB_OTG_GAHBCFG_HBSTLEN_3   (0x5U << USB_OTG_GAHBCFG_HBSTLEN_Pos)
 
#define USB_OTG_GAHBCFG_HBSTLEN_4   (0x7U << USB_OTG_GAHBCFG_HBSTLEN_Pos)
 
#define USB_OTG_GAHBCFG_DMAEN_Msk   (0x1U << USB_OTG_GAHBCFG_DMAEN_Pos)
 
#define USB_OTG_GAHBCFG_DMAEN   USB_OTG_GAHBCFG_DMAEN_Msk
 
#define USB_OTG_GAHBCFG_TXFELVL_Msk   (0x1U << USB_OTG_GAHBCFG_TXFELVL_Pos)
 
#define USB_OTG_GAHBCFG_TXFELVL   USB_OTG_GAHBCFG_TXFELVL_Msk
 
#define USB_OTG_GAHBCFG_PTXFELVL_Msk   (0x1U << USB_OTG_GAHBCFG_PTXFELVL_Pos)
 
#define USB_OTG_GAHBCFG_PTXFELVL   USB_OTG_GAHBCFG_PTXFELVL_Msk
 
#define USB_OTG_GUSBCFG_TOCAL_Msk   (0x7U << USB_OTG_GUSBCFG_TOCAL_Pos)
 
#define USB_OTG_GUSBCFG_TOCAL   USB_OTG_GUSBCFG_TOCAL_Msk
 
#define USB_OTG_GUSBCFG_TOCAL_0   (0x1U << USB_OTG_GUSBCFG_TOCAL_Pos)
 
#define USB_OTG_GUSBCFG_TOCAL_1   (0x2U << USB_OTG_GUSBCFG_TOCAL_Pos)
 
#define USB_OTG_GUSBCFG_TOCAL_2   (0x4U << USB_OTG_GUSBCFG_TOCAL_Pos)
 
#define USB_OTG_GUSBCFG_PHYSEL_Msk   (0x1U << USB_OTG_GUSBCFG_PHYSEL_Pos)
 
#define USB_OTG_GUSBCFG_PHYSEL   USB_OTG_GUSBCFG_PHYSEL_Msk
 
#define USB_OTG_GUSBCFG_SRPCAP_Msk   (0x1U << USB_OTG_GUSBCFG_SRPCAP_Pos)
 
#define USB_OTG_GUSBCFG_SRPCAP   USB_OTG_GUSBCFG_SRPCAP_Msk
 
#define USB_OTG_GUSBCFG_HNPCAP_Msk   (0x1U << USB_OTG_GUSBCFG_HNPCAP_Pos)
 
#define USB_OTG_GUSBCFG_HNPCAP   USB_OTG_GUSBCFG_HNPCAP_Msk
 
#define USB_OTG_GUSBCFG_TRDT_Msk   (0xFU << USB_OTG_GUSBCFG_TRDT_Pos)
 
#define USB_OTG_GUSBCFG_TRDT   USB_OTG_GUSBCFG_TRDT_Msk
 
#define USB_OTG_GUSBCFG_TRDT_0   (0x1U << USB_OTG_GUSBCFG_TRDT_Pos)
 
#define USB_OTG_GUSBCFG_TRDT_1   (0x2U << USB_OTG_GUSBCFG_TRDT_Pos)
 
#define USB_OTG_GUSBCFG_TRDT_2   (0x4U << USB_OTG_GUSBCFG_TRDT_Pos)
 
#define USB_OTG_GUSBCFG_TRDT_3   (0x8U << USB_OTG_GUSBCFG_TRDT_Pos)
 
#define USB_OTG_GUSBCFG_PHYLPCS_Msk   (0x1U << USB_OTG_GUSBCFG_PHYLPCS_Pos)
 
#define USB_OTG_GUSBCFG_PHYLPCS   USB_OTG_GUSBCFG_PHYLPCS_Msk
 
#define USB_OTG_GUSBCFG_ULPIFSLS_Msk   (0x1U << USB_OTG_GUSBCFG_ULPIFSLS_Pos)
 
#define USB_OTG_GUSBCFG_ULPIFSLS   USB_OTG_GUSBCFG_ULPIFSLS_Msk
 
#define USB_OTG_GUSBCFG_ULPIAR_Msk   (0x1U << USB_OTG_GUSBCFG_ULPIAR_Pos)
 
#define USB_OTG_GUSBCFG_ULPIAR   USB_OTG_GUSBCFG_ULPIAR_Msk
 
#define USB_OTG_GUSBCFG_ULPICSM_Msk   (0x1U << USB_OTG_GUSBCFG_ULPICSM_Pos)
 
#define USB_OTG_GUSBCFG_ULPICSM   USB_OTG_GUSBCFG_ULPICSM_Msk
 
#define USB_OTG_GUSBCFG_ULPIEVBUSD_Msk   (0x1U << USB_OTG_GUSBCFG_ULPIEVBUSD_Pos)
 
#define USB_OTG_GUSBCFG_ULPIEVBUSD   USB_OTG_GUSBCFG_ULPIEVBUSD_Msk
 
#define USB_OTG_GUSBCFG_ULPIEVBUSI_Msk   (0x1U << USB_OTG_GUSBCFG_ULPIEVBUSI_Pos)
 
#define USB_OTG_GUSBCFG_ULPIEVBUSI   USB_OTG_GUSBCFG_ULPIEVBUSI_Msk
 
#define USB_OTG_GUSBCFG_TSDPS_Msk   (0x1U << USB_OTG_GUSBCFG_TSDPS_Pos)
 
#define USB_OTG_GUSBCFG_TSDPS   USB_OTG_GUSBCFG_TSDPS_Msk
 
#define USB_OTG_GUSBCFG_PCCI_Msk   (0x1U << USB_OTG_GUSBCFG_PCCI_Pos)
 
#define USB_OTG_GUSBCFG_PCCI   USB_OTG_GUSBCFG_PCCI_Msk
 
#define USB_OTG_GUSBCFG_PTCI_Msk   (0x1U << USB_OTG_GUSBCFG_PTCI_Pos)
 
#define USB_OTG_GUSBCFG_PTCI   USB_OTG_GUSBCFG_PTCI_Msk
 
#define USB_OTG_GUSBCFG_ULPIIPD_Msk   (0x1U << USB_OTG_GUSBCFG_ULPIIPD_Pos)
 
#define USB_OTG_GUSBCFG_ULPIIPD   USB_OTG_GUSBCFG_ULPIIPD_Msk
 
#define USB_OTG_GUSBCFG_FHMOD_Msk   (0x1U << USB_OTG_GUSBCFG_FHMOD_Pos)
 
#define USB_OTG_GUSBCFG_FHMOD   USB_OTG_GUSBCFG_FHMOD_Msk
 
#define USB_OTG_GUSBCFG_FDMOD_Msk   (0x1U << USB_OTG_GUSBCFG_FDMOD_Pos)
 
#define USB_OTG_GUSBCFG_FDMOD   USB_OTG_GUSBCFG_FDMOD_Msk
 
#define USB_OTG_GUSBCFG_CTXPKT_Msk   (0x1U << USB_OTG_GUSBCFG_CTXPKT_Pos)
 
#define USB_OTG_GUSBCFG_CTXPKT   USB_OTG_GUSBCFG_CTXPKT_Msk
 
#define USB_OTG_GRSTCTL_CSRST_Msk   (0x1U << USB_OTG_GRSTCTL_CSRST_Pos)
 
#define USB_OTG_GRSTCTL_CSRST   USB_OTG_GRSTCTL_CSRST_Msk
 
#define USB_OTG_GRSTCTL_HSRST_Msk   (0x1U << USB_OTG_GRSTCTL_HSRST_Pos)
 
#define USB_OTG_GRSTCTL_HSRST   USB_OTG_GRSTCTL_HSRST_Msk
 
#define USB_OTG_GRSTCTL_FCRST_Msk   (0x1U << USB_OTG_GRSTCTL_FCRST_Pos)
 
#define USB_OTG_GRSTCTL_FCRST   USB_OTG_GRSTCTL_FCRST_Msk
 
#define USB_OTG_GRSTCTL_RXFFLSH_Msk   (0x1U << USB_OTG_GRSTCTL_RXFFLSH_Pos)
 
#define USB_OTG_GRSTCTL_RXFFLSH   USB_OTG_GRSTCTL_RXFFLSH_Msk
 
#define USB_OTG_GRSTCTL_TXFFLSH_Msk   (0x1U << USB_OTG_GRSTCTL_TXFFLSH_Pos)
 
#define USB_OTG_GRSTCTL_TXFFLSH   USB_OTG_GRSTCTL_TXFFLSH_Msk
 
#define USB_OTG_GRSTCTL_TXFNUM_Msk   (0x1FU << USB_OTG_GRSTCTL_TXFNUM_Pos)
 
#define USB_OTG_GRSTCTL_TXFNUM   USB_OTG_GRSTCTL_TXFNUM_Msk
 
#define USB_OTG_GRSTCTL_TXFNUM_0   (0x01U << USB_OTG_GRSTCTL_TXFNUM_Pos)
 
#define USB_OTG_GRSTCTL_TXFNUM_1   (0x02U << USB_OTG_GRSTCTL_TXFNUM_Pos)
 
#define USB_OTG_GRSTCTL_TXFNUM_2   (0x04U << USB_OTG_GRSTCTL_TXFNUM_Pos)
 
#define USB_OTG_GRSTCTL_TXFNUM_3   (0x08U << USB_OTG_GRSTCTL_TXFNUM_Pos)
 
#define USB_OTG_GRSTCTL_TXFNUM_4   (0x10U << USB_OTG_GRSTCTL_TXFNUM_Pos)
 
#define USB_OTG_GRSTCTL_DMAREQ_Msk   (0x1U << USB_OTG_GRSTCTL_DMAREQ_Pos)
 
#define USB_OTG_GRSTCTL_DMAREQ   USB_OTG_GRSTCTL_DMAREQ_Msk
 
#define USB_OTG_GRSTCTL_AHBIDL_Msk   (0x1U << USB_OTG_GRSTCTL_AHBIDL_Pos)
 
#define USB_OTG_GRSTCTL_AHBIDL   USB_OTG_GRSTCTL_AHBIDL_Msk
 
#define USB_OTG_DIEPMSK_XFRCM_Msk   (0x1U << USB_OTG_DIEPMSK_XFRCM_Pos)
 
#define USB_OTG_DIEPMSK_XFRCM   USB_OTG_DIEPMSK_XFRCM_Msk
 
#define USB_OTG_DIEPMSK_EPDM_Msk   (0x1U << USB_OTG_DIEPMSK_EPDM_Pos)
 
#define USB_OTG_DIEPMSK_EPDM   USB_OTG_DIEPMSK_EPDM_Msk
 
#define USB_OTG_DIEPMSK_TOM_Msk   (0x1U << USB_OTG_DIEPMSK_TOM_Pos)
 
#define USB_OTG_DIEPMSK_TOM   USB_OTG_DIEPMSK_TOM_Msk
 
#define USB_OTG_DIEPMSK_ITTXFEMSK_Msk   (0x1U << USB_OTG_DIEPMSK_ITTXFEMSK_Pos)
 
#define USB_OTG_DIEPMSK_ITTXFEMSK   USB_OTG_DIEPMSK_ITTXFEMSK_Msk
 
#define USB_OTG_DIEPMSK_INEPNMM_Msk   (0x1U << USB_OTG_DIEPMSK_INEPNMM_Pos)
 
#define USB_OTG_DIEPMSK_INEPNMM   USB_OTG_DIEPMSK_INEPNMM_Msk
 
#define USB_OTG_DIEPMSK_INEPNEM_Msk   (0x1U << USB_OTG_DIEPMSK_INEPNEM_Pos)
 
#define USB_OTG_DIEPMSK_INEPNEM   USB_OTG_DIEPMSK_INEPNEM_Msk
 
#define USB_OTG_DIEPMSK_TXFURM_Msk   (0x1U << USB_OTG_DIEPMSK_TXFURM_Pos)
 
#define USB_OTG_DIEPMSK_TXFURM   USB_OTG_DIEPMSK_TXFURM_Msk
 
#define USB_OTG_DIEPMSK_BIM_Msk   (0x1U << USB_OTG_DIEPMSK_BIM_Pos)
 
#define USB_OTG_DIEPMSK_BIM   USB_OTG_DIEPMSK_BIM_Msk
 
#define USB_OTG_HPTXSTS_PTXFSAVL_Msk   (0xFFFFU << USB_OTG_HPTXSTS_PTXFSAVL_Pos)
 
#define USB_OTG_HPTXSTS_PTXFSAVL   USB_OTG_HPTXSTS_PTXFSAVL_Msk
 
#define USB_OTG_HPTXSTS_PTXQSAV_Msk   (0xFFU << USB_OTG_HPTXSTS_PTXQSAV_Pos)
 
#define USB_OTG_HPTXSTS_PTXQSAV   USB_OTG_HPTXSTS_PTXQSAV_Msk
 
#define USB_OTG_HPTXSTS_PTXQSAV_0   (0x01U << USB_OTG_HPTXSTS_PTXQSAV_Pos)
 
#define USB_OTG_HPTXSTS_PTXQSAV_1   (0x02U << USB_OTG_HPTXSTS_PTXQSAV_Pos)
 
#define USB_OTG_HPTXSTS_PTXQSAV_2   (0x04U << USB_OTG_HPTXSTS_PTXQSAV_Pos)
 
#define USB_OTG_HPTXSTS_PTXQSAV_3   (0x08U << USB_OTG_HPTXSTS_PTXQSAV_Pos)
 
#define USB_OTG_HPTXSTS_PTXQSAV_4   (0x10U << USB_OTG_HPTXSTS_PTXQSAV_Pos)
 
#define USB_OTG_HPTXSTS_PTXQSAV_5   (0x20U << USB_OTG_HPTXSTS_PTXQSAV_Pos)
 
#define USB_OTG_HPTXSTS_PTXQSAV_6   (0x40U << USB_OTG_HPTXSTS_PTXQSAV_Pos)
 
#define USB_OTG_HPTXSTS_PTXQSAV_7   (0x80U << USB_OTG_HPTXSTS_PTXQSAV_Pos)
 
#define USB_OTG_HPTXSTS_PTXQTOP_Msk   (0xFFU << USB_OTG_HPTXSTS_PTXQTOP_Pos)
 
#define USB_OTG_HPTXSTS_PTXQTOP   USB_OTG_HPTXSTS_PTXQTOP_Msk
 
#define USB_OTG_HPTXSTS_PTXQTOP_0   (0x01U << USB_OTG_HPTXSTS_PTXQTOP_Pos)
 
#define USB_OTG_HPTXSTS_PTXQTOP_1   (0x02U << USB_OTG_HPTXSTS_PTXQTOP_Pos)
 
#define USB_OTG_HPTXSTS_PTXQTOP_2   (0x04U << USB_OTG_HPTXSTS_PTXQTOP_Pos)
 
#define USB_OTG_HPTXSTS_PTXQTOP_3   (0x08U << USB_OTG_HPTXSTS_PTXQTOP_Pos)
 
#define USB_OTG_HPTXSTS_PTXQTOP_4   (0x10U << USB_OTG_HPTXSTS_PTXQTOP_Pos)
 
#define USB_OTG_HPTXSTS_PTXQTOP_5   (0x20U << USB_OTG_HPTXSTS_PTXQTOP_Pos)
 
#define USB_OTG_HPTXSTS_PTXQTOP_6   (0x40U << USB_OTG_HPTXSTS_PTXQTOP_Pos)
 
#define USB_OTG_HPTXSTS_PTXQTOP_7   (0x80U << USB_OTG_HPTXSTS_PTXQTOP_Pos)
 
#define USB_OTG_HAINT_HAINT_Msk   (0xFFFFU << USB_OTG_HAINT_HAINT_Pos)
 
#define USB_OTG_HAINT_HAINT   USB_OTG_HAINT_HAINT_Msk
 
#define USB_OTG_DOEPMSK_XFRCM_Msk   (0x1U << USB_OTG_DOEPMSK_XFRCM_Pos)
 
#define USB_OTG_DOEPMSK_XFRCM   USB_OTG_DOEPMSK_XFRCM_Msk
 
#define USB_OTG_DOEPMSK_EPDM_Msk   (0x1U << USB_OTG_DOEPMSK_EPDM_Pos)
 
#define USB_OTG_DOEPMSK_EPDM   USB_OTG_DOEPMSK_EPDM_Msk
 
#define USB_OTG_DOEPMSK_STUPM_Msk   (0x1U << USB_OTG_DOEPMSK_STUPM_Pos)
 
#define USB_OTG_DOEPMSK_STUPM   USB_OTG_DOEPMSK_STUPM_Msk
 
#define USB_OTG_DOEPMSK_OTEPDM_Msk   (0x1U << USB_OTG_DOEPMSK_OTEPDM_Pos)
 
#define USB_OTG_DOEPMSK_OTEPDM   USB_OTG_DOEPMSK_OTEPDM_Msk
 
#define USB_OTG_DOEPMSK_OTEPSPRM_Msk   (0x1U << USB_OTG_DOEPMSK_OTEPSPRM_Pos)
 
#define USB_OTG_DOEPMSK_OTEPSPRM   USB_OTG_DOEPMSK_OTEPSPRM_Msk
 
#define USB_OTG_DOEPMSK_B2BSTUP_Msk   (0x1U << USB_OTG_DOEPMSK_B2BSTUP_Pos)
 
#define USB_OTG_DOEPMSK_B2BSTUP   USB_OTG_DOEPMSK_B2BSTUP_Msk
 
#define USB_OTG_DOEPMSK_OPEM_Msk   (0x1U << USB_OTG_DOEPMSK_OPEM_Pos)
 
#define USB_OTG_DOEPMSK_OPEM   USB_OTG_DOEPMSK_OPEM_Msk
 
#define USB_OTG_DOEPMSK_BOIM_Msk   (0x1U << USB_OTG_DOEPMSK_BOIM_Pos)
 
#define USB_OTG_DOEPMSK_BOIM   USB_OTG_DOEPMSK_BOIM_Msk
 
#define USB_OTG_GINTSTS_CMOD_Msk   (0x1U << USB_OTG_GINTSTS_CMOD_Pos)
 
#define USB_OTG_GINTSTS_CMOD   USB_OTG_GINTSTS_CMOD_Msk
 
#define USB_OTG_GINTSTS_MMIS_Msk   (0x1U << USB_OTG_GINTSTS_MMIS_Pos)
 
#define USB_OTG_GINTSTS_MMIS   USB_OTG_GINTSTS_MMIS_Msk
 
#define USB_OTG_GINTSTS_OTGINT_Msk   (0x1U << USB_OTG_GINTSTS_OTGINT_Pos)
 
#define USB_OTG_GINTSTS_OTGINT   USB_OTG_GINTSTS_OTGINT_Msk
 
#define USB_OTG_GINTSTS_SOF_Msk   (0x1U << USB_OTG_GINTSTS_SOF_Pos)
 
#define USB_OTG_GINTSTS_SOF   USB_OTG_GINTSTS_SOF_Msk
 
#define USB_OTG_GINTSTS_RXFLVL_Msk   (0x1U << USB_OTG_GINTSTS_RXFLVL_Pos)
 
#define USB_OTG_GINTSTS_RXFLVL   USB_OTG_GINTSTS_RXFLVL_Msk
 
#define USB_OTG_GINTSTS_NPTXFE_Msk   (0x1U << USB_OTG_GINTSTS_NPTXFE_Pos)
 
#define USB_OTG_GINTSTS_NPTXFE   USB_OTG_GINTSTS_NPTXFE_Msk
 
#define USB_OTG_GINTSTS_GINAKEFF_Msk   (0x1U << USB_OTG_GINTSTS_GINAKEFF_Pos)
 
#define USB_OTG_GINTSTS_GINAKEFF   USB_OTG_GINTSTS_GINAKEFF_Msk
 
#define USB_OTG_GINTSTS_BOUTNAKEFF_Msk   (0x1U << USB_OTG_GINTSTS_BOUTNAKEFF_Pos)
 
#define USB_OTG_GINTSTS_BOUTNAKEFF   USB_OTG_GINTSTS_BOUTNAKEFF_Msk
 
#define USB_OTG_GINTSTS_ESUSP_Msk   (0x1U << USB_OTG_GINTSTS_ESUSP_Pos)
 
#define USB_OTG_GINTSTS_ESUSP   USB_OTG_GINTSTS_ESUSP_Msk
 
#define USB_OTG_GINTSTS_USBSUSP_Msk   (0x1U << USB_OTG_GINTSTS_USBSUSP_Pos)
 
#define USB_OTG_GINTSTS_USBSUSP   USB_OTG_GINTSTS_USBSUSP_Msk
 
#define USB_OTG_GINTSTS_USBRST_Msk   (0x1U << USB_OTG_GINTSTS_USBRST_Pos)
 
#define USB_OTG_GINTSTS_USBRST   USB_OTG_GINTSTS_USBRST_Msk
 
#define USB_OTG_GINTSTS_ENUMDNE_Msk   (0x1U << USB_OTG_GINTSTS_ENUMDNE_Pos)
 
#define USB_OTG_GINTSTS_ENUMDNE   USB_OTG_GINTSTS_ENUMDNE_Msk
 
#define USB_OTG_GINTSTS_ISOODRP_Msk   (0x1U << USB_OTG_GINTSTS_ISOODRP_Pos)
 
#define USB_OTG_GINTSTS_ISOODRP   USB_OTG_GINTSTS_ISOODRP_Msk
 
#define USB_OTG_GINTSTS_EOPF_Msk   (0x1U << USB_OTG_GINTSTS_EOPF_Pos)
 
#define USB_OTG_GINTSTS_EOPF   USB_OTG_GINTSTS_EOPF_Msk
 
#define USB_OTG_GINTSTS_IEPINT_Msk   (0x1U << USB_OTG_GINTSTS_IEPINT_Pos)
 
#define USB_OTG_GINTSTS_IEPINT   USB_OTG_GINTSTS_IEPINT_Msk
 
#define USB_OTG_GINTSTS_OEPINT_Msk   (0x1U << USB_OTG_GINTSTS_OEPINT_Pos)
 
#define USB_OTG_GINTSTS_OEPINT   USB_OTG_GINTSTS_OEPINT_Msk
 
#define USB_OTG_GINTSTS_IISOIXFR_Msk   (0x1U << USB_OTG_GINTSTS_IISOIXFR_Pos)
 
#define USB_OTG_GINTSTS_IISOIXFR   USB_OTG_GINTSTS_IISOIXFR_Msk
 
#define USB_OTG_GINTSTS_PXFR_INCOMPISOOUT_Msk   (0x1U << USB_OTG_GINTSTS_PXFR_INCOMPISOOUT_Pos)
 
#define USB_OTG_GINTSTS_PXFR_INCOMPISOOUT   USB_OTG_GINTSTS_PXFR_INCOMPISOOUT_Msk
 
#define USB_OTG_GINTSTS_DATAFSUSP_Msk   (0x1U << USB_OTG_GINTSTS_DATAFSUSP_Pos)
 
#define USB_OTG_GINTSTS_DATAFSUSP   USB_OTG_GINTSTS_DATAFSUSP_Msk
 
#define USB_OTG_GINTSTS_RSTDET_Msk   (0x1U << USB_OTG_GINTSTS_RSTDET_Pos)
 
#define USB_OTG_GINTSTS_RSTDET   USB_OTG_GINTSTS_RSTDET_Msk
 
#define USB_OTG_GINTSTS_HPRTINT_Msk   (0x1U << USB_OTG_GINTSTS_HPRTINT_Pos)
 
#define USB_OTG_GINTSTS_HPRTINT   USB_OTG_GINTSTS_HPRTINT_Msk
 
#define USB_OTG_GINTSTS_HCINT_Msk   (0x1U << USB_OTG_GINTSTS_HCINT_Pos)
 
#define USB_OTG_GINTSTS_HCINT   USB_OTG_GINTSTS_HCINT_Msk
 
#define USB_OTG_GINTSTS_PTXFE_Msk   (0x1U << USB_OTG_GINTSTS_PTXFE_Pos)
 
#define USB_OTG_GINTSTS_PTXFE   USB_OTG_GINTSTS_PTXFE_Msk
 
#define USB_OTG_GINTSTS_LPMINT_Msk   (0x1U << USB_OTG_GINTSTS_LPMINT_Pos)
 
#define USB_OTG_GINTSTS_LPMINT   USB_OTG_GINTSTS_LPMINT_Msk
 
#define USB_OTG_GINTSTS_CIDSCHG_Msk   (0x1U << USB_OTG_GINTSTS_CIDSCHG_Pos)
 
#define USB_OTG_GINTSTS_CIDSCHG   USB_OTG_GINTSTS_CIDSCHG_Msk
 
#define USB_OTG_GINTSTS_DISCINT_Msk   (0x1U << USB_OTG_GINTSTS_DISCINT_Pos)
 
#define USB_OTG_GINTSTS_DISCINT   USB_OTG_GINTSTS_DISCINT_Msk
 
#define USB_OTG_GINTSTS_SRQINT_Msk   (0x1U << USB_OTG_GINTSTS_SRQINT_Pos)
 
#define USB_OTG_GINTSTS_SRQINT   USB_OTG_GINTSTS_SRQINT_Msk
 
#define USB_OTG_GINTSTS_WKUINT_Msk   (0x1U << USB_OTG_GINTSTS_WKUINT_Pos)
 
#define USB_OTG_GINTSTS_WKUINT   USB_OTG_GINTSTS_WKUINT_Msk
 
#define USB_OTG_GINTMSK_MMISM_Msk   (0x1U << USB_OTG_GINTMSK_MMISM_Pos)
 
#define USB_OTG_GINTMSK_MMISM   USB_OTG_GINTMSK_MMISM_Msk
 
#define USB_OTG_GINTMSK_OTGINT_Msk   (0x1U << USB_OTG_GINTMSK_OTGINT_Pos)
 
#define USB_OTG_GINTMSK_OTGINT   USB_OTG_GINTMSK_OTGINT_Msk
 
#define USB_OTG_GINTMSK_SOFM_Msk   (0x1U << USB_OTG_GINTMSK_SOFM_Pos)
 
#define USB_OTG_GINTMSK_SOFM   USB_OTG_GINTMSK_SOFM_Msk
 
#define USB_OTG_GINTMSK_RXFLVLM_Msk   (0x1U << USB_OTG_GINTMSK_RXFLVLM_Pos)
 
#define USB_OTG_GINTMSK_RXFLVLM   USB_OTG_GINTMSK_RXFLVLM_Msk
 
#define USB_OTG_GINTMSK_NPTXFEM_Msk   (0x1U << USB_OTG_GINTMSK_NPTXFEM_Pos)
 
#define USB_OTG_GINTMSK_NPTXFEM   USB_OTG_GINTMSK_NPTXFEM_Msk
 
#define USB_OTG_GINTMSK_GINAKEFFM_Msk   (0x1U << USB_OTG_GINTMSK_GINAKEFFM_Pos)
 
#define USB_OTG_GINTMSK_GINAKEFFM   USB_OTG_GINTMSK_GINAKEFFM_Msk
 
#define USB_OTG_GINTMSK_GONAKEFFM_Msk   (0x1U << USB_OTG_GINTMSK_GONAKEFFM_Pos)
 
#define USB_OTG_GINTMSK_GONAKEFFM   USB_OTG_GINTMSK_GONAKEFFM_Msk
 
#define USB_OTG_GINTMSK_ESUSPM_Msk   (0x1U << USB_OTG_GINTMSK_ESUSPM_Pos)
 
#define USB_OTG_GINTMSK_ESUSPM   USB_OTG_GINTMSK_ESUSPM_Msk
 
#define USB_OTG_GINTMSK_USBSUSPM_Msk   (0x1U << USB_OTG_GINTMSK_USBSUSPM_Pos)
 
#define USB_OTG_GINTMSK_USBSUSPM   USB_OTG_GINTMSK_USBSUSPM_Msk
 
#define USB_OTG_GINTMSK_USBRST_Msk   (0x1U << USB_OTG_GINTMSK_USBRST_Pos)
 
#define USB_OTG_GINTMSK_USBRST   USB_OTG_GINTMSK_USBRST_Msk
 
#define USB_OTG_GINTMSK_ENUMDNEM_Msk   (0x1U << USB_OTG_GINTMSK_ENUMDNEM_Pos)
 
#define USB_OTG_GINTMSK_ENUMDNEM   USB_OTG_GINTMSK_ENUMDNEM_Msk
 
#define USB_OTG_GINTMSK_ISOODRPM_Msk   (0x1U << USB_OTG_GINTMSK_ISOODRPM_Pos)
 
#define USB_OTG_GINTMSK_ISOODRPM   USB_OTG_GINTMSK_ISOODRPM_Msk
 
#define USB_OTG_GINTMSK_EOPFM_Msk   (0x1U << USB_OTG_GINTMSK_EOPFM_Pos)
 
#define USB_OTG_GINTMSK_EOPFM   USB_OTG_GINTMSK_EOPFM_Msk
 
#define USB_OTG_GINTMSK_EPMISM_Msk   (0x1U << USB_OTG_GINTMSK_EPMISM_Pos)
 
#define USB_OTG_GINTMSK_EPMISM   USB_OTG_GINTMSK_EPMISM_Msk
 
#define USB_OTG_GINTMSK_IEPINT_Msk   (0x1U << USB_OTG_GINTMSK_IEPINT_Pos)
 
#define USB_OTG_GINTMSK_IEPINT   USB_OTG_GINTMSK_IEPINT_Msk
 
#define USB_OTG_GINTMSK_OEPINT_Msk   (0x1U << USB_OTG_GINTMSK_OEPINT_Pos)
 
#define USB_OTG_GINTMSK_OEPINT   USB_OTG_GINTMSK_OEPINT_Msk
 
#define USB_OTG_GINTMSK_IISOIXFRM_Msk   (0x1U << USB_OTG_GINTMSK_IISOIXFRM_Pos)
 
#define USB_OTG_GINTMSK_IISOIXFRM   USB_OTG_GINTMSK_IISOIXFRM_Msk
 
#define USB_OTG_GINTMSK_PXFRM_IISOOXFRM_Msk   (0x1U << USB_OTG_GINTMSK_PXFRM_IISOOXFRM_Pos)
 
#define USB_OTG_GINTMSK_PXFRM_IISOOXFRM   USB_OTG_GINTMSK_PXFRM_IISOOXFRM_Msk
 
#define USB_OTG_GINTMSK_FSUSPM_Msk   (0x1U << USB_OTG_GINTMSK_FSUSPM_Pos)
 
#define USB_OTG_GINTMSK_FSUSPM   USB_OTG_GINTMSK_FSUSPM_Msk
 
#define USB_OTG_GINTMSK_RSTDEM_Msk   (0x1U << USB_OTG_GINTMSK_RSTDEM_Pos)
 
#define USB_OTG_GINTMSK_RSTDEM   USB_OTG_GINTMSK_RSTDEM_Msk
 
#define USB_OTG_GINTMSK_PRTIM_Msk   (0x1U << USB_OTG_GINTMSK_PRTIM_Pos)
 
#define USB_OTG_GINTMSK_PRTIM   USB_OTG_GINTMSK_PRTIM_Msk
 
#define USB_OTG_GINTMSK_HCIM_Msk   (0x1U << USB_OTG_GINTMSK_HCIM_Pos)
 
#define USB_OTG_GINTMSK_HCIM   USB_OTG_GINTMSK_HCIM_Msk
 
#define USB_OTG_GINTMSK_PTXFEM_Msk   (0x1U << USB_OTG_GINTMSK_PTXFEM_Pos)
 
#define USB_OTG_GINTMSK_PTXFEM   USB_OTG_GINTMSK_PTXFEM_Msk
 
#define USB_OTG_GINTMSK_LPMINTM_Msk   (0x1U << USB_OTG_GINTMSK_LPMINTM_Pos)
 
#define USB_OTG_GINTMSK_LPMINTM   USB_OTG_GINTMSK_LPMINTM_Msk
 
#define USB_OTG_GINTMSK_CIDSCHGM_Msk   (0x1U << USB_OTG_GINTMSK_CIDSCHGM_Pos)
 
#define USB_OTG_GINTMSK_CIDSCHGM   USB_OTG_GINTMSK_CIDSCHGM_Msk
 
#define USB_OTG_GINTMSK_DISCINT_Msk   (0x1U << USB_OTG_GINTMSK_DISCINT_Pos)
 
#define USB_OTG_GINTMSK_DISCINT   USB_OTG_GINTMSK_DISCINT_Msk
 
#define USB_OTG_GINTMSK_SRQIM_Msk   (0x1U << USB_OTG_GINTMSK_SRQIM_Pos)
 
#define USB_OTG_GINTMSK_SRQIM   USB_OTG_GINTMSK_SRQIM_Msk
 
#define USB_OTG_GINTMSK_WUIM_Msk   (0x1U << USB_OTG_GINTMSK_WUIM_Pos)
 
#define USB_OTG_GINTMSK_WUIM   USB_OTG_GINTMSK_WUIM_Msk
 
#define USB_OTG_DAINT_IEPINT_Msk   (0xFFFFU << USB_OTG_DAINT_IEPINT_Pos)
 
#define USB_OTG_DAINT_IEPINT   USB_OTG_DAINT_IEPINT_Msk
 
#define USB_OTG_DAINT_OEPINT_Msk   (0xFFFFU << USB_OTG_DAINT_OEPINT_Pos)
 
#define USB_OTG_DAINT_OEPINT   USB_OTG_DAINT_OEPINT_Msk
 
#define USB_OTG_HAINTMSK_HAINTM_Msk   (0xFFFFU << USB_OTG_HAINTMSK_HAINTM_Pos)
 
#define USB_OTG_HAINTMSK_HAINTM   USB_OTG_HAINTMSK_HAINTM_Msk
 
#define USB_OTG_GRXSTSP_EPNUM_Msk   (0xFU << USB_OTG_GRXSTSP_EPNUM_Pos)
 
#define USB_OTG_GRXSTSP_EPNUM   USB_OTG_GRXSTSP_EPNUM_Msk
 
#define USB_OTG_GRXSTSP_BCNT_Msk   (0x7FFU << USB_OTG_GRXSTSP_BCNT_Pos)
 
#define USB_OTG_GRXSTSP_BCNT   USB_OTG_GRXSTSP_BCNT_Msk
 
#define USB_OTG_GRXSTSP_DPID_Msk   (0x3U << USB_OTG_GRXSTSP_DPID_Pos)
 
#define USB_OTG_GRXSTSP_DPID   USB_OTG_GRXSTSP_DPID_Msk
 
#define USB_OTG_GRXSTSP_PKTSTS_Msk   (0xFU << USB_OTG_GRXSTSP_PKTSTS_Pos)
 
#define USB_OTG_GRXSTSP_PKTSTS   USB_OTG_GRXSTSP_PKTSTS_Msk
 
#define USB_OTG_DAINTMSK_IEPM_Msk   (0xFFFFU << USB_OTG_DAINTMSK_IEPM_Pos)
 
#define USB_OTG_DAINTMSK_IEPM   USB_OTG_DAINTMSK_IEPM_Msk
 
#define USB_OTG_DAINTMSK_OEPM_Msk   (0xFFFFU << USB_OTG_DAINTMSK_OEPM_Pos)
 
#define USB_OTG_DAINTMSK_OEPM   USB_OTG_DAINTMSK_OEPM_Msk
 
#define USB_OTG_CHNUM_Msk   (0xFU << USB_OTG_CHNUM_Pos)
 
#define USB_OTG_CHNUM   USB_OTG_CHNUM_Msk
 
#define USB_OTG_CHNUM_0   (0x1U << USB_OTG_CHNUM_Pos)
 
#define USB_OTG_CHNUM_1   (0x2U << USB_OTG_CHNUM_Pos)
 
#define USB_OTG_CHNUM_2   (0x4U << USB_OTG_CHNUM_Pos)
 
#define USB_OTG_CHNUM_3   (0x8U << USB_OTG_CHNUM_Pos)
 
#define USB_OTG_BCNT_Msk   (0x7FFU << USB_OTG_BCNT_Pos)
 
#define USB_OTG_BCNT   USB_OTG_BCNT_Msk
 
#define USB_OTG_DPID_Msk   (0x3U << USB_OTG_DPID_Pos)
 
#define USB_OTG_DPID   USB_OTG_DPID_Msk
 
#define USB_OTG_DPID_0   (0x1U << USB_OTG_DPID_Pos)
 
#define USB_OTG_DPID_1   (0x2U << USB_OTG_DPID_Pos)
 
#define USB_OTG_PKTSTS_Msk   (0xFU << USB_OTG_PKTSTS_Pos)
 
#define USB_OTG_PKTSTS   USB_OTG_PKTSTS_Msk
 
#define USB_OTG_PKTSTS_0   (0x1U << USB_OTG_PKTSTS_Pos)
 
#define USB_OTG_PKTSTS_1   (0x2U << USB_OTG_PKTSTS_Pos)
 
#define USB_OTG_PKTSTS_2   (0x4U << USB_OTG_PKTSTS_Pos)
 
#define USB_OTG_PKTSTS_3   (0x8U << USB_OTG_PKTSTS_Pos)
 
#define USB_OTG_EPNUM_Msk   (0xFU << USB_OTG_EPNUM_Pos)
 
#define USB_OTG_EPNUM   USB_OTG_EPNUM_Msk
 
#define USB_OTG_EPNUM_0   (0x1U << USB_OTG_EPNUM_Pos)
 
#define USB_OTG_EPNUM_1   (0x2U << USB_OTG_EPNUM_Pos)
 
#define USB_OTG_EPNUM_2   (0x4U << USB_OTG_EPNUM_Pos)
 
#define USB_OTG_EPNUM_3   (0x8U << USB_OTG_EPNUM_Pos)
 
#define USB_OTG_FRMNUM_Msk   (0xFU << USB_OTG_FRMNUM_Pos)
 
#define USB_OTG_FRMNUM   USB_OTG_FRMNUM_Msk
 
#define USB_OTG_FRMNUM_0   (0x1U << USB_OTG_FRMNUM_Pos)
 
#define USB_OTG_FRMNUM_1   (0x2U << USB_OTG_FRMNUM_Pos)
 
#define USB_OTG_FRMNUM_2   (0x4U << USB_OTG_FRMNUM_Pos)
 
#define USB_OTG_FRMNUM_3   (0x8U << USB_OTG_FRMNUM_Pos)
 
#define USB_OTG_CHNUM_Msk   (0xFU << USB_OTG_CHNUM_Pos)
 
#define USB_OTG_CHNUM   USB_OTG_CHNUM_Msk
 
#define USB_OTG_CHNUM_0   (0x1U << USB_OTG_CHNUM_Pos)
 
#define USB_OTG_CHNUM_1   (0x2U << USB_OTG_CHNUM_Pos)
 
#define USB_OTG_CHNUM_2   (0x4U << USB_OTG_CHNUM_Pos)
 
#define USB_OTG_CHNUM_3   (0x8U << USB_OTG_CHNUM_Pos)
 
#define USB_OTG_BCNT_Msk   (0x7FFU << USB_OTG_BCNT_Pos)
 
#define USB_OTG_BCNT   USB_OTG_BCNT_Msk
 
#define USB_OTG_DPID_Msk   (0x3U << USB_OTG_DPID_Pos)
 
#define USB_OTG_DPID   USB_OTG_DPID_Msk
 
#define USB_OTG_DPID_0   (0x1U << USB_OTG_DPID_Pos)
 
#define USB_OTG_DPID_1   (0x2U << USB_OTG_DPID_Pos)
 
#define USB_OTG_PKTSTS_Msk   (0xFU << USB_OTG_PKTSTS_Pos)
 
#define USB_OTG_PKTSTS   USB_OTG_PKTSTS_Msk
 
#define USB_OTG_PKTSTS_0   (0x1U << USB_OTG_PKTSTS_Pos)
 
#define USB_OTG_PKTSTS_1   (0x2U << USB_OTG_PKTSTS_Pos)
 
#define USB_OTG_PKTSTS_2   (0x4U << USB_OTG_PKTSTS_Pos)
 
#define USB_OTG_PKTSTS_3   (0x8U << USB_OTG_PKTSTS_Pos)
 
#define USB_OTG_EPNUM_Msk   (0xFU << USB_OTG_EPNUM_Pos)
 
#define USB_OTG_EPNUM   USB_OTG_EPNUM_Msk
 
#define USB_OTG_EPNUM_0   (0x1U << USB_OTG_EPNUM_Pos)
 
#define USB_OTG_EPNUM_1   (0x2U << USB_OTG_EPNUM_Pos)
 
#define USB_OTG_EPNUM_2   (0x4U << USB_OTG_EPNUM_Pos)
 
#define USB_OTG_EPNUM_3   (0x8U << USB_OTG_EPNUM_Pos)
 
#define USB_OTG_FRMNUM_Msk   (0xFU << USB_OTG_FRMNUM_Pos)
 
#define USB_OTG_FRMNUM   USB_OTG_FRMNUM_Msk
 
#define USB_OTG_FRMNUM_0   (0x1U << USB_OTG_FRMNUM_Pos)
 
#define USB_OTG_FRMNUM_1   (0x2U << USB_OTG_FRMNUM_Pos)
 
#define USB_OTG_FRMNUM_2   (0x4U << USB_OTG_FRMNUM_Pos)
 
#define USB_OTG_FRMNUM_3   (0x8U << USB_OTG_FRMNUM_Pos)
 
#define USB_OTG_GRXFSIZ_RXFD_Msk   (0xFFFFU << USB_OTG_GRXFSIZ_RXFD_Pos)
 
#define USB_OTG_GRXFSIZ_RXFD   USB_OTG_GRXFSIZ_RXFD_Msk
 
#define USB_OTG_DVBUSDIS_VBUSDT_Msk   (0xFFFFU << USB_OTG_DVBUSDIS_VBUSDT_Pos)
 
#define USB_OTG_DVBUSDIS_VBUSDT   USB_OTG_DVBUSDIS_VBUSDT_Msk
 
#define USB_OTG_NPTXFSA_Msk   (0xFFFFU << USB_OTG_NPTXFSA_Pos)
 
#define USB_OTG_NPTXFSA   USB_OTG_NPTXFSA_Msk
 
#define USB_OTG_NPTXFD_Msk   (0xFFFFU << USB_OTG_NPTXFD_Pos)
 
#define USB_OTG_NPTXFD   USB_OTG_NPTXFD_Msk
 
#define USB_OTG_TX0FSA_Msk   (0xFFFFU << USB_OTG_TX0FSA_Pos)
 
#define USB_OTG_TX0FSA   USB_OTG_TX0FSA_Msk
 
#define USB_OTG_TX0FD_Msk   (0xFFFFU << USB_OTG_TX0FD_Pos)
 
#define USB_OTG_TX0FD   USB_OTG_TX0FD_Msk
 
#define USB_OTG_DVBUSPULSE_DVBUSP_Msk   (0xFFFU << USB_OTG_DVBUSPULSE_DVBUSP_Pos)
 
#define USB_OTG_DVBUSPULSE_DVBUSP   USB_OTG_DVBUSPULSE_DVBUSP_Msk
 
#define USB_OTG_GNPTXSTS_NPTXFSAV_Msk   (0xFFFFU << USB_OTG_GNPTXSTS_NPTXFSAV_Pos)
 
#define USB_OTG_GNPTXSTS_NPTXFSAV   USB_OTG_GNPTXSTS_NPTXFSAV_Msk
 
#define USB_OTG_GNPTXSTS_NPTQXSAV_Msk   (0xFFU << USB_OTG_GNPTXSTS_NPTQXSAV_Pos)
 
#define USB_OTG_GNPTXSTS_NPTQXSAV   USB_OTG_GNPTXSTS_NPTQXSAV_Msk
 
#define USB_OTG_GNPTXSTS_NPTQXSAV_0   (0x01U << USB_OTG_GNPTXSTS_NPTQXSAV_Pos)
 
#define USB_OTG_GNPTXSTS_NPTQXSAV_1   (0x02U << USB_OTG_GNPTXSTS_NPTQXSAV_Pos)
 
#define USB_OTG_GNPTXSTS_NPTQXSAV_2   (0x04U << USB_OTG_GNPTXSTS_NPTQXSAV_Pos)
 
#define USB_OTG_GNPTXSTS_NPTQXSAV_3   (0x08U << USB_OTG_GNPTXSTS_NPTQXSAV_Pos)
 
#define USB_OTG_GNPTXSTS_NPTQXSAV_4   (0x10U << USB_OTG_GNPTXSTS_NPTQXSAV_Pos)
 
#define USB_OTG_GNPTXSTS_NPTQXSAV_5   (0x20U << USB_OTG_GNPTXSTS_NPTQXSAV_Pos)
 
#define USB_OTG_GNPTXSTS_NPTQXSAV_6   (0x40U << USB_OTG_GNPTXSTS_NPTQXSAV_Pos)
 
#define USB_OTG_GNPTXSTS_NPTQXSAV_7   (0x80U << USB_OTG_GNPTXSTS_NPTQXSAV_Pos)
 
#define USB_OTG_GNPTXSTS_NPTXQTOP_Msk   (0x7FU << USB_OTG_GNPTXSTS_NPTXQTOP_Pos)
 
#define USB_OTG_GNPTXSTS_NPTXQTOP   USB_OTG_GNPTXSTS_NPTXQTOP_Msk
 
#define USB_OTG_GNPTXSTS_NPTXQTOP_0   (0x01U << USB_OTG_GNPTXSTS_NPTXQTOP_Pos)
 
#define USB_OTG_GNPTXSTS_NPTXQTOP_1   (0x02U << USB_OTG_GNPTXSTS_NPTXQTOP_Pos)
 
#define USB_OTG_GNPTXSTS_NPTXQTOP_2   (0x04U << USB_OTG_GNPTXSTS_NPTXQTOP_Pos)
 
#define USB_OTG_GNPTXSTS_NPTXQTOP_3   (0x08U << USB_OTG_GNPTXSTS_NPTXQTOP_Pos)
 
#define USB_OTG_GNPTXSTS_NPTXQTOP_4   (0x10U << USB_OTG_GNPTXSTS_NPTXQTOP_Pos)
 
#define USB_OTG_GNPTXSTS_NPTXQTOP_5   (0x20U << USB_OTG_GNPTXSTS_NPTXQTOP_Pos)
 
#define USB_OTG_GNPTXSTS_NPTXQTOP_6   (0x40U << USB_OTG_GNPTXSTS_NPTXQTOP_Pos)
 
#define USB_OTG_DTHRCTL_NONISOTHREN_Msk   (0x1U << USB_OTG_DTHRCTL_NONISOTHREN_Pos)
 
#define USB_OTG_DTHRCTL_NONISOTHREN   USB_OTG_DTHRCTL_NONISOTHREN_Msk
 
#define USB_OTG_DTHRCTL_ISOTHREN_Msk   (0x1U << USB_OTG_DTHRCTL_ISOTHREN_Pos)
 
#define USB_OTG_DTHRCTL_ISOTHREN   USB_OTG_DTHRCTL_ISOTHREN_Msk
 
#define USB_OTG_DTHRCTL_TXTHRLEN_Msk   (0x1FFU << USB_OTG_DTHRCTL_TXTHRLEN_Pos)
 
#define USB_OTG_DTHRCTL_TXTHRLEN   USB_OTG_DTHRCTL_TXTHRLEN_Msk
 
#define USB_OTG_DTHRCTL_TXTHRLEN_0   (0x001U << USB_OTG_DTHRCTL_TXTHRLEN_Pos)
 
#define USB_OTG_DTHRCTL_TXTHRLEN_1   (0x002U << USB_OTG_DTHRCTL_TXTHRLEN_Pos)
 
#define USB_OTG_DTHRCTL_TXTHRLEN_2   (0x004U << USB_OTG_DTHRCTL_TXTHRLEN_Pos)
 
#define USB_OTG_DTHRCTL_TXTHRLEN_3   (0x008U << USB_OTG_DTHRCTL_TXTHRLEN_Pos)
 
#define USB_OTG_DTHRCTL_TXTHRLEN_4   (0x010U << USB_OTG_DTHRCTL_TXTHRLEN_Pos)
 
#define USB_OTG_DTHRCTL_TXTHRLEN_5   (0x020U << USB_OTG_DTHRCTL_TXTHRLEN_Pos)
 
#define USB_OTG_DTHRCTL_TXTHRLEN_6   (0x040U << USB_OTG_DTHRCTL_TXTHRLEN_Pos)
 
#define USB_OTG_DTHRCTL_TXTHRLEN_7   (0x080U << USB_OTG_DTHRCTL_TXTHRLEN_Pos)
 
#define USB_OTG_DTHRCTL_TXTHRLEN_8   (0x100U << USB_OTG_DTHRCTL_TXTHRLEN_Pos)
 
#define USB_OTG_DTHRCTL_RXTHREN_Msk   (0x1U << USB_OTG_DTHRCTL_RXTHREN_Pos)
 
#define USB_OTG_DTHRCTL_RXTHREN   USB_OTG_DTHRCTL_RXTHREN_Msk
 
#define USB_OTG_DTHRCTL_RXTHRLEN_Msk   (0x1FFU << USB_OTG_DTHRCTL_RXTHRLEN_Pos)
 
#define USB_OTG_DTHRCTL_RXTHRLEN   USB_OTG_DTHRCTL_RXTHRLEN_Msk
 
#define USB_OTG_DTHRCTL_RXTHRLEN_0   (0x001U << USB_OTG_DTHRCTL_RXTHRLEN_Pos)
 
#define USB_OTG_DTHRCTL_RXTHRLEN_1   (0x002U << USB_OTG_DTHRCTL_RXTHRLEN_Pos)
 
#define USB_OTG_DTHRCTL_RXTHRLEN_2   (0x004U << USB_OTG_DTHRCTL_RXTHRLEN_Pos)
 
#define USB_OTG_DTHRCTL_RXTHRLEN_3   (0x008U << USB_OTG_DTHRCTL_RXTHRLEN_Pos)
 
#define USB_OTG_DTHRCTL_RXTHRLEN_4   (0x010U << USB_OTG_DTHRCTL_RXTHRLEN_Pos)
 
#define USB_OTG_DTHRCTL_RXTHRLEN_5   (0x020U << USB_OTG_DTHRCTL_RXTHRLEN_Pos)
 
#define USB_OTG_DTHRCTL_RXTHRLEN_6   (0x040U << USB_OTG_DTHRCTL_RXTHRLEN_Pos)
 
#define USB_OTG_DTHRCTL_RXTHRLEN_7   (0x080U << USB_OTG_DTHRCTL_RXTHRLEN_Pos)
 
#define USB_OTG_DTHRCTL_RXTHRLEN_8   (0x100U << USB_OTG_DTHRCTL_RXTHRLEN_Pos)
 
#define USB_OTG_DTHRCTL_ARPEN_Msk   (0x1U << USB_OTG_DTHRCTL_ARPEN_Pos)
 
#define USB_OTG_DTHRCTL_ARPEN   USB_OTG_DTHRCTL_ARPEN_Msk
 
#define USB_OTG_DIEPEMPMSK_INEPTXFEM_Msk   (0xFFFFU << USB_OTG_DIEPEMPMSK_INEPTXFEM_Pos)
 
#define USB_OTG_DIEPEMPMSK_INEPTXFEM   USB_OTG_DIEPEMPMSK_INEPTXFEM_Msk
 
#define USB_OTG_DEACHINT_IEP1INT_Msk   (0x1U << USB_OTG_DEACHINT_IEP1INT_Pos)
 
#define USB_OTG_DEACHINT_IEP1INT   USB_OTG_DEACHINT_IEP1INT_Msk
 
#define USB_OTG_DEACHINT_OEP1INT_Msk   (0x1U << USB_OTG_DEACHINT_OEP1INT_Pos)
 
#define USB_OTG_DEACHINT_OEP1INT   USB_OTG_DEACHINT_OEP1INT_Msk
 
#define USB_OTG_GCCFG_PWRDWN_Msk   (0x1U << USB_OTG_GCCFG_PWRDWN_Pos)
 
#define USB_OTG_GCCFG_PWRDWN   USB_OTG_GCCFG_PWRDWN_Msk
 
#define USB_OTG_GCCFG_VBDEN_Msk   (0x1U << USB_OTG_GCCFG_VBDEN_Pos)
 
#define USB_OTG_GCCFG_VBDEN   USB_OTG_GCCFG_VBDEN_Msk
 
#define USB_OTG_GPWRDN_ADPMEN_Msk   (0x1U << USB_OTG_GPWRDN_ADPMEN_Pos)
 
#define USB_OTG_GPWRDN_ADPMEN   USB_OTG_GPWRDN_ADPMEN_Msk
 
#define USB_OTG_GPWRDN_ADPIF_Msk   (0x1U << USB_OTG_GPWRDN_ADPIF_Pos)
 
#define USB_OTG_GPWRDN_ADPIF   USB_OTG_GPWRDN_ADPIF_Msk
 
#define USB_OTG_DEACHINTMSK_IEP1INTM_Msk   (0x1U << USB_OTG_DEACHINTMSK_IEP1INTM_Pos)
 
#define USB_OTG_DEACHINTMSK_IEP1INTM   USB_OTG_DEACHINTMSK_IEP1INTM_Msk
 
#define USB_OTG_DEACHINTMSK_OEP1INTM_Msk   (0x1U << USB_OTG_DEACHINTMSK_OEP1INTM_Pos)
 
#define USB_OTG_DEACHINTMSK_OEP1INTM   USB_OTG_DEACHINTMSK_OEP1INTM_Msk
 
#define USB_OTG_CID_PRODUCT_ID_Msk   (0xFFFFFFFFU << USB_OTG_CID_PRODUCT_ID_Pos)
 
#define USB_OTG_CID_PRODUCT_ID   USB_OTG_CID_PRODUCT_ID_Msk
 
#define USB_OTG_GLPMCFG_LPMEN_Msk   (0x1U << USB_OTG_GLPMCFG_LPMEN_Pos)
 
#define USB_OTG_GLPMCFG_LPMEN   USB_OTG_GLPMCFG_LPMEN_Msk
 
#define USB_OTG_GLPMCFG_LPMACK_Msk   (0x1U << USB_OTG_GLPMCFG_LPMACK_Pos)
 
#define USB_OTG_GLPMCFG_LPMACK   USB_OTG_GLPMCFG_LPMACK_Msk
 
#define USB_OTG_GLPMCFG_BESL_Msk   (0xFU << USB_OTG_GLPMCFG_BESL_Pos)
 
#define USB_OTG_GLPMCFG_BESL   USB_OTG_GLPMCFG_BESL_Msk
 
#define USB_OTG_GLPMCFG_REMWAKE_Msk   (0x1U << USB_OTG_GLPMCFG_REMWAKE_Pos)
 
#define USB_OTG_GLPMCFG_REMWAKE   USB_OTG_GLPMCFG_REMWAKE_Msk
 
#define USB_OTG_GLPMCFG_L1SSEN_Msk   (0x1U << USB_OTG_GLPMCFG_L1SSEN_Pos)
 
#define USB_OTG_GLPMCFG_L1SSEN   USB_OTG_GLPMCFG_L1SSEN_Msk
 
#define USB_OTG_GLPMCFG_BESLTHRS_Msk   (0xFU << USB_OTG_GLPMCFG_BESLTHRS_Pos)
 
#define USB_OTG_GLPMCFG_BESLTHRS   USB_OTG_GLPMCFG_BESLTHRS_Msk
 
#define USB_OTG_GLPMCFG_L1DSEN_Msk   (0x1U << USB_OTG_GLPMCFG_L1DSEN_Pos)
 
#define USB_OTG_GLPMCFG_L1DSEN   USB_OTG_GLPMCFG_L1DSEN_Msk
 
#define USB_OTG_GLPMCFG_LPMRSP_Msk   (0x3U << USB_OTG_GLPMCFG_LPMRSP_Pos)
 
#define USB_OTG_GLPMCFG_LPMRSP   USB_OTG_GLPMCFG_LPMRSP_Msk
 
#define USB_OTG_GLPMCFG_SLPSTS_Msk   (0x1U << USB_OTG_GLPMCFG_SLPSTS_Pos)
 
#define USB_OTG_GLPMCFG_SLPSTS   USB_OTG_GLPMCFG_SLPSTS_Msk
 
#define USB_OTG_GLPMCFG_L1RSMOK_Msk   (0x1U << USB_OTG_GLPMCFG_L1RSMOK_Pos)
 
#define USB_OTG_GLPMCFG_L1RSMOK   USB_OTG_GLPMCFG_L1RSMOK_Msk
 
#define USB_OTG_GLPMCFG_LPMCHIDX_Msk   (0xFU << USB_OTG_GLPMCFG_LPMCHIDX_Pos)
 
#define USB_OTG_GLPMCFG_LPMCHIDX   USB_OTG_GLPMCFG_LPMCHIDX_Msk
 
#define USB_OTG_GLPMCFG_LPMRCNT_Msk   (0x7U << USB_OTG_GLPMCFG_LPMRCNT_Pos)
 
#define USB_OTG_GLPMCFG_LPMRCNT   USB_OTG_GLPMCFG_LPMRCNT_Msk
 
#define USB_OTG_GLPMCFG_SNDLPM_Msk   (0x1U << USB_OTG_GLPMCFG_SNDLPM_Pos)
 
#define USB_OTG_GLPMCFG_SNDLPM   USB_OTG_GLPMCFG_SNDLPM_Msk
 
#define USB_OTG_GLPMCFG_LPMRCNTSTS_Msk   (0x7U << USB_OTG_GLPMCFG_LPMRCNTSTS_Pos)
 
#define USB_OTG_GLPMCFG_LPMRCNTSTS   USB_OTG_GLPMCFG_LPMRCNTSTS_Msk
 
#define USB_OTG_GLPMCFG_ENBESL_Msk   (0x1U << USB_OTG_GLPMCFG_ENBESL_Pos)
 
#define USB_OTG_GLPMCFG_ENBESL   USB_OTG_GLPMCFG_ENBESL_Msk
 
#define USB_OTG_DIEPEACHMSK1_XFRCM_Msk   (0x1U << USB_OTG_DIEPEACHMSK1_XFRCM_Pos)
 
#define USB_OTG_DIEPEACHMSK1_XFRCM   USB_OTG_DIEPEACHMSK1_XFRCM_Msk
 
#define USB_OTG_DIEPEACHMSK1_EPDM_Msk   (0x1U << USB_OTG_DIEPEACHMSK1_EPDM_Pos)
 
#define USB_OTG_DIEPEACHMSK1_EPDM   USB_OTG_DIEPEACHMSK1_EPDM_Msk
 
#define USB_OTG_DIEPEACHMSK1_TOM_Msk   (0x1U << USB_OTG_DIEPEACHMSK1_TOM_Pos)
 
#define USB_OTG_DIEPEACHMSK1_TOM   USB_OTG_DIEPEACHMSK1_TOM_Msk
 
#define USB_OTG_DIEPEACHMSK1_ITTXFEMSK_Msk   (0x1U << USB_OTG_DIEPEACHMSK1_ITTXFEMSK_Pos)
 
#define USB_OTG_DIEPEACHMSK1_ITTXFEMSK   USB_OTG_DIEPEACHMSK1_ITTXFEMSK_Msk
 
#define USB_OTG_DIEPEACHMSK1_INEPNMM_Msk   (0x1U << USB_OTG_DIEPEACHMSK1_INEPNMM_Pos)
 
#define USB_OTG_DIEPEACHMSK1_INEPNMM   USB_OTG_DIEPEACHMSK1_INEPNMM_Msk
 
#define USB_OTG_DIEPEACHMSK1_INEPNEM_Msk   (0x1U << USB_OTG_DIEPEACHMSK1_INEPNEM_Pos)
 
#define USB_OTG_DIEPEACHMSK1_INEPNEM   USB_OTG_DIEPEACHMSK1_INEPNEM_Msk
 
#define USB_OTG_DIEPEACHMSK1_TXFURM_Msk   (0x1U << USB_OTG_DIEPEACHMSK1_TXFURM_Pos)
 
#define USB_OTG_DIEPEACHMSK1_TXFURM   USB_OTG_DIEPEACHMSK1_TXFURM_Msk
 
#define USB_OTG_DIEPEACHMSK1_BIM_Msk   (0x1U << USB_OTG_DIEPEACHMSK1_BIM_Pos)
 
#define USB_OTG_DIEPEACHMSK1_BIM   USB_OTG_DIEPEACHMSK1_BIM_Msk
 
#define USB_OTG_DIEPEACHMSK1_NAKM_Msk   (0x1U << USB_OTG_DIEPEACHMSK1_NAKM_Pos)
 
#define USB_OTG_DIEPEACHMSK1_NAKM   USB_OTG_DIEPEACHMSK1_NAKM_Msk
 
#define USB_OTG_HPRT_PCSTS_Msk   (0x1U << USB_OTG_HPRT_PCSTS_Pos)
 
#define USB_OTG_HPRT_PCSTS   USB_OTG_HPRT_PCSTS_Msk
 
#define USB_OTG_HPRT_PCDET_Msk   (0x1U << USB_OTG_HPRT_PCDET_Pos)
 
#define USB_OTG_HPRT_PCDET   USB_OTG_HPRT_PCDET_Msk
 
#define USB_OTG_HPRT_PENA_Msk   (0x1U << USB_OTG_HPRT_PENA_Pos)
 
#define USB_OTG_HPRT_PENA   USB_OTG_HPRT_PENA_Msk
 
#define USB_OTG_HPRT_PENCHNG_Msk   (0x1U << USB_OTG_HPRT_PENCHNG_Pos)
 
#define USB_OTG_HPRT_PENCHNG   USB_OTG_HPRT_PENCHNG_Msk
 
#define USB_OTG_HPRT_POCA_Msk   (0x1U << USB_OTG_HPRT_POCA_Pos)
 
#define USB_OTG_HPRT_POCA   USB_OTG_HPRT_POCA_Msk
 
#define USB_OTG_HPRT_POCCHNG_Msk   (0x1U << USB_OTG_HPRT_POCCHNG_Pos)
 
#define USB_OTG_HPRT_POCCHNG   USB_OTG_HPRT_POCCHNG_Msk
 
#define USB_OTG_HPRT_PRES_Msk   (0x1U << USB_OTG_HPRT_PRES_Pos)
 
#define USB_OTG_HPRT_PRES   USB_OTG_HPRT_PRES_Msk
 
#define USB_OTG_HPRT_PSUSP_Msk   (0x1U << USB_OTG_HPRT_PSUSP_Pos)
 
#define USB_OTG_HPRT_PSUSP   USB_OTG_HPRT_PSUSP_Msk
 
#define USB_OTG_HPRT_PRST_Msk   (0x1U << USB_OTG_HPRT_PRST_Pos)
 
#define USB_OTG_HPRT_PRST   USB_OTG_HPRT_PRST_Msk
 
#define USB_OTG_HPRT_PLSTS_Msk   (0x3U << USB_OTG_HPRT_PLSTS_Pos)
 
#define USB_OTG_HPRT_PLSTS   USB_OTG_HPRT_PLSTS_Msk
 
#define USB_OTG_HPRT_PLSTS_0   (0x1U << USB_OTG_HPRT_PLSTS_Pos)
 
#define USB_OTG_HPRT_PLSTS_1   (0x2U << USB_OTG_HPRT_PLSTS_Pos)
 
#define USB_OTG_HPRT_PPWR_Msk   (0x1U << USB_OTG_HPRT_PPWR_Pos)
 
#define USB_OTG_HPRT_PPWR   USB_OTG_HPRT_PPWR_Msk
 
#define USB_OTG_HPRT_PTCTL_Msk   (0xFU << USB_OTG_HPRT_PTCTL_Pos)
 
#define USB_OTG_HPRT_PTCTL   USB_OTG_HPRT_PTCTL_Msk
 
#define USB_OTG_HPRT_PTCTL_0   (0x1U << USB_OTG_HPRT_PTCTL_Pos)
 
#define USB_OTG_HPRT_PTCTL_1   (0x2U << USB_OTG_HPRT_PTCTL_Pos)
 
#define USB_OTG_HPRT_PTCTL_2   (0x4U << USB_OTG_HPRT_PTCTL_Pos)
 
#define USB_OTG_HPRT_PTCTL_3   (0x8U << USB_OTG_HPRT_PTCTL_Pos)
 
#define USB_OTG_HPRT_PSPD_Msk   (0x3U << USB_OTG_HPRT_PSPD_Pos)
 
#define USB_OTG_HPRT_PSPD   USB_OTG_HPRT_PSPD_Msk
 
#define USB_OTG_HPRT_PSPD_0   (0x1U << USB_OTG_HPRT_PSPD_Pos)
 
#define USB_OTG_HPRT_PSPD_1   (0x2U << USB_OTG_HPRT_PSPD_Pos)
 
#define USB_OTG_DOEPEACHMSK1_XFRCM_Msk   (0x1U << USB_OTG_DOEPEACHMSK1_XFRCM_Pos)
 
#define USB_OTG_DOEPEACHMSK1_XFRCM   USB_OTG_DOEPEACHMSK1_XFRCM_Msk
 
#define USB_OTG_DOEPEACHMSK1_EPDM_Msk   (0x1U << USB_OTG_DOEPEACHMSK1_EPDM_Pos)
 
#define USB_OTG_DOEPEACHMSK1_EPDM   USB_OTG_DOEPEACHMSK1_EPDM_Msk
 
#define USB_OTG_DOEPEACHMSK1_TOM_Msk   (0x1U << USB_OTG_DOEPEACHMSK1_TOM_Pos)
 
#define USB_OTG_DOEPEACHMSK1_TOM   USB_OTG_DOEPEACHMSK1_TOM_Msk
 
#define USB_OTG_DOEPEACHMSK1_ITTXFEMSK_Msk   (0x1U << USB_OTG_DOEPEACHMSK1_ITTXFEMSK_Pos)
 
#define USB_OTG_DOEPEACHMSK1_ITTXFEMSK   USB_OTG_DOEPEACHMSK1_ITTXFEMSK_Msk
 
#define USB_OTG_DOEPEACHMSK1_INEPNMM_Msk   (0x1U << USB_OTG_DOEPEACHMSK1_INEPNMM_Pos)
 
#define USB_OTG_DOEPEACHMSK1_INEPNMM   USB_OTG_DOEPEACHMSK1_INEPNMM_Msk
 
#define USB_OTG_DOEPEACHMSK1_INEPNEM_Msk   (0x1U << USB_OTG_DOEPEACHMSK1_INEPNEM_Pos)
 
#define USB_OTG_DOEPEACHMSK1_INEPNEM   USB_OTG_DOEPEACHMSK1_INEPNEM_Msk
 
#define USB_OTG_DOEPEACHMSK1_TXFURM_Msk   (0x1U << USB_OTG_DOEPEACHMSK1_TXFURM_Pos)
 
#define USB_OTG_DOEPEACHMSK1_TXFURM   USB_OTG_DOEPEACHMSK1_TXFURM_Msk
 
#define USB_OTG_DOEPEACHMSK1_BIM_Msk   (0x1U << USB_OTG_DOEPEACHMSK1_BIM_Pos)
 
#define USB_OTG_DOEPEACHMSK1_BIM   USB_OTG_DOEPEACHMSK1_BIM_Msk
 
#define USB_OTG_DOEPEACHMSK1_BERRM_Msk   (0x1U << USB_OTG_DOEPEACHMSK1_BERRM_Pos)
 
#define USB_OTG_DOEPEACHMSK1_BERRM   USB_OTG_DOEPEACHMSK1_BERRM_Msk
 
#define USB_OTG_DOEPEACHMSK1_NAKM_Msk   (0x1U << USB_OTG_DOEPEACHMSK1_NAKM_Pos)
 
#define USB_OTG_DOEPEACHMSK1_NAKM   USB_OTG_DOEPEACHMSK1_NAKM_Msk
 
#define USB_OTG_DOEPEACHMSK1_NYETM_Msk   (0x1U << USB_OTG_DOEPEACHMSK1_NYETM_Pos)
 
#define USB_OTG_DOEPEACHMSK1_NYETM   USB_OTG_DOEPEACHMSK1_NYETM_Msk
 
#define USB_OTG_HPTXFSIZ_PTXSA_Msk   (0xFFFFU << USB_OTG_HPTXFSIZ_PTXSA_Pos)
 
#define USB_OTG_HPTXFSIZ_PTXSA   USB_OTG_HPTXFSIZ_PTXSA_Msk
 
#define USB_OTG_HPTXFSIZ_PTXFD_Msk   (0xFFFFU << USB_OTG_HPTXFSIZ_PTXFD_Pos)
 
#define USB_OTG_HPTXFSIZ_PTXFD   USB_OTG_HPTXFSIZ_PTXFD_Msk
 
#define USB_OTG_DIEPCTL_MPSIZ_Msk   (0x7FFU << USB_OTG_DIEPCTL_MPSIZ_Pos)
 
#define USB_OTG_DIEPCTL_MPSIZ   USB_OTG_DIEPCTL_MPSIZ_Msk
 
#define USB_OTG_DIEPCTL_USBAEP_Msk   (0x1U << USB_OTG_DIEPCTL_USBAEP_Pos)
 
#define USB_OTG_DIEPCTL_USBAEP   USB_OTG_DIEPCTL_USBAEP_Msk
 
#define USB_OTG_DIEPCTL_EONUM_DPID_Msk   (0x1U << USB_OTG_DIEPCTL_EONUM_DPID_Pos)
 
#define USB_OTG_DIEPCTL_EONUM_DPID   USB_OTG_DIEPCTL_EONUM_DPID_Msk
 
#define USB_OTG_DIEPCTL_NAKSTS_Msk   (0x1U << USB_OTG_DIEPCTL_NAKSTS_Pos)
 
#define USB_OTG_DIEPCTL_NAKSTS   USB_OTG_DIEPCTL_NAKSTS_Msk
 
#define USB_OTG_DIEPCTL_EPTYP_Msk   (0x3U << USB_OTG_DIEPCTL_EPTYP_Pos)
 
#define USB_OTG_DIEPCTL_EPTYP   USB_OTG_DIEPCTL_EPTYP_Msk
 
#define USB_OTG_DIEPCTL_EPTYP_0   (0x1U << USB_OTG_DIEPCTL_EPTYP_Pos)
 
#define USB_OTG_DIEPCTL_EPTYP_1   (0x2U << USB_OTG_DIEPCTL_EPTYP_Pos)
 
#define USB_OTG_DIEPCTL_STALL_Msk   (0x1U << USB_OTG_DIEPCTL_STALL_Pos)
 
#define USB_OTG_DIEPCTL_STALL   USB_OTG_DIEPCTL_STALL_Msk
 
#define USB_OTG_DIEPCTL_TXFNUM_Msk   (0xFU << USB_OTG_DIEPCTL_TXFNUM_Pos)
 
#define USB_OTG_DIEPCTL_TXFNUM   USB_OTG_DIEPCTL_TXFNUM_Msk
 
#define USB_OTG_DIEPCTL_TXFNUM_0   (0x1U << USB_OTG_DIEPCTL_TXFNUM_Pos)
 
#define USB_OTG_DIEPCTL_TXFNUM_1   (0x2U << USB_OTG_DIEPCTL_TXFNUM_Pos)
 
#define USB_OTG_DIEPCTL_TXFNUM_2   (0x4U << USB_OTG_DIEPCTL_TXFNUM_Pos)
 
#define USB_OTG_DIEPCTL_TXFNUM_3   (0x8U << USB_OTG_DIEPCTL_TXFNUM_Pos)
 
#define USB_OTG_DIEPCTL_CNAK_Msk   (0x1U << USB_OTG_DIEPCTL_CNAK_Pos)
 
#define USB_OTG_DIEPCTL_CNAK   USB_OTG_DIEPCTL_CNAK_Msk
 
#define USB_OTG_DIEPCTL_SNAK_Msk   (0x1U << USB_OTG_DIEPCTL_SNAK_Pos)
 
#define USB_OTG_DIEPCTL_SNAK   USB_OTG_DIEPCTL_SNAK_Msk
 
#define USB_OTG_DIEPCTL_SD0PID_SEVNFRM_Msk   (0x1U << USB_OTG_DIEPCTL_SD0PID_SEVNFRM_Pos)
 
#define USB_OTG_DIEPCTL_SD0PID_SEVNFRM   USB_OTG_DIEPCTL_SD0PID_SEVNFRM_Msk
 
#define USB_OTG_DIEPCTL_SODDFRM_Msk   (0x1U << USB_OTG_DIEPCTL_SODDFRM_Pos)
 
#define USB_OTG_DIEPCTL_SODDFRM   USB_OTG_DIEPCTL_SODDFRM_Msk
 
#define USB_OTG_DIEPCTL_EPDIS_Msk   (0x1U << USB_OTG_DIEPCTL_EPDIS_Pos)
 
#define USB_OTG_DIEPCTL_EPDIS   USB_OTG_DIEPCTL_EPDIS_Msk
 
#define USB_OTG_DIEPCTL_EPENA_Msk   (0x1U << USB_OTG_DIEPCTL_EPENA_Pos)
 
#define USB_OTG_DIEPCTL_EPENA   USB_OTG_DIEPCTL_EPENA_Msk
 
#define USB_OTG_HCCHAR_MPSIZ_Msk   (0x7FFU << USB_OTG_HCCHAR_MPSIZ_Pos)
 
#define USB_OTG_HCCHAR_MPSIZ   USB_OTG_HCCHAR_MPSIZ_Msk
 
#define USB_OTG_HCCHAR_EPNUM_Msk   (0xFU << USB_OTG_HCCHAR_EPNUM_Pos)
 
#define USB_OTG_HCCHAR_EPNUM   USB_OTG_HCCHAR_EPNUM_Msk
 
#define USB_OTG_HCCHAR_EPNUM_0   (0x1U << USB_OTG_HCCHAR_EPNUM_Pos)
 
#define USB_OTG_HCCHAR_EPNUM_1   (0x2U << USB_OTG_HCCHAR_EPNUM_Pos)
 
#define USB_OTG_HCCHAR_EPNUM_2   (0x4U << USB_OTG_HCCHAR_EPNUM_Pos)
 
#define USB_OTG_HCCHAR_EPNUM_3   (0x8U << USB_OTG_HCCHAR_EPNUM_Pos)
 
#define USB_OTG_HCCHAR_EPDIR_Msk   (0x1U << USB_OTG_HCCHAR_EPDIR_Pos)
 
#define USB_OTG_HCCHAR_EPDIR   USB_OTG_HCCHAR_EPDIR_Msk
 
#define USB_OTG_HCCHAR_LSDEV_Msk   (0x1U << USB_OTG_HCCHAR_LSDEV_Pos)
 
#define USB_OTG_HCCHAR_LSDEV   USB_OTG_HCCHAR_LSDEV_Msk
 
#define USB_OTG_HCCHAR_EPTYP_Msk   (0x3U << USB_OTG_HCCHAR_EPTYP_Pos)
 
#define USB_OTG_HCCHAR_EPTYP   USB_OTG_HCCHAR_EPTYP_Msk
 
#define USB_OTG_HCCHAR_EPTYP_0   (0x1U << USB_OTG_HCCHAR_EPTYP_Pos)
 
#define USB_OTG_HCCHAR_EPTYP_1   (0x2U << USB_OTG_HCCHAR_EPTYP_Pos)
 
#define USB_OTG_HCCHAR_MC_Msk   (0x3U << USB_OTG_HCCHAR_MC_Pos)
 
#define USB_OTG_HCCHAR_MC   USB_OTG_HCCHAR_MC_Msk
 
#define USB_OTG_HCCHAR_MC_0   (0x1U << USB_OTG_HCCHAR_MC_Pos)
 
#define USB_OTG_HCCHAR_MC_1   (0x2U << USB_OTG_HCCHAR_MC_Pos)
 
#define USB_OTG_HCCHAR_DAD_Msk   (0x7FU << USB_OTG_HCCHAR_DAD_Pos)
 
#define USB_OTG_HCCHAR_DAD   USB_OTG_HCCHAR_DAD_Msk
 
#define USB_OTG_HCCHAR_DAD_0   (0x01U << USB_OTG_HCCHAR_DAD_Pos)
 
#define USB_OTG_HCCHAR_DAD_1   (0x02U << USB_OTG_HCCHAR_DAD_Pos)
 
#define USB_OTG_HCCHAR_DAD_2   (0x04U << USB_OTG_HCCHAR_DAD_Pos)
 
#define USB_OTG_HCCHAR_DAD_3   (0x08U << USB_OTG_HCCHAR_DAD_Pos)
 
#define USB_OTG_HCCHAR_DAD_4   (0x10U << USB_OTG_HCCHAR_DAD_Pos)
 
#define USB_OTG_HCCHAR_DAD_5   (0x20U << USB_OTG_HCCHAR_DAD_Pos)
 
#define USB_OTG_HCCHAR_DAD_6   (0x40U << USB_OTG_HCCHAR_DAD_Pos)
 
#define USB_OTG_HCCHAR_ODDFRM_Msk   (0x1U << USB_OTG_HCCHAR_ODDFRM_Pos)
 
#define USB_OTG_HCCHAR_ODDFRM   USB_OTG_HCCHAR_ODDFRM_Msk
 
#define USB_OTG_HCCHAR_CHDIS_Msk   (0x1U << USB_OTG_HCCHAR_CHDIS_Pos)
 
#define USB_OTG_HCCHAR_CHDIS   USB_OTG_HCCHAR_CHDIS_Msk
 
#define USB_OTG_HCCHAR_CHENA_Msk   (0x1U << USB_OTG_HCCHAR_CHENA_Pos)
 
#define USB_OTG_HCCHAR_CHENA   USB_OTG_HCCHAR_CHENA_Msk
 
#define USB_OTG_HCSPLT_PRTADDR_Msk   (0x7FU << USB_OTG_HCSPLT_PRTADDR_Pos)
 
#define USB_OTG_HCSPLT_PRTADDR   USB_OTG_HCSPLT_PRTADDR_Msk
 
#define USB_OTG_HCSPLT_PRTADDR_0   (0x01U << USB_OTG_HCSPLT_PRTADDR_Pos)
 
#define USB_OTG_HCSPLT_PRTADDR_1   (0x02U << USB_OTG_HCSPLT_PRTADDR_Pos)
 
#define USB_OTG_HCSPLT_PRTADDR_2   (0x04U << USB_OTG_HCSPLT_PRTADDR_Pos)
 
#define USB_OTG_HCSPLT_PRTADDR_3   (0x08U << USB_OTG_HCSPLT_PRTADDR_Pos)
 
#define USB_OTG_HCSPLT_PRTADDR_4   (0x10U << USB_OTG_HCSPLT_PRTADDR_Pos)
 
#define USB_OTG_HCSPLT_PRTADDR_5   (0x20U << USB_OTG_HCSPLT_PRTADDR_Pos)
 
#define USB_OTG_HCSPLT_PRTADDR_6   (0x40U << USB_OTG_HCSPLT_PRTADDR_Pos)
 
#define USB_OTG_HCSPLT_HUBADDR_Msk   (0x7FU << USB_OTG_HCSPLT_HUBADDR_Pos)
 
#define USB_OTG_HCSPLT_HUBADDR   USB_OTG_HCSPLT_HUBADDR_Msk
 
#define USB_OTG_HCSPLT_HUBADDR_0   (0x01U << USB_OTG_HCSPLT_HUBADDR_Pos)
 
#define USB_OTG_HCSPLT_HUBADDR_1   (0x02U << USB_OTG_HCSPLT_HUBADDR_Pos)
 
#define USB_OTG_HCSPLT_HUBADDR_2   (0x04U << USB_OTG_HCSPLT_HUBADDR_Pos)
 
#define USB_OTG_HCSPLT_HUBADDR_3   (0x08U << USB_OTG_HCSPLT_HUBADDR_Pos)
 
#define USB_OTG_HCSPLT_HUBADDR_4   (0x10U << USB_OTG_HCSPLT_HUBADDR_Pos)
 
#define USB_OTG_HCSPLT_HUBADDR_5   (0x20U << USB_OTG_HCSPLT_HUBADDR_Pos)
 
#define USB_OTG_HCSPLT_HUBADDR_6   (0x40U << USB_OTG_HCSPLT_HUBADDR_Pos)
 
#define USB_OTG_HCSPLT_XACTPOS_Msk   (0x3U << USB_OTG_HCSPLT_XACTPOS_Pos)
 
#define USB_OTG_HCSPLT_XACTPOS   USB_OTG_HCSPLT_XACTPOS_Msk
 
#define USB_OTG_HCSPLT_XACTPOS_0   (0x1U << USB_OTG_HCSPLT_XACTPOS_Pos)
 
#define USB_OTG_HCSPLT_XACTPOS_1   (0x2U << USB_OTG_HCSPLT_XACTPOS_Pos)
 
#define USB_OTG_HCSPLT_COMPLSPLT_Msk   (0x1U << USB_OTG_HCSPLT_COMPLSPLT_Pos)
 
#define USB_OTG_HCSPLT_COMPLSPLT   USB_OTG_HCSPLT_COMPLSPLT_Msk
 
#define USB_OTG_HCSPLT_SPLITEN_Msk   (0x1U << USB_OTG_HCSPLT_SPLITEN_Pos)
 
#define USB_OTG_HCSPLT_SPLITEN   USB_OTG_HCSPLT_SPLITEN_Msk
 
#define USB_OTG_HCINT_XFRC_Msk   (0x1U << USB_OTG_HCINT_XFRC_Pos)
 
#define USB_OTG_HCINT_XFRC   USB_OTG_HCINT_XFRC_Msk
 
#define USB_OTG_HCINT_CHH_Msk   (0x1U << USB_OTG_HCINT_CHH_Pos)
 
#define USB_OTG_HCINT_CHH   USB_OTG_HCINT_CHH_Msk
 
#define USB_OTG_HCINT_AHBERR_Msk   (0x1U << USB_OTG_HCINT_AHBERR_Pos)
 
#define USB_OTG_HCINT_AHBERR   USB_OTG_HCINT_AHBERR_Msk
 
#define USB_OTG_HCINT_STALL_Msk   (0x1U << USB_OTG_HCINT_STALL_Pos)
 
#define USB_OTG_HCINT_STALL   USB_OTG_HCINT_STALL_Msk
 
#define USB_OTG_HCINT_NAK_Msk   (0x1U << USB_OTG_HCINT_NAK_Pos)
 
#define USB_OTG_HCINT_NAK   USB_OTG_HCINT_NAK_Msk
 
#define USB_OTG_HCINT_ACK_Msk   (0x1U << USB_OTG_HCINT_ACK_Pos)
 
#define USB_OTG_HCINT_ACK   USB_OTG_HCINT_ACK_Msk
 
#define USB_OTG_HCINT_NYET_Msk   (0x1U << USB_OTG_HCINT_NYET_Pos)
 
#define USB_OTG_HCINT_NYET   USB_OTG_HCINT_NYET_Msk
 
#define USB_OTG_HCINT_TXERR_Msk   (0x1U << USB_OTG_HCINT_TXERR_Pos)
 
#define USB_OTG_HCINT_TXERR   USB_OTG_HCINT_TXERR_Msk
 
#define USB_OTG_HCINT_BBERR_Msk   (0x1U << USB_OTG_HCINT_BBERR_Pos)
 
#define USB_OTG_HCINT_BBERR   USB_OTG_HCINT_BBERR_Msk
 
#define USB_OTG_HCINT_FRMOR_Msk   (0x1U << USB_OTG_HCINT_FRMOR_Pos)
 
#define USB_OTG_HCINT_FRMOR   USB_OTG_HCINT_FRMOR_Msk
 
#define USB_OTG_HCINT_DTERR_Msk   (0x1U << USB_OTG_HCINT_DTERR_Pos)
 
#define USB_OTG_HCINT_DTERR   USB_OTG_HCINT_DTERR_Msk
 
#define USB_OTG_DIEPINT_XFRC_Msk   (0x1U << USB_OTG_DIEPINT_XFRC_Pos)
 
#define USB_OTG_DIEPINT_XFRC   USB_OTG_DIEPINT_XFRC_Msk
 
#define USB_OTG_DIEPINT_EPDISD_Msk   (0x1U << USB_OTG_DIEPINT_EPDISD_Pos)
 
#define USB_OTG_DIEPINT_EPDISD   USB_OTG_DIEPINT_EPDISD_Msk
 
#define USB_OTG_DIEPINT_TOC_Msk   (0x1U << USB_OTG_DIEPINT_TOC_Pos)
 
#define USB_OTG_DIEPINT_TOC   USB_OTG_DIEPINT_TOC_Msk
 
#define USB_OTG_DIEPINT_ITTXFE_Msk   (0x1U << USB_OTG_DIEPINT_ITTXFE_Pos)
 
#define USB_OTG_DIEPINT_ITTXFE   USB_OTG_DIEPINT_ITTXFE_Msk
 
#define USB_OTG_DIEPINT_INEPNE_Msk   (0x1U << USB_OTG_DIEPINT_INEPNE_Pos)
 
#define USB_OTG_DIEPINT_INEPNE   USB_OTG_DIEPINT_INEPNE_Msk
 
#define USB_OTG_DIEPINT_TXFE_Msk   (0x1U << USB_OTG_DIEPINT_TXFE_Pos)
 
#define USB_OTG_DIEPINT_TXFE   USB_OTG_DIEPINT_TXFE_Msk
 
#define USB_OTG_DIEPINT_TXFIFOUDRN_Msk   (0x1U << USB_OTG_DIEPINT_TXFIFOUDRN_Pos)
 
#define USB_OTG_DIEPINT_TXFIFOUDRN   USB_OTG_DIEPINT_TXFIFOUDRN_Msk
 
#define USB_OTG_DIEPINT_BNA_Msk   (0x1U << USB_OTG_DIEPINT_BNA_Pos)
 
#define USB_OTG_DIEPINT_BNA   USB_OTG_DIEPINT_BNA_Msk
 
#define USB_OTG_DIEPINT_PKTDRPSTS_Msk   (0x1U << USB_OTG_DIEPINT_PKTDRPSTS_Pos)
 
#define USB_OTG_DIEPINT_PKTDRPSTS   USB_OTG_DIEPINT_PKTDRPSTS_Msk
 
#define USB_OTG_DIEPINT_BERR_Msk   (0x1U << USB_OTG_DIEPINT_BERR_Pos)
 
#define USB_OTG_DIEPINT_BERR   USB_OTG_DIEPINT_BERR_Msk
 
#define USB_OTG_DIEPINT_NAK_Msk   (0x1U << USB_OTG_DIEPINT_NAK_Pos)
 
#define USB_OTG_DIEPINT_NAK   USB_OTG_DIEPINT_NAK_Msk
 
#define USB_OTG_HCINTMSK_XFRCM_Msk   (0x1U << USB_OTG_HCINTMSK_XFRCM_Pos)
 
#define USB_OTG_HCINTMSK_XFRCM   USB_OTG_HCINTMSK_XFRCM_Msk
 
#define USB_OTG_HCINTMSK_CHHM_Msk   (0x1U << USB_OTG_HCINTMSK_CHHM_Pos)
 
#define USB_OTG_HCINTMSK_CHHM   USB_OTG_HCINTMSK_CHHM_Msk
 
#define USB_OTG_HCINTMSK_AHBERR_Msk   (0x1U << USB_OTG_HCINTMSK_AHBERR_Pos)
 
#define USB_OTG_HCINTMSK_AHBERR   USB_OTG_HCINTMSK_AHBERR_Msk
 
#define USB_OTG_HCINTMSK_STALLM_Msk   (0x1U << USB_OTG_HCINTMSK_STALLM_Pos)
 
#define USB_OTG_HCINTMSK_STALLM   USB_OTG_HCINTMSK_STALLM_Msk
 
#define USB_OTG_HCINTMSK_NAKM_Msk   (0x1U << USB_OTG_HCINTMSK_NAKM_Pos)
 
#define USB_OTG_HCINTMSK_NAKM   USB_OTG_HCINTMSK_NAKM_Msk
 
#define USB_OTG_HCINTMSK_ACKM_Msk   (0x1U << USB_OTG_HCINTMSK_ACKM_Pos)
 
#define USB_OTG_HCINTMSK_ACKM   USB_OTG_HCINTMSK_ACKM_Msk
 
#define USB_OTG_HCINTMSK_NYET_Msk   (0x1U << USB_OTG_HCINTMSK_NYET_Pos)
 
#define USB_OTG_HCINTMSK_NYET   USB_OTG_HCINTMSK_NYET_Msk
 
#define USB_OTG_HCINTMSK_TXERRM_Msk   (0x1U << USB_OTG_HCINTMSK_TXERRM_Pos)
 
#define USB_OTG_HCINTMSK_TXERRM   USB_OTG_HCINTMSK_TXERRM_Msk
 
#define USB_OTG_HCINTMSK_BBERRM_Msk   (0x1U << USB_OTG_HCINTMSK_BBERRM_Pos)
 
#define USB_OTG_HCINTMSK_BBERRM   USB_OTG_HCINTMSK_BBERRM_Msk
 
#define USB_OTG_HCINTMSK_FRMORM_Msk   (0x1U << USB_OTG_HCINTMSK_FRMORM_Pos)
 
#define USB_OTG_HCINTMSK_FRMORM   USB_OTG_HCINTMSK_FRMORM_Msk
 
#define USB_OTG_HCINTMSK_DTERRM_Msk   (0x1U << USB_OTG_HCINTMSK_DTERRM_Pos)
 
#define USB_OTG_HCINTMSK_DTERRM   USB_OTG_HCINTMSK_DTERRM_Msk
 
#define USB_OTG_DIEPTSIZ_XFRSIZ_Msk   (0x7FFFFU << USB_OTG_DIEPTSIZ_XFRSIZ_Pos)
 
#define USB_OTG_DIEPTSIZ_XFRSIZ   USB_OTG_DIEPTSIZ_XFRSIZ_Msk
 
#define USB_OTG_DIEPTSIZ_PKTCNT_Msk   (0x3FFU << USB_OTG_DIEPTSIZ_PKTCNT_Pos)
 
#define USB_OTG_DIEPTSIZ_PKTCNT   USB_OTG_DIEPTSIZ_PKTCNT_Msk
 
#define USB_OTG_DIEPTSIZ_MULCNT_Msk   (0x3U << USB_OTG_DIEPTSIZ_MULCNT_Pos)
 
#define USB_OTG_DIEPTSIZ_MULCNT   USB_OTG_DIEPTSIZ_MULCNT_Msk
 
#define USB_OTG_HCTSIZ_XFRSIZ_Msk   (0x7FFFFU << USB_OTG_HCTSIZ_XFRSIZ_Pos)
 
#define USB_OTG_HCTSIZ_XFRSIZ   USB_OTG_HCTSIZ_XFRSIZ_Msk
 
#define USB_OTG_HCTSIZ_PKTCNT_Msk   (0x3FFU << USB_OTG_HCTSIZ_PKTCNT_Pos)
 
#define USB_OTG_HCTSIZ_PKTCNT   USB_OTG_HCTSIZ_PKTCNT_Msk
 
#define USB_OTG_HCTSIZ_DOPING_Msk   (0x1U << USB_OTG_HCTSIZ_DOPING_Pos)
 
#define USB_OTG_HCTSIZ_DOPING   USB_OTG_HCTSIZ_DOPING_Msk
 
#define USB_OTG_HCTSIZ_DPID_Msk   (0x3U << USB_OTG_HCTSIZ_DPID_Pos)
 
#define USB_OTG_HCTSIZ_DPID   USB_OTG_HCTSIZ_DPID_Msk
 
#define USB_OTG_HCTSIZ_DPID_0   (0x1U << USB_OTG_HCTSIZ_DPID_Pos)
 
#define USB_OTG_HCTSIZ_DPID_1   (0x2U << USB_OTG_HCTSIZ_DPID_Pos)
 
#define USB_OTG_DIEPDMA_DMAADDR_Msk   (0xFFFFFFFFU << USB_OTG_DIEPDMA_DMAADDR_Pos)
 
#define USB_OTG_DIEPDMA_DMAADDR   USB_OTG_DIEPDMA_DMAADDR_Msk
 
#define USB_OTG_HCDMA_DMAADDR_Msk   (0xFFFFFFFFU << USB_OTG_HCDMA_DMAADDR_Pos)
 
#define USB_OTG_HCDMA_DMAADDR   USB_OTG_HCDMA_DMAADDR_Msk
 
#define USB_OTG_DTXFSTS_INEPTFSAV_Msk   (0xFFFFU << USB_OTG_DTXFSTS_INEPTFSAV_Pos)
 
#define USB_OTG_DTXFSTS_INEPTFSAV   USB_OTG_DTXFSTS_INEPTFSAV_Msk
 
#define USB_OTG_DIEPTXF_INEPTXSA_Msk   (0xFFFFU << USB_OTG_DIEPTXF_INEPTXSA_Pos)
 
#define USB_OTG_DIEPTXF_INEPTXSA   USB_OTG_DIEPTXF_INEPTXSA_Msk
 
#define USB_OTG_DIEPTXF_INEPTXFD_Msk   (0xFFFFU << USB_OTG_DIEPTXF_INEPTXFD_Pos)
 
#define USB_OTG_DIEPTXF_INEPTXFD   USB_OTG_DIEPTXF_INEPTXFD_Msk
 
#define USB_OTG_DOEPCTL_MPSIZ_Msk   (0x7FFU << USB_OTG_DOEPCTL_MPSIZ_Pos)
 
#define USB_OTG_DOEPCTL_MPSIZ   USB_OTG_DOEPCTL_MPSIZ_Msk /*!< Maximum packet size */
 
#define USB_OTG_DOEPCTL_USBAEP_Msk   (0x1U << USB_OTG_DOEPCTL_USBAEP_Pos)
 
#define USB_OTG_DOEPCTL_USBAEP   USB_OTG_DOEPCTL_USBAEP_Msk
 
#define USB_OTG_DOEPCTL_NAKSTS_Msk   (0x1U << USB_OTG_DOEPCTL_NAKSTS_Pos)
 
#define USB_OTG_DOEPCTL_NAKSTS   USB_OTG_DOEPCTL_NAKSTS_Msk
 
#define USB_OTG_DOEPCTL_SD0PID_SEVNFRM_Msk   (0x1U << USB_OTG_DOEPCTL_SD0PID_SEVNFRM_Pos)
 
#define USB_OTG_DOEPCTL_SD0PID_SEVNFRM   USB_OTG_DOEPCTL_SD0PID_SEVNFRM_Msk
 
#define USB_OTG_DOEPCTL_SODDFRM_Msk   (0x1U << USB_OTG_DOEPCTL_SODDFRM_Pos)
 
#define USB_OTG_DOEPCTL_SODDFRM   USB_OTG_DOEPCTL_SODDFRM_Msk
 
#define USB_OTG_DOEPCTL_EPTYP_Msk   (0x3U << USB_OTG_DOEPCTL_EPTYP_Pos)
 
#define USB_OTG_DOEPCTL_EPTYP   USB_OTG_DOEPCTL_EPTYP_Msk
 
#define USB_OTG_DOEPCTL_EPTYP_0   (0x1U << USB_OTG_DOEPCTL_EPTYP_Pos)
 
#define USB_OTG_DOEPCTL_EPTYP_1   (0x2U << USB_OTG_DOEPCTL_EPTYP_Pos)
 
#define USB_OTG_DOEPCTL_SNPM_Msk   (0x1U << USB_OTG_DOEPCTL_SNPM_Pos)
 
#define USB_OTG_DOEPCTL_SNPM   USB_OTG_DOEPCTL_SNPM_Msk
 
#define USB_OTG_DOEPCTL_STALL_Msk   (0x1U << USB_OTG_DOEPCTL_STALL_Pos)
 
#define USB_OTG_DOEPCTL_STALL   USB_OTG_DOEPCTL_STALL_Msk
 
#define USB_OTG_DOEPCTL_CNAK_Msk   (0x1U << USB_OTG_DOEPCTL_CNAK_Pos)
 
#define USB_OTG_DOEPCTL_CNAK   USB_OTG_DOEPCTL_CNAK_Msk
 
#define USB_OTG_DOEPCTL_SNAK_Msk   (0x1U << USB_OTG_DOEPCTL_SNAK_Pos)
 
#define USB_OTG_DOEPCTL_SNAK   USB_OTG_DOEPCTL_SNAK_Msk
 
#define USB_OTG_DOEPCTL_EPDIS_Msk   (0x1U << USB_OTG_DOEPCTL_EPDIS_Pos)
 
#define USB_OTG_DOEPCTL_EPDIS   USB_OTG_DOEPCTL_EPDIS_Msk
 
#define USB_OTG_DOEPCTL_EPENA_Msk   (0x1U << USB_OTG_DOEPCTL_EPENA_Pos)
 
#define USB_OTG_DOEPCTL_EPENA   USB_OTG_DOEPCTL_EPENA_Msk
 
#define USB_OTG_DOEPINT_XFRC_Msk   (0x1U << USB_OTG_DOEPINT_XFRC_Pos)
 
#define USB_OTG_DOEPINT_XFRC   USB_OTG_DOEPINT_XFRC_Msk
 
#define USB_OTG_DOEPINT_EPDISD_Msk   (0x1U << USB_OTG_DOEPINT_EPDISD_Pos)
 
#define USB_OTG_DOEPINT_EPDISD   USB_OTG_DOEPINT_EPDISD_Msk
 
#define USB_OTG_DOEPINT_STUP_Msk   (0x1U << USB_OTG_DOEPINT_STUP_Pos)
 
#define USB_OTG_DOEPINT_STUP   USB_OTG_DOEPINT_STUP_Msk
 
#define USB_OTG_DOEPINT_OTEPDIS_Msk   (0x1U << USB_OTG_DOEPINT_OTEPDIS_Pos)
 
#define USB_OTG_DOEPINT_OTEPDIS   USB_OTG_DOEPINT_OTEPDIS_Msk
 
#define USB_OTG_DOEPINT_OTEPSPR_Msk   (0x1U << USB_OTG_DOEPINT_OTEPSPR_Pos)
 
#define USB_OTG_DOEPINT_OTEPSPR   USB_OTG_DOEPINT_OTEPSPR_Msk
 
#define USB_OTG_DOEPINT_B2BSTUP_Msk   (0x1U << USB_OTG_DOEPINT_B2BSTUP_Pos)
 
#define USB_OTG_DOEPINT_B2BSTUP   USB_OTG_DOEPINT_B2BSTUP_Msk
 
#define USB_OTG_DOEPINT_NYET_Msk   (0x1U << USB_OTG_DOEPINT_NYET_Pos)
 
#define USB_OTG_DOEPINT_NYET   USB_OTG_DOEPINT_NYET_Msk
 
#define USB_OTG_DOEPTSIZ_XFRSIZ_Msk   (0x7FFFFU << USB_OTG_DOEPTSIZ_XFRSIZ_Pos)
 
#define USB_OTG_DOEPTSIZ_XFRSIZ   USB_OTG_DOEPTSIZ_XFRSIZ_Msk
 
#define USB_OTG_DOEPTSIZ_PKTCNT_Msk   (0x3FFU << USB_OTG_DOEPTSIZ_PKTCNT_Pos)
 
#define USB_OTG_DOEPTSIZ_PKTCNT   USB_OTG_DOEPTSIZ_PKTCNT_Msk
 
#define USB_OTG_DOEPTSIZ_STUPCNT_Msk   (0x3U << USB_OTG_DOEPTSIZ_STUPCNT_Pos)
 
#define USB_OTG_DOEPTSIZ_STUPCNT   USB_OTG_DOEPTSIZ_STUPCNT_Msk
 
#define USB_OTG_DOEPTSIZ_STUPCNT_0   (0x1U << USB_OTG_DOEPTSIZ_STUPCNT_Pos)
 
#define USB_OTG_DOEPTSIZ_STUPCNT_1   (0x2U << USB_OTG_DOEPTSIZ_STUPCNT_Pos)
 
#define USB_OTG_PCGCCTL_STOPCLK_Msk   (0x1U << USB_OTG_PCGCCTL_STOPCLK_Pos)
 
#define USB_OTG_PCGCCTL_STOPCLK   USB_OTG_PCGCCTL_STOPCLK_Msk
 
#define USB_OTG_PCGCCTL_GATECLK_Msk   (0x1U << USB_OTG_PCGCCTL_GATECLK_Pos)
 
#define USB_OTG_PCGCCTL_GATECLK   USB_OTG_PCGCCTL_GATECLK_Msk
 
#define USB_OTG_PCGCCTL_PHYSUSP_Msk   (0x1U << USB_OTG_PCGCCTL_PHYSUSP_Pos)
 
#define USB_OTG_PCGCCTL_PHYSUSP   USB_OTG_PCGCCTL_PHYSUSP_Msk
 
#define JPEG_CONFR0_START_Msk   (0x1U << JPEG_CONFR0_START_Pos)
 
#define JPEG_CONFR0_START   JPEG_CONFR0_START_Msk
 
#define JPEG_CONFR1_NF_Msk   (0x3U << JPEG_CONFR1_NF_Pos)
 
#define JPEG_CONFR1_NF   JPEG_CONFR1_NF_Msk
 
#define JPEG_CONFR1_NF_0   (0x1U << JPEG_CONFR1_NF_Pos)
 
#define JPEG_CONFR1_NF_1   (0x2U << JPEG_CONFR1_NF_Pos)
 
#define JPEG_CONFR1_RE_Msk   (0x1U << JPEG_CONFR1_RE_Pos)
 
#define JPEG_CONFR1_RE   JPEG_CONFR1_RE_Msk
 
#define JPEG_CONFR1_DE_Msk   (0x1U << JPEG_CONFR1_DE_Pos)
 
#define JPEG_CONFR1_DE   JPEG_CONFR1_DE_Msk
 
#define JPEG_CONFR1_COLORSPACE_Msk   (0x3U << JPEG_CONFR1_COLORSPACE_Pos)
 
#define JPEG_CONFR1_COLORSPACE   JPEG_CONFR1_COLORSPACE_Msk
 
#define JPEG_CONFR1_COLORSPACE_0   (0x1U << JPEG_CONFR1_COLORSPACE_Pos)
 
#define JPEG_CONFR1_COLORSPACE_1   (0x2U << JPEG_CONFR1_COLORSPACE_Pos)
 
#define JPEG_CONFR1_NS_Msk   (0x3U << JPEG_CONFR1_NS_Pos)
 
#define JPEG_CONFR1_NS   JPEG_CONFR1_NS_Msk
 
#define JPEG_CONFR1_NS_0   (0x1U << JPEG_CONFR1_NS_Pos)
 
#define JPEG_CONFR1_NS_1   (0x2U << JPEG_CONFR1_NS_Pos)
 
#define JPEG_CONFR1_HDR_Msk   (0x1U << JPEG_CONFR1_HDR_Pos)
 
#define JPEG_CONFR1_HDR   JPEG_CONFR1_HDR_Msk
 
#define JPEG_CONFR1_YSIZE_Msk   (0xFFFFU << JPEG_CONFR1_YSIZE_Pos)
 
#define JPEG_CONFR1_YSIZE   JPEG_CONFR1_YSIZE_Msk
 
#define JPEG_CONFR2_NMCU_Msk   (0x3FFFFFFU << JPEG_CONFR2_NMCU_Pos)
 
#define JPEG_CONFR2_NMCU   JPEG_CONFR2_NMCU_Msk
 
#define JPEG_CONFR3_NRST_Msk   (0xFFFFU << JPEG_CONFR3_NRST_Pos)
 
#define JPEG_CONFR3_NRST   JPEG_CONFR3_NRST_Msk
 
#define JPEG_CONFR3_XSIZE_Msk   (0xFFFFU << JPEG_CONFR3_XSIZE_Pos)
 
#define JPEG_CONFR3_XSIZE   JPEG_CONFR3_XSIZE_Msk
 
#define JPEG_CONFR4_HD_Msk   (0x1U << JPEG_CONFR4_HD_Pos)
 
#define JPEG_CONFR4_HD   JPEG_CONFR4_HD_Msk
 
#define JPEG_CONFR4_HA_Msk   (0x1U << JPEG_CONFR4_HA_Pos)
 
#define JPEG_CONFR4_HA   JPEG_CONFR4_HA_Msk
 
#define JPEG_CONFR4_QT_Msk   (0x3U << JPEG_CONFR4_QT_Pos)
 
#define JPEG_CONFR4_QT   JPEG_CONFR4_QT_Msk
 
#define JPEG_CONFR4_QT_0   (0x1U << JPEG_CONFR4_QT_Pos)
 
#define JPEG_CONFR4_QT_1   (0x2U << JPEG_CONFR4_QT_Pos)
 
#define JPEG_CONFR4_NB_Msk   (0xFU << JPEG_CONFR4_NB_Pos)
 
#define JPEG_CONFR4_NB   JPEG_CONFR4_NB_Msk
 
#define JPEG_CONFR4_NB_0   (0x1U << JPEG_CONFR4_NB_Pos)
 
#define JPEG_CONFR4_NB_1   (0x2U << JPEG_CONFR4_NB_Pos)
 
#define JPEG_CONFR4_NB_2   (0x4U << JPEG_CONFR4_NB_Pos)
 
#define JPEG_CONFR4_NB_3   (0x8U << JPEG_CONFR4_NB_Pos)
 
#define JPEG_CONFR4_VSF_Msk   (0xFU << JPEG_CONFR4_VSF_Pos)
 
#define JPEG_CONFR4_VSF   JPEG_CONFR4_VSF_Msk
 
#define JPEG_CONFR4_VSF_0   (0x1U << JPEG_CONFR4_VSF_Pos)
 
#define JPEG_CONFR4_VSF_1   (0x2U << JPEG_CONFR4_VSF_Pos)
 
#define JPEG_CONFR4_VSF_2   (0x4U << JPEG_CONFR4_VSF_Pos)
 
#define JPEG_CONFR4_VSF_3   (0x8U << JPEG_CONFR4_VSF_Pos)
 
#define JPEG_CONFR4_HSF_Msk   (0xFU << JPEG_CONFR4_HSF_Pos)
 
#define JPEG_CONFR4_HSF   JPEG_CONFR4_HSF_Msk
 
#define JPEG_CONFR4_HSF_0   (0x1U << JPEG_CONFR4_HSF_Pos)
 
#define JPEG_CONFR4_HSF_1   (0x2U << JPEG_CONFR4_HSF_Pos)
 
#define JPEG_CONFR4_HSF_2   (0x4U << JPEG_CONFR4_HSF_Pos)
 
#define JPEG_CONFR4_HSF_3   (0x8U << JPEG_CONFR4_HSF_Pos)
 
#define JPEG_CONFR5_HD_Msk   (0x1U << JPEG_CONFR5_HD_Pos)
 
#define JPEG_CONFR5_HD   JPEG_CONFR5_HD_Msk
 
#define JPEG_CONFR5_HA_Msk   (0x1U << JPEG_CONFR5_HA_Pos)
 
#define JPEG_CONFR5_HA   JPEG_CONFR5_HA_Msk
 
#define JPEG_CONFR5_QT_Msk   (0x3U << JPEG_CONFR5_QT_Pos)
 
#define JPEG_CONFR5_QT   JPEG_CONFR5_QT_Msk
 
#define JPEG_CONFR5_QT_0   (0x1U << JPEG_CONFR5_QT_Pos)
 
#define JPEG_CONFR5_QT_1   (0x2U << JPEG_CONFR5_QT_Pos)
 
#define JPEG_CONFR5_NB_Msk   (0xFU << JPEG_CONFR5_NB_Pos)
 
#define JPEG_CONFR5_NB   JPEG_CONFR5_NB_Msk
 
#define JPEG_CONFR5_NB_0   (0x1U << JPEG_CONFR5_NB_Pos)
 
#define JPEG_CONFR5_NB_1   (0x2U << JPEG_CONFR5_NB_Pos)
 
#define JPEG_CONFR5_NB_2   (0x4U << JPEG_CONFR5_NB_Pos)
 
#define JPEG_CONFR5_NB_3   (0x8U << JPEG_CONFR5_NB_Pos)
 
#define JPEG_CONFR5_VSF_Msk   (0xFU << JPEG_CONFR5_VSF_Pos)
 
#define JPEG_CONFR5_VSF   JPEG_CONFR5_VSF_Msk
 
#define JPEG_CONFR5_VSF_0   (0x1U << JPEG_CONFR5_VSF_Pos)
 
#define JPEG_CONFR5_VSF_1   (0x2U << JPEG_CONFR5_VSF_Pos)
 
#define JPEG_CONFR5_VSF_2   (0x4U << JPEG_CONFR5_VSF_Pos)
 
#define JPEG_CONFR5_VSF_3   (0x8U << JPEG_CONFR5_VSF_Pos)
 
#define JPEG_CONFR5_HSF_Msk   (0xFU << JPEG_CONFR5_HSF_Pos)
 
#define JPEG_CONFR5_HSF   JPEG_CONFR5_HSF_Msk
 
#define JPEG_CONFR5_HSF_0   (0x1U << JPEG_CONFR5_HSF_Pos)
 
#define JPEG_CONFR5_HSF_1   (0x2U << JPEG_CONFR5_HSF_Pos)
 
#define JPEG_CONFR5_HSF_2   (0x4U << JPEG_CONFR5_HSF_Pos)
 
#define JPEG_CONFR5_HSF_3   (0x8U << JPEG_CONFR5_HSF_Pos)
 
#define JPEG_CONFR6_HD_Msk   (0x1U << JPEG_CONFR6_HD_Pos)
 
#define JPEG_CONFR6_HD   JPEG_CONFR6_HD_Msk
 
#define JPEG_CONFR6_HA_Msk   (0x1U << JPEG_CONFR6_HA_Pos)
 
#define JPEG_CONFR6_HA   JPEG_CONFR6_HA_Msk
 
#define JPEG_CONFR6_QT_Msk   (0x3U << JPEG_CONFR6_QT_Pos)
 
#define JPEG_CONFR6_QT   JPEG_CONFR6_QT_Msk
 
#define JPEG_CONFR6_QT_0   (0x1U << JPEG_CONFR6_QT_Pos)
 
#define JPEG_CONFR6_QT_1   (0x2U << JPEG_CONFR6_QT_Pos)
 
#define JPEG_CONFR6_NB_Msk   (0xFU << JPEG_CONFR6_NB_Pos)
 
#define JPEG_CONFR6_NB   JPEG_CONFR6_NB_Msk
 
#define JPEG_CONFR6_NB_0   (0x1U << JPEG_CONFR6_NB_Pos)
 
#define JPEG_CONFR6_NB_1   (0x2U << JPEG_CONFR6_NB_Pos)
 
#define JPEG_CONFR6_NB_2   (0x4U << JPEG_CONFR6_NB_Pos)
 
#define JPEG_CONFR6_NB_3   (0x8U << JPEG_CONFR6_NB_Pos)
 
#define JPEG_CONFR6_VSF_Msk   (0xFU << JPEG_CONFR6_VSF_Pos)
 
#define JPEG_CONFR6_VSF   JPEG_CONFR6_VSF_Msk
 
#define JPEG_CONFR6_VSF_0   (0x1U << JPEG_CONFR6_VSF_Pos)
 
#define JPEG_CONFR6_VSF_1   (0x2U << JPEG_CONFR6_VSF_Pos)
 
#define JPEG_CONFR6_VSF_2   (0x4U << JPEG_CONFR6_VSF_Pos)
 
#define JPEG_CONFR6_VSF_3   (0x8U << JPEG_CONFR6_VSF_Pos)
 
#define JPEG_CONFR6_HSF_Msk   (0xFU << JPEG_CONFR6_HSF_Pos)
 
#define JPEG_CONFR6_HSF   JPEG_CONFR6_HSF_Msk
 
#define JPEG_CONFR6_HSF_0   (0x1U << JPEG_CONFR6_HSF_Pos)
 
#define JPEG_CONFR6_HSF_1   (0x2U << JPEG_CONFR6_HSF_Pos)
 
#define JPEG_CONFR6_HSF_2   (0x4U << JPEG_CONFR6_HSF_Pos)
 
#define JPEG_CONFR6_HSF_3   (0x8U << JPEG_CONFR6_HSF_Pos)
 
#define JPEG_CONFR7_HD_Msk   (0x1U << JPEG_CONFR7_HD_Pos)
 
#define JPEG_CONFR7_HD   JPEG_CONFR7_HD_Msk
 
#define JPEG_CONFR7_HA_Msk   (0x1U << JPEG_CONFR7_HA_Pos)
 
#define JPEG_CONFR7_HA   JPEG_CONFR7_HA_Msk
 
#define JPEG_CONFR7_QT_Msk   (0x3U << JPEG_CONFR7_QT_Pos)
 
#define JPEG_CONFR7_QT   JPEG_CONFR7_QT_Msk
 
#define JPEG_CONFR7_QT_0   (0x1U << JPEG_CONFR7_QT_Pos)
 
#define JPEG_CONFR7_QT_1   (0x2U << JPEG_CONFR7_QT_Pos)
 
#define JPEG_CONFR7_NB_Msk   (0xFU << JPEG_CONFR7_NB_Pos)
 
#define JPEG_CONFR7_NB   JPEG_CONFR7_NB_Msk
 
#define JPEG_CONFR7_NB_0   (0x1U << JPEG_CONFR7_NB_Pos)
 
#define JPEG_CONFR7_NB_1   (0x2U << JPEG_CONFR7_NB_Pos)
 
#define JPEG_CONFR7_NB_2   (0x4U << JPEG_CONFR7_NB_Pos)
 
#define JPEG_CONFR7_NB_3   (0x8U << JPEG_CONFR7_NB_Pos)
 
#define JPEG_CONFR7_VSF_Msk   (0xFU << JPEG_CONFR7_VSF_Pos)
 
#define JPEG_CONFR7_VSF   JPEG_CONFR7_VSF_Msk
 
#define JPEG_CONFR7_VSF_0   (0x1U << JPEG_CONFR7_VSF_Pos)
 
#define JPEG_CONFR7_VSF_1   (0x2U << JPEG_CONFR7_VSF_Pos)
 
#define JPEG_CONFR7_VSF_2   (0x4U << JPEG_CONFR7_VSF_Pos)
 
#define JPEG_CONFR7_VSF_3   (0x8U << JPEG_CONFR7_VSF_Pos)
 
#define JPEG_CONFR7_HSF_Msk   (0xFU << JPEG_CONFR7_HSF_Pos)
 
#define JPEG_CONFR7_HSF   JPEG_CONFR7_HSF_Msk
 
#define JPEG_CONFR7_HSF_0   (0x1U << JPEG_CONFR7_HSF_Pos)
 
#define JPEG_CONFR7_HSF_1   (0x2U << JPEG_CONFR7_HSF_Pos)
 
#define JPEG_CONFR7_HSF_2   (0x4U << JPEG_CONFR7_HSF_Pos)
 
#define JPEG_CONFR7_HSF_3   (0x8U << JPEG_CONFR7_HSF_Pos)
 
#define JPEG_CR_JCEN_Msk   (0x1U << JPEG_CR_JCEN_Pos)
 
#define JPEG_CR_JCEN   JPEG_CR_JCEN_Msk
 
#define JPEG_CR_IFTIE_Msk   (0x1U << JPEG_CR_IFTIE_Pos)
 
#define JPEG_CR_IFTIE   JPEG_CR_IFTIE_Msk
 
#define JPEG_CR_IFNFIE_Msk   (0x1U << JPEG_CR_IFNFIE_Pos)
 
#define JPEG_CR_IFNFIE   JPEG_CR_IFNFIE_Msk
 
#define JPEG_CR_OFTIE_Msk   (0x1U << JPEG_CR_OFTIE_Pos)
 
#define JPEG_CR_OFTIE   JPEG_CR_OFTIE_Msk
 
#define JPEG_CR_OFNEIE_Msk   (0x1U << JPEG_CR_OFNEIE_Pos)
 
#define JPEG_CR_OFNEIE   JPEG_CR_OFNEIE_Msk
 
#define JPEG_CR_EOCIE_Msk   (0x1U << JPEG_CR_EOCIE_Pos)
 
#define JPEG_CR_EOCIE   JPEG_CR_EOCIE_Msk
 
#define JPEG_CR_HPDIE_Msk   (0x1U << JPEG_CR_HPDIE_Pos)
 
#define JPEG_CR_HPDIE   JPEG_CR_HPDIE_Msk
 
#define JPEG_CR_IDMAEN_Msk   (0x1U << JPEG_CR_IDMAEN_Pos)
 
#define JPEG_CR_IDMAEN   JPEG_CR_IDMAEN_Msk
 
#define JPEG_CR_ODMAEN_Msk   (0x1U << JPEG_CR_ODMAEN_Pos)
 
#define JPEG_CR_ODMAEN   JPEG_CR_ODMAEN_Msk
 
#define JPEG_CR_IFF_Msk   (0x1U << JPEG_CR_IFF_Pos)
 
#define JPEG_CR_IFF   JPEG_CR_IFF_Msk
 
#define JPEG_CR_OFF_Msk   (0x1U << JPEG_CR_OFF_Pos)
 
#define JPEG_CR_OFF   JPEG_CR_OFF_Msk
 
#define JPEG_SR_IFTF_Msk   (0x1U << JPEG_SR_IFTF_Pos)
 
#define JPEG_SR_IFTF   JPEG_SR_IFTF_Msk
 
#define JPEG_SR_IFNFF_Msk   (0x1U << JPEG_SR_IFNFF_Pos)
 
#define JPEG_SR_IFNFF   JPEG_SR_IFNFF_Msk
 
#define JPEG_SR_OFTF_Msk   (0x1U << JPEG_SR_OFTF_Pos)
 
#define JPEG_SR_OFTF   JPEG_SR_OFTF_Msk
 
#define JPEG_SR_OFNEF_Msk   (0x1U << JPEG_SR_OFNEF_Pos)
 
#define JPEG_SR_OFNEF   JPEG_SR_OFNEF_Msk
 
#define JPEG_SR_EOCF_Msk   (0x1U << JPEG_SR_EOCF_Pos)
 
#define JPEG_SR_EOCF   JPEG_SR_EOCF_Msk
 
#define JPEG_SR_HPDF_Msk   (0x1U << JPEG_SR_HPDF_Pos)
 
#define JPEG_SR_HPDF   JPEG_SR_HPDF_Msk
 
#define JPEG_SR_COF_Msk   (0x1U << JPEG_SR_COF_Pos)
 
#define JPEG_SR_COF   JPEG_SR_COF_Msk
 
#define JPEG_CFR_CEOCF_Msk   (0x1U << JPEG_CFR_CEOCF_Pos)
 
#define JPEG_CFR_CEOCF   JPEG_CFR_CEOCF_Msk
 
#define JPEG_CFR_CHPDF_Msk   (0x1U << JPEG_CFR_CHPDF_Pos)
 
#define JPEG_CFR_CHPDF   JPEG_CFR_CHPDF_Msk
 
#define JPEG_DIR_DATAIN_Msk   (0xFFFFFFFFU << JPEG_DIR_DATAIN_Pos)
 
#define JPEG_DIR_DATAIN   JPEG_DIR_DATAIN_Msk
 
#define JPEG_DOR_DATAOUT_Msk   (0xFFFFFFFFU << JPEG_DOR_DATAOUT_Pos)
 
#define JPEG_DOR_DATAOUT   JPEG_DOR_DATAOUT_Msk
 
#define MDIOS_CR_EN_Msk   (0x1U << MDIOS_CR_EN_Pos)
 
#define MDIOS_CR_EN   MDIOS_CR_EN_Msk
 
#define MDIOS_CR_WRIE_Msk   (0x1U << MDIOS_CR_WRIE_Pos)
 
#define MDIOS_CR_WRIE   MDIOS_CR_WRIE_Msk
 
#define MDIOS_CR_RDIE_Msk   (0x1U << MDIOS_CR_RDIE_Pos)
 
#define MDIOS_CR_RDIE   MDIOS_CR_RDIE_Msk
 
#define MDIOS_CR_EIE_Msk   (0x1U << MDIOS_CR_EIE_Pos)
 
#define MDIOS_CR_EIE   MDIOS_CR_EIE_Msk
 
#define MDIOS_CR_DPC_Msk   (0x1U << MDIOS_CR_DPC_Pos)
 
#define MDIOS_CR_DPC   MDIOS_CR_DPC_Msk
 
#define MDIOS_CR_PORT_ADDRESS_Msk   (0x1FU << MDIOS_CR_PORT_ADDRESS_Pos)
 
#define MDIOS_CR_PORT_ADDRESS   MDIOS_CR_PORT_ADDRESS_Msk
 
#define MDIOS_CR_PORT_ADDRESS_0   (0x01U << MDIOS_CR_PORT_ADDRESS_Pos)
 
#define MDIOS_CR_PORT_ADDRESS_1   (0x02U << MDIOS_CR_PORT_ADDRESS_Pos)
 
#define MDIOS_CR_PORT_ADDRESS_2   (0x04U << MDIOS_CR_PORT_ADDRESS_Pos)
 
#define MDIOS_CR_PORT_ADDRESS_3   (0x08U << MDIOS_CR_PORT_ADDRESS_Pos)
 
#define MDIOS_CR_PORT_ADDRESS_4   (0x10U << MDIOS_CR_PORT_ADDRESS_Pos)
 
#define MDIOS_WRFR_WRF_Msk   (0xFFFFFFFFU << MDIOS_WRFR_WRF_Pos)
 
#define MDIOS_WRFR_WRF   MDIOS_WRFR_WRF_Msk
 
#define MDIOS_CWRFR_CWRF_Msk   (0xFFFFFFFFU << MDIOS_CWRFR_CWRF_Pos)
 
#define MDIOS_CWRFR_CWRF   MDIOS_CWRFR_CWRF_Msk
 
#define MDIOS_RDFR_RDF_Msk   (0xFFFFFFFFU << MDIOS_RDFR_RDF_Pos)
 
#define MDIOS_RDFR_RDF   MDIOS_RDFR_RDF_Msk
 
#define MDIOS_CRDFR_CRDF_Msk   (0xFFFFFFFFU << MDIOS_CRDFR_CRDF_Pos)
 
#define MDIOS_CRDFR_CRDF   MDIOS_CRDFR_CRDF_Msk
 
#define MDIOS_SR_PERF_Msk   (0x1U << MDIOS_SR_PERF_Pos)
 
#define MDIOS_SR_PERF   MDIOS_SR_PERF_Msk
 
#define MDIOS_SR_SERF_Msk   (0x1U << MDIOS_SR_SERF_Pos)
 
#define MDIOS_SR_SERF   MDIOS_SR_SERF_Msk
 
#define MDIOS_SR_TERF_Msk   (0x1U << MDIOS_SR_TERF_Pos)
 
#define MDIOS_SR_TERF   MDIOS_SR_TERF_Msk
 
#define MDIOS_CLRFR_CPERF_Msk   (0x1U << MDIOS_CLRFR_CPERF_Pos)
 
#define MDIOS_CLRFR_CPERF   MDIOS_CLRFR_CPERF_Msk
 
#define MDIOS_CLRFR_CSERF_Msk   (0x1U << MDIOS_CLRFR_CSERF_Pos)
 
#define MDIOS_CLRFR_CSERF   MDIOS_CLRFR_CSERF_Msk
 
#define MDIOS_CLRFR_CTERF_Msk   (0x1U << MDIOS_CLRFR_CTERF_Pos)
 
#define MDIOS_CLRFR_CTERF   MDIOS_CLRFR_CTERF_Msk
 
#define DSI_VR_Msk   (0x18999815U << DSI_VR_Pos)
 
#define DSI_VR   DSI_VR_Msk
 
#define DSI_CR_EN_Msk   (0x1U << DSI_CR_EN_Pos)
 
#define DSI_CR_EN   DSI_CR_EN_Msk
 
#define DSI_CCR_TXECKDIV_Msk   (0xFFU << DSI_CCR_TXECKDIV_Pos)
 
#define DSI_CCR_TXECKDIV   DSI_CCR_TXECKDIV_Msk
 
#define DSI_CCR_TXECKDIV0_Msk   (0x1U << DSI_CCR_TXECKDIV0_Pos)
 
#define DSI_CCR_TXECKDIV1_Msk   (0x1U << DSI_CCR_TXECKDIV1_Pos)
 
#define DSI_CCR_TXECKDIV2_Msk   (0x1U << DSI_CCR_TXECKDIV2_Pos)
 
#define DSI_CCR_TXECKDIV3_Msk   (0x1U << DSI_CCR_TXECKDIV3_Pos)
 
#define DSI_CCR_TXECKDIV4_Msk   (0x1U << DSI_CCR_TXECKDIV4_Pos)
 
#define DSI_CCR_TXECKDIV5_Msk   (0x1U << DSI_CCR_TXECKDIV5_Pos)
 
#define DSI_CCR_TXECKDIV6_Msk   (0x1U << DSI_CCR_TXECKDIV6_Pos)
 
#define DSI_CCR_TXECKDIV7_Msk   (0x1U << DSI_CCR_TXECKDIV7_Pos)
 
#define DSI_CCR_TOCKDIV_Msk   (0xFFU << DSI_CCR_TOCKDIV_Pos)
 
#define DSI_CCR_TOCKDIV   DSI_CCR_TOCKDIV_Msk
 
#define DSI_CCR_TOCKDIV0_Msk   (0x1U << DSI_CCR_TOCKDIV0_Pos)
 
#define DSI_CCR_TOCKDIV1_Msk   (0x1U << DSI_CCR_TOCKDIV1_Pos)
 
#define DSI_CCR_TOCKDIV2_Msk   (0x1U << DSI_CCR_TOCKDIV2_Pos)
 
#define DSI_CCR_TOCKDIV3_Msk   (0x1U << DSI_CCR_TOCKDIV3_Pos)
 
#define DSI_CCR_TOCKDIV4_Msk   (0x1U << DSI_CCR_TOCKDIV4_Pos)
 
#define DSI_CCR_TOCKDIV5_Msk   (0x1U << DSI_CCR_TOCKDIV5_Pos)
 
#define DSI_CCR_TOCKDIV6_Msk   (0x1U << DSI_CCR_TOCKDIV6_Pos)
 
#define DSI_CCR_TOCKDIV7_Msk   (0x1U << DSI_CCR_TOCKDIV7_Pos)
 
#define DSI_LVCIDR_VCID_Msk   (0x3U << DSI_LVCIDR_VCID_Pos)
 
#define DSI_LVCIDR_VCID   DSI_LVCIDR_VCID_Msk
 
#define DSI_LVCIDR_VCID0_Msk   (0x1U << DSI_LVCIDR_VCID0_Pos)
 
#define DSI_LVCIDR_VCID1_Msk   (0x1U << DSI_LVCIDR_VCID1_Pos)
 
#define DSI_LCOLCR_COLC_Msk   (0xFU << DSI_LCOLCR_COLC_Pos)
 
#define DSI_LCOLCR_COLC   DSI_LCOLCR_COLC_Msk
 
#define DSI_LCOLCR_COLC0_Msk   (0x1U << DSI_LCOLCR_COLC0_Pos)
 
#define DSI_LCOLCR_COLC1_Msk   (0x1U << DSI_LCOLCR_COLC1_Pos)
 
#define DSI_LCOLCR_COLC2_Msk   (0x1U << DSI_LCOLCR_COLC2_Pos)
 
#define DSI_LCOLCR_COLC3_Msk   (0x1U << DSI_LCOLCR_COLC3_Pos)
 
#define DSI_LCOLCR_LPE_Msk   (0x1U << DSI_LCOLCR_LPE_Pos)
 
#define DSI_LCOLCR_LPE   DSI_LCOLCR_LPE_Msk
 
#define DSI_LPCR_DEP_Msk   (0x1U << DSI_LPCR_DEP_Pos)
 
#define DSI_LPCR_DEP   DSI_LPCR_DEP_Msk
 
#define DSI_LPCR_VSP_Msk   (0x1U << DSI_LPCR_VSP_Pos)
 
#define DSI_LPCR_VSP   DSI_LPCR_VSP_Msk
 
#define DSI_LPCR_HSP_Msk   (0x1U << DSI_LPCR_HSP_Pos)
 
#define DSI_LPCR_HSP   DSI_LPCR_HSP_Msk
 
#define DSI_LPMCR_VLPSIZE_Msk   (0xFFU << DSI_LPMCR_VLPSIZE_Pos)
 
#define DSI_LPMCR_VLPSIZE   DSI_LPMCR_VLPSIZE_Msk
 
#define DSI_LPMCR_VLPSIZE0_Msk   (0x1U << DSI_LPMCR_VLPSIZE0_Pos)
 
#define DSI_LPMCR_VLPSIZE1_Msk   (0x1U << DSI_LPMCR_VLPSIZE1_Pos)
 
#define DSI_LPMCR_VLPSIZE2_Msk   (0x1U << DSI_LPMCR_VLPSIZE2_Pos)
 
#define DSI_LPMCR_VLPSIZE3_Msk   (0x1U << DSI_LPMCR_VLPSIZE3_Pos)
 
#define DSI_LPMCR_VLPSIZE4_Msk   (0x1U << DSI_LPMCR_VLPSIZE4_Pos)
 
#define DSI_LPMCR_VLPSIZE5_Msk   (0x1U << DSI_LPMCR_VLPSIZE5_Pos)
 
#define DSI_LPMCR_VLPSIZE6_Msk   (0x1U << DSI_LPMCR_VLPSIZE6_Pos)
 
#define DSI_LPMCR_VLPSIZE7_Msk   (0x1U << DSI_LPMCR_VLPSIZE7_Pos)
 
#define DSI_LPMCR_LPSIZE_Msk   (0xFFU << DSI_LPMCR_LPSIZE_Pos)
 
#define DSI_LPMCR_LPSIZE   DSI_LPMCR_LPSIZE_Msk
 
#define DSI_LPMCR_LPSIZE0_Msk   (0x1U << DSI_LPMCR_LPSIZE0_Pos)
 
#define DSI_LPMCR_LPSIZE1_Msk   (0x1U << DSI_LPMCR_LPSIZE1_Pos)
 
#define DSI_LPMCR_LPSIZE2_Msk   (0x1U << DSI_LPMCR_LPSIZE2_Pos)
 
#define DSI_LPMCR_LPSIZE3_Msk   (0x1U << DSI_LPMCR_LPSIZE3_Pos)
 
#define DSI_LPMCR_LPSIZE4_Msk   (0x1U << DSI_LPMCR_LPSIZE4_Pos)
 
#define DSI_LPMCR_LPSIZE5_Msk   (0x1U << DSI_LPMCR_LPSIZE5_Pos)
 
#define DSI_LPMCR_LPSIZE6_Msk   (0x1U << DSI_LPMCR_LPSIZE6_Pos)
 
#define DSI_LPMCR_LPSIZE7_Msk   (0x1U << DSI_LPMCR_LPSIZE7_Pos)
 
#define DSI_PCR_ETTXE_Msk   (0x1U << DSI_PCR_ETTXE_Pos)
 
#define DSI_PCR_ETTXE   DSI_PCR_ETTXE_Msk
 
#define DSI_PCR_ETRXE_Msk   (0x1U << DSI_PCR_ETRXE_Pos)
 
#define DSI_PCR_ETRXE   DSI_PCR_ETRXE_Msk
 
#define DSI_PCR_BTAE_Msk   (0x1U << DSI_PCR_BTAE_Pos)
 
#define DSI_PCR_BTAE   DSI_PCR_BTAE_Msk
 
#define DSI_PCR_ECCRXE_Msk   (0x1U << DSI_PCR_ECCRXE_Pos)
 
#define DSI_PCR_ECCRXE   DSI_PCR_ECCRXE_Msk
 
#define DSI_PCR_CRCRXE_Msk   (0x1U << DSI_PCR_CRCRXE_Pos)
 
#define DSI_PCR_CRCRXE   DSI_PCR_CRCRXE_Msk
 
#define DSI_GVCIDR_VCID_Msk   (0x3U << DSI_GVCIDR_VCID_Pos)
 
#define DSI_GVCIDR_VCID   DSI_GVCIDR_VCID_Msk
 
#define DSI_GVCIDR_VCID0_Msk   (0x1U << DSI_GVCIDR_VCID0_Pos)
 
#define DSI_GVCIDR_VCID1_Msk   (0x1U << DSI_GVCIDR_VCID1_Pos)
 
#define DSI_MCR_CMDM_Msk   (0x1U << DSI_MCR_CMDM_Pos)
 
#define DSI_MCR_CMDM   DSI_MCR_CMDM_Msk
 
#define DSI_VMCR_VMT_Msk   (0x3U << DSI_VMCR_VMT_Pos)
 
#define DSI_VMCR_VMT   DSI_VMCR_VMT_Msk
 
#define DSI_VMCR_VMT0_Msk   (0x1U << DSI_VMCR_VMT0_Pos)
 
#define DSI_VMCR_VMT1_Msk   (0x1U << DSI_VMCR_VMT1_Pos)
 
#define DSI_VMCR_LPVSAE_Msk   (0x1U << DSI_VMCR_LPVSAE_Pos)
 
#define DSI_VMCR_LPVSAE   DSI_VMCR_LPVSAE_Msk
 
#define DSI_VMCR_LPVBPE_Msk   (0x1U << DSI_VMCR_LPVBPE_Pos)
 
#define DSI_VMCR_LPVBPE   DSI_VMCR_LPVBPE_Msk
 
#define DSI_VMCR_LPVFPE_Msk   (0x1U << DSI_VMCR_LPVFPE_Pos)
 
#define DSI_VMCR_LPVFPE   DSI_VMCR_LPVFPE_Msk
 
#define DSI_VMCR_LPVAE_Msk   (0x1U << DSI_VMCR_LPVAE_Pos)
 
#define DSI_VMCR_LPVAE   DSI_VMCR_LPVAE_Msk
 
#define DSI_VMCR_LPHBPE_Msk   (0x1U << DSI_VMCR_LPHBPE_Pos)
 
#define DSI_VMCR_LPHBPE   DSI_VMCR_LPHBPE_Msk
 
#define DSI_VMCR_LPHFPE_Msk   (0x1U << DSI_VMCR_LPHFPE_Pos)
 
#define DSI_VMCR_LPHFPE   DSI_VMCR_LPHFPE_Msk
 
#define DSI_VMCR_FBTAAE_Msk   (0x1U << DSI_VMCR_FBTAAE_Pos)
 
#define DSI_VMCR_FBTAAE   DSI_VMCR_FBTAAE_Msk
 
#define DSI_VMCR_LPCE_Msk   (0x1U << DSI_VMCR_LPCE_Pos)
 
#define DSI_VMCR_LPCE   DSI_VMCR_LPCE_Msk
 
#define DSI_VMCR_PGE_Msk   (0x1U << DSI_VMCR_PGE_Pos)
 
#define DSI_VMCR_PGE   DSI_VMCR_PGE_Msk
 
#define DSI_VMCR_PGM_Msk   (0x1U << DSI_VMCR_PGM_Pos)
 
#define DSI_VMCR_PGM   DSI_VMCR_PGM_Msk
 
#define DSI_VMCR_PGO_Msk   (0x1U << DSI_VMCR_PGO_Pos)
 
#define DSI_VMCR_PGO   DSI_VMCR_PGO_Msk
 
#define DSI_VPCR_VPSIZE_Msk   (0x3FFFU << DSI_VPCR_VPSIZE_Pos)
 
#define DSI_VPCR_VPSIZE   DSI_VPCR_VPSIZE_Msk
 
#define DSI_VPCR_VPSIZE0_Msk   (0x1U << DSI_VPCR_VPSIZE0_Pos)
 
#define DSI_VPCR_VPSIZE1_Msk   (0x1U << DSI_VPCR_VPSIZE1_Pos)
 
#define DSI_VPCR_VPSIZE2_Msk   (0x1U << DSI_VPCR_VPSIZE2_Pos)
 
#define DSI_VPCR_VPSIZE3_Msk   (0x1U << DSI_VPCR_VPSIZE3_Pos)
 
#define DSI_VPCR_VPSIZE4_Msk   (0x1U << DSI_VPCR_VPSIZE4_Pos)
 
#define DSI_VPCR_VPSIZE5_Msk   (0x1U << DSI_VPCR_VPSIZE5_Pos)
 
#define DSI_VPCR_VPSIZE6_Msk   (0x1U << DSI_VPCR_VPSIZE6_Pos)
 
#define DSI_VPCR_VPSIZE7_Msk   (0x1U << DSI_VPCR_VPSIZE7_Pos)
 
#define DSI_VPCR_VPSIZE8_Msk   (0x1U << DSI_VPCR_VPSIZE8_Pos)
 
#define DSI_VPCR_VPSIZE9_Msk   (0x1U << DSI_VPCR_VPSIZE9_Pos)
 
#define DSI_VPCR_VPSIZE10_Msk   (0x1U << DSI_VPCR_VPSIZE10_Pos)
 
#define DSI_VPCR_VPSIZE11_Msk   (0x1U << DSI_VPCR_VPSIZE11_Pos)
 
#define DSI_VPCR_VPSIZE12_Msk   (0x1U << DSI_VPCR_VPSIZE12_Pos)
 
#define DSI_VPCR_VPSIZE13_Msk   (0x1U << DSI_VPCR_VPSIZE13_Pos)
 
#define DSI_VCCR_NUMC_Msk   (0x1FFFU << DSI_VCCR_NUMC_Pos)
 
#define DSI_VCCR_NUMC   DSI_VCCR_NUMC_Msk
 
#define DSI_VCCR_NUMC0_Msk   (0x1U << DSI_VCCR_NUMC0_Pos)
 
#define DSI_VCCR_NUMC1_Msk   (0x1U << DSI_VCCR_NUMC1_Pos)
 
#define DSI_VCCR_NUMC2_Msk   (0x1U << DSI_VCCR_NUMC2_Pos)
 
#define DSI_VCCR_NUMC3_Msk   (0x1U << DSI_VCCR_NUMC3_Pos)
 
#define DSI_VCCR_NUMC4_Msk   (0x1U << DSI_VCCR_NUMC4_Pos)
 
#define DSI_VCCR_NUMC5_Msk   (0x1U << DSI_VCCR_NUMC5_Pos)
 
#define DSI_VCCR_NUMC6_Msk   (0x1U << DSI_VCCR_NUMC6_Pos)
 
#define DSI_VCCR_NUMC7_Msk   (0x1U << DSI_VCCR_NUMC7_Pos)
 
#define DSI_VCCR_NUMC8_Msk   (0x1U << DSI_VCCR_NUMC8_Pos)
 
#define DSI_VCCR_NUMC9_Msk   (0x1U << DSI_VCCR_NUMC9_Pos)
 
#define DSI_VCCR_NUMC10_Msk   (0x1U << DSI_VCCR_NUMC10_Pos)
 
#define DSI_VCCR_NUMC11_Msk   (0x1U << DSI_VCCR_NUMC11_Pos)
 
#define DSI_VCCR_NUMC12_Msk   (0x1U << DSI_VCCR_NUMC12_Pos)
 
#define DSI_VNPCR_NPSIZE_Msk   (0x1FFFU << DSI_VNPCR_NPSIZE_Pos)
 
#define DSI_VNPCR_NPSIZE   DSI_VNPCR_NPSIZE_Msk
 
#define DSI_VNPCR_NPSIZE0_Msk   (0x1U << DSI_VNPCR_NPSIZE0_Pos)
 
#define DSI_VNPCR_NPSIZE1_Msk   (0x1U << DSI_VNPCR_NPSIZE1_Pos)
 
#define DSI_VNPCR_NPSIZE2_Msk   (0x1U << DSI_VNPCR_NPSIZE2_Pos)
 
#define DSI_VNPCR_NPSIZE3_Msk   (0x1U << DSI_VNPCR_NPSIZE3_Pos)
 
#define DSI_VNPCR_NPSIZE4_Msk   (0x1U << DSI_VNPCR_NPSIZE4_Pos)
 
#define DSI_VNPCR_NPSIZE5_Msk   (0x1U << DSI_VNPCR_NPSIZE5_Pos)
 
#define DSI_VNPCR_NPSIZE6_Msk   (0x1U << DSI_VNPCR_NPSIZE6_Pos)
 
#define DSI_VNPCR_NPSIZE7_Msk   (0x1U << DSI_VNPCR_NPSIZE7_Pos)
 
#define DSI_VNPCR_NPSIZE8_Msk   (0x1U << DSI_VNPCR_NPSIZE8_Pos)
 
#define DSI_VNPCR_NPSIZE9_Msk   (0x1U << DSI_VNPCR_NPSIZE9_Pos)
 
#define DSI_VNPCR_NPSIZE10_Msk   (0x1U << DSI_VNPCR_NPSIZE10_Pos)
 
#define DSI_VNPCR_NPSIZE11_Msk   (0x1U << DSI_VNPCR_NPSIZE11_Pos)
 
#define DSI_VNPCR_NPSIZE12_Msk   (0x1U << DSI_VNPCR_NPSIZE12_Pos)
 
#define DSI_VHSACR_HSA_Msk   (0xFFFU << DSI_VHSACR_HSA_Pos)
 
#define DSI_VHSACR_HSA   DSI_VHSACR_HSA_Msk
 
#define DSI_VHSACR_HSA0_Msk   (0x1U << DSI_VHSACR_HSA0_Pos)
 
#define DSI_VHSACR_HSA1_Msk   (0x1U << DSI_VHSACR_HSA1_Pos)
 
#define DSI_VHSACR_HSA2_Msk   (0x1U << DSI_VHSACR_HSA2_Pos)
 
#define DSI_VHSACR_HSA3_Msk   (0x1U << DSI_VHSACR_HSA3_Pos)
 
#define DSI_VHSACR_HSA4_Msk   (0x1U << DSI_VHSACR_HSA4_Pos)
 
#define DSI_VHSACR_HSA5_Msk   (0x1U << DSI_VHSACR_HSA5_Pos)
 
#define DSI_VHSACR_HSA6_Msk   (0x1U << DSI_VHSACR_HSA6_Pos)
 
#define DSI_VHSACR_HSA7_Msk   (0x1U << DSI_VHSACR_HSA7_Pos)
 
#define DSI_VHSACR_HSA8_Msk   (0x1U << DSI_VHSACR_HSA8_Pos)
 
#define DSI_VHSACR_HSA9_Msk   (0x1U << DSI_VHSACR_HSA9_Pos)
 
#define DSI_VHSACR_HSA10_Msk   (0x1U << DSI_VHSACR_HSA10_Pos)
 
#define DSI_VHSACR_HSA11_Msk   (0x1U << DSI_VHSACR_HSA11_Pos)
 
#define DSI_VHBPCR_HBP_Msk   (0xFFFU << DSI_VHBPCR_HBP_Pos)
 
#define DSI_VHBPCR_HBP   DSI_VHBPCR_HBP_Msk
 
#define DSI_VHBPCR_HBP0_Msk   (0x1U << DSI_VHBPCR_HBP0_Pos)
 
#define DSI_VHBPCR_HBP1_Msk   (0x1U << DSI_VHBPCR_HBP1_Pos)
 
#define DSI_VHBPCR_HBP2_Msk   (0x1U << DSI_VHBPCR_HBP2_Pos)
 
#define DSI_VHBPCR_HBP3_Msk   (0x1U << DSI_VHBPCR_HBP3_Pos)
 
#define DSI_VHBPCR_HBP4_Msk   (0x1U << DSI_VHBPCR_HBP4_Pos)
 
#define DSI_VHBPCR_HBP5_Msk   (0x1U << DSI_VHBPCR_HBP5_Pos)
 
#define DSI_VHBPCR_HBP6_Msk   (0x1U << DSI_VHBPCR_HBP6_Pos)
 
#define DSI_VHBPCR_HBP7_Msk   (0x1U << DSI_VHBPCR_HBP7_Pos)
 
#define DSI_VHBPCR_HBP8_Msk   (0x1U << DSI_VHBPCR_HBP8_Pos)
 
#define DSI_VHBPCR_HBP9_Msk   (0x1U << DSI_VHBPCR_HBP9_Pos)
 
#define DSI_VHBPCR_HBP10_Msk   (0x1U << DSI_VHBPCR_HBP10_Pos)
 
#define DSI_VHBPCR_HBP11_Msk   (0x1U << DSI_VHBPCR_HBP11_Pos)
 
#define DSI_VLCR_HLINE_Msk   (0x7FFFU << DSI_VLCR_HLINE_Pos)
 
#define DSI_VLCR_HLINE   DSI_VLCR_HLINE_Msk
 
#define DSI_VLCR_HLINE0_Msk   (0x1U << DSI_VLCR_HLINE0_Pos)
 
#define DSI_VLCR_HLINE1_Msk   (0x1U << DSI_VLCR_HLINE1_Pos)
 
#define DSI_VLCR_HLINE2_Msk   (0x1U << DSI_VLCR_HLINE2_Pos)
 
#define DSI_VLCR_HLINE3_Msk   (0x1U << DSI_VLCR_HLINE3_Pos)
 
#define DSI_VLCR_HLINE4_Msk   (0x1U << DSI_VLCR_HLINE4_Pos)
 
#define DSI_VLCR_HLINE5_Msk   (0x1U << DSI_VLCR_HLINE5_Pos)
 
#define DSI_VLCR_HLINE6_Msk   (0x1U << DSI_VLCR_HLINE6_Pos)
 
#define DSI_VLCR_HLINE7_Msk   (0x1U << DSI_VLCR_HLINE7_Pos)
 
#define DSI_VLCR_HLINE8_Msk   (0x1U << DSI_VLCR_HLINE8_Pos)
 
#define DSI_VLCR_HLINE9_Msk   (0x1U << DSI_VLCR_HLINE9_Pos)
 
#define DSI_VLCR_HLINE10_Msk   (0x1U << DSI_VLCR_HLINE10_Pos)
 
#define DSI_VLCR_HLINE11_Msk   (0x1U << DSI_VLCR_HLINE11_Pos)
 
#define DSI_VLCR_HLINE12_Msk   (0x1U << DSI_VLCR_HLINE12_Pos)
 
#define DSI_VLCR_HLINE13_Msk   (0x1U << DSI_VLCR_HLINE13_Pos)
 
#define DSI_VLCR_HLINE14_Msk   (0x1U << DSI_VLCR_HLINE14_Pos)
 
#define DSI_VVSACR_VSA_Msk   (0x3FFU << DSI_VVSACR_VSA_Pos)
 
#define DSI_VVSACR_VSA   DSI_VVSACR_VSA_Msk
 
#define DSI_VVSACR_VSA0_Msk   (0x1U << DSI_VVSACR_VSA0_Pos)
 
#define DSI_VVSACR_VSA1_Msk   (0x1U << DSI_VVSACR_VSA1_Pos)
 
#define DSI_VVSACR_VSA2_Msk   (0x1U << DSI_VVSACR_VSA2_Pos)
 
#define DSI_VVSACR_VSA3_Msk   (0x1U << DSI_VVSACR_VSA3_Pos)
 
#define DSI_VVSACR_VSA4_Msk   (0x1U << DSI_VVSACR_VSA4_Pos)
 
#define DSI_VVSACR_VSA5_Msk   (0x1U << DSI_VVSACR_VSA5_Pos)
 
#define DSI_VVSACR_VSA6_Msk   (0x1U << DSI_VVSACR_VSA6_Pos)
 
#define DSI_VVSACR_VSA7_Msk   (0x1U << DSI_VVSACR_VSA7_Pos)
 
#define DSI_VVSACR_VSA8_Msk   (0x1U << DSI_VVSACR_VSA8_Pos)
 
#define DSI_VVSACR_VSA9_Msk   (0x1U << DSI_VVSACR_VSA9_Pos)
 
#define DSI_VVBPCR_VBP_Msk   (0x3FFU << DSI_VVBPCR_VBP_Pos)
 
#define DSI_VVBPCR_VBP   DSI_VVBPCR_VBP_Msk
 
#define DSI_VVBPCR_VBP0_Msk   (0x1U << DSI_VVBPCR_VBP0_Pos)
 
#define DSI_VVBPCR_VBP1_Msk   (0x1U << DSI_VVBPCR_VBP1_Pos)
 
#define DSI_VVBPCR_VBP2_Msk   (0x1U << DSI_VVBPCR_VBP2_Pos)
 
#define DSI_VVBPCR_VBP3_Msk   (0x1U << DSI_VVBPCR_VBP3_Pos)
 
#define DSI_VVBPCR_VBP4_Msk   (0x1U << DSI_VVBPCR_VBP4_Pos)
 
#define DSI_VVBPCR_VBP5_Msk   (0x1U << DSI_VVBPCR_VBP5_Pos)
 
#define DSI_VVBPCR_VBP6_Msk   (0x1U << DSI_VVBPCR_VBP6_Pos)
 
#define DSI_VVBPCR_VBP7_Msk   (0x1U << DSI_VVBPCR_VBP7_Pos)
 
#define DSI_VVBPCR_VBP8_Msk   (0x1U << DSI_VVBPCR_VBP8_Pos)
 
#define DSI_VVBPCR_VBP9_Msk   (0x1U << DSI_VVBPCR_VBP9_Pos)
 
#define DSI_VVFPCR_VFP_Msk   (0x3FFU << DSI_VVFPCR_VFP_Pos)
 
#define DSI_VVFPCR_VFP   DSI_VVFPCR_VFP_Msk
 
#define DSI_VVFPCR_VFP0_Msk   (0x1U << DSI_VVFPCR_VFP0_Pos)
 
#define DSI_VVFPCR_VFP1_Msk   (0x1U << DSI_VVFPCR_VFP1_Pos)
 
#define DSI_VVFPCR_VFP2_Msk   (0x1U << DSI_VVFPCR_VFP2_Pos)
 
#define DSI_VVFPCR_VFP3_Msk   (0x1U << DSI_VVFPCR_VFP3_Pos)
 
#define DSI_VVFPCR_VFP4_Msk   (0x1U << DSI_VVFPCR_VFP4_Pos)
 
#define DSI_VVFPCR_VFP5_Msk   (0x1U << DSI_VVFPCR_VFP5_Pos)
 
#define DSI_VVFPCR_VFP6_Msk   (0x1U << DSI_VVFPCR_VFP6_Pos)
 
#define DSI_VVFPCR_VFP7_Msk   (0x1U << DSI_VVFPCR_VFP7_Pos)
 
#define DSI_VVFPCR_VFP8_Msk   (0x1U << DSI_VVFPCR_VFP8_Pos)
 
#define DSI_VVFPCR_VFP9_Msk   (0x1U << DSI_VVFPCR_VFP9_Pos)
 
#define DSI_VVACR_VA_Msk   (0x3FFFU << DSI_VVACR_VA_Pos)
 
#define DSI_VVACR_VA   DSI_VVACR_VA_Msk
 
#define DSI_VVACR_VA0_Msk   (0x1U << DSI_VVACR_VA0_Pos)
 
#define DSI_VVACR_VA1_Msk   (0x1U << DSI_VVACR_VA1_Pos)
 
#define DSI_VVACR_VA2_Msk   (0x1U << DSI_VVACR_VA2_Pos)
 
#define DSI_VVACR_VA3_Msk   (0x1U << DSI_VVACR_VA3_Pos)
 
#define DSI_VVACR_VA4_Msk   (0x1U << DSI_VVACR_VA4_Pos)
 
#define DSI_VVACR_VA5_Msk   (0x1U << DSI_VVACR_VA5_Pos)
 
#define DSI_VVACR_VA6_Msk   (0x1U << DSI_VVACR_VA6_Pos)
 
#define DSI_VVACR_VA7_Msk   (0x1U << DSI_VVACR_VA7_Pos)
 
#define DSI_VVACR_VA8_Msk   (0x1U << DSI_VVACR_VA8_Pos)
 
#define DSI_VVACR_VA9_Msk   (0x1U << DSI_VVACR_VA9_Pos)
 
#define DSI_VVACR_VA10_Msk   (0x1U << DSI_VVACR_VA10_Pos)
 
#define DSI_VVACR_VA11_Msk   (0x1U << DSI_VVACR_VA11_Pos)
 
#define DSI_VVACR_VA12_Msk   (0x1U << DSI_VVACR_VA12_Pos)
 
#define DSI_VVACR_VA13_Msk   (0x1U << DSI_VVACR_VA13_Pos)
 
#define DSI_LCCR_CMDSIZE_Msk   (0xFFFFU << DSI_LCCR_CMDSIZE_Pos)
 
#define DSI_LCCR_CMDSIZE   DSI_LCCR_CMDSIZE_Msk
 
#define DSI_LCCR_CMDSIZE0_Msk   (0x1U << DSI_LCCR_CMDSIZE0_Pos)
 
#define DSI_LCCR_CMDSIZE1_Msk   (0x1U << DSI_LCCR_CMDSIZE1_Pos)
 
#define DSI_LCCR_CMDSIZE2_Msk   (0x1U << DSI_LCCR_CMDSIZE2_Pos)
 
#define DSI_LCCR_CMDSIZE3_Msk   (0x1U << DSI_LCCR_CMDSIZE3_Pos)
 
#define DSI_LCCR_CMDSIZE4_Msk   (0x1U << DSI_LCCR_CMDSIZE4_Pos)
 
#define DSI_LCCR_CMDSIZE5_Msk   (0x1U << DSI_LCCR_CMDSIZE5_Pos)
 
#define DSI_LCCR_CMDSIZE6_Msk   (0x1U << DSI_LCCR_CMDSIZE6_Pos)
 
#define DSI_LCCR_CMDSIZE7_Msk   (0x1U << DSI_LCCR_CMDSIZE7_Pos)
 
#define DSI_LCCR_CMDSIZE8_Msk   (0x1U << DSI_LCCR_CMDSIZE8_Pos)
 
#define DSI_LCCR_CMDSIZE9_Msk   (0x1U << DSI_LCCR_CMDSIZE9_Pos)
 
#define DSI_LCCR_CMDSIZE10_Msk   (0x1U << DSI_LCCR_CMDSIZE10_Pos)
 
#define DSI_LCCR_CMDSIZE11_Msk   (0x1U << DSI_LCCR_CMDSIZE11_Pos)
 
#define DSI_LCCR_CMDSIZE12_Msk   (0x1U << DSI_LCCR_CMDSIZE12_Pos)
 
#define DSI_LCCR_CMDSIZE13_Msk   (0x1U << DSI_LCCR_CMDSIZE13_Pos)
 
#define DSI_LCCR_CMDSIZE14_Msk   (0x1U << DSI_LCCR_CMDSIZE14_Pos)
 
#define DSI_LCCR_CMDSIZE15_Msk   (0x1U << DSI_LCCR_CMDSIZE15_Pos)
 
#define DSI_CMCR_TEARE_Msk   (0x1U << DSI_CMCR_TEARE_Pos)
 
#define DSI_CMCR_TEARE   DSI_CMCR_TEARE_Msk
 
#define DSI_CMCR_ARE_Msk   (0x1U << DSI_CMCR_ARE_Pos)
 
#define DSI_CMCR_ARE   DSI_CMCR_ARE_Msk
 
#define DSI_CMCR_GSW0TX_Msk   (0x1U << DSI_CMCR_GSW0TX_Pos)
 
#define DSI_CMCR_GSW0TX   DSI_CMCR_GSW0TX_Msk
 
#define DSI_CMCR_GSW1TX_Msk   (0x1U << DSI_CMCR_GSW1TX_Pos)
 
#define DSI_CMCR_GSW1TX   DSI_CMCR_GSW1TX_Msk
 
#define DSI_CMCR_GSW2TX_Msk   (0x1U << DSI_CMCR_GSW2TX_Pos)
 
#define DSI_CMCR_GSW2TX   DSI_CMCR_GSW2TX_Msk
 
#define DSI_CMCR_GSR0TX_Msk   (0x1U << DSI_CMCR_GSR0TX_Pos)
 
#define DSI_CMCR_GSR0TX   DSI_CMCR_GSR0TX_Msk
 
#define DSI_CMCR_GSR1TX_Msk   (0x1U << DSI_CMCR_GSR1TX_Pos)
 
#define DSI_CMCR_GSR1TX   DSI_CMCR_GSR1TX_Msk
 
#define DSI_CMCR_GSR2TX_Msk   (0x1U << DSI_CMCR_GSR2TX_Pos)
 
#define DSI_CMCR_GSR2TX   DSI_CMCR_GSR2TX_Msk
 
#define DSI_CMCR_GLWTX_Msk   (0x1U << DSI_CMCR_GLWTX_Pos)
 
#define DSI_CMCR_GLWTX   DSI_CMCR_GLWTX_Msk
 
#define DSI_CMCR_DSW0TX_Msk   (0x1U << DSI_CMCR_DSW0TX_Pos)
 
#define DSI_CMCR_DSW0TX   DSI_CMCR_DSW0TX_Msk
 
#define DSI_CMCR_DSW1TX_Msk   (0x1U << DSI_CMCR_DSW1TX_Pos)
 
#define DSI_CMCR_DSW1TX   DSI_CMCR_DSW1TX_Msk
 
#define DSI_CMCR_DSR0TX_Msk   (0x1U << DSI_CMCR_DSR0TX_Pos)
 
#define DSI_CMCR_DSR0TX   DSI_CMCR_DSR0TX_Msk
 
#define DSI_CMCR_DLWTX_Msk   (0x1U << DSI_CMCR_DLWTX_Pos)
 
#define DSI_CMCR_DLWTX   DSI_CMCR_DLWTX_Msk
 
#define DSI_CMCR_MRDPS_Msk   (0x1U << DSI_CMCR_MRDPS_Pos)
 
#define DSI_CMCR_MRDPS   DSI_CMCR_MRDPS_Msk
 
#define DSI_GHCR_DT_Msk   (0x3FU << DSI_GHCR_DT_Pos)
 
#define DSI_GHCR_DT   DSI_GHCR_DT_Msk
 
#define DSI_GHCR_DT0_Msk   (0x1U << DSI_GHCR_DT0_Pos)
 
#define DSI_GHCR_DT1_Msk   (0x1U << DSI_GHCR_DT1_Pos)
 
#define DSI_GHCR_DT2_Msk   (0x1U << DSI_GHCR_DT2_Pos)
 
#define DSI_GHCR_DT3_Msk   (0x1U << DSI_GHCR_DT3_Pos)
 
#define DSI_GHCR_DT4_Msk   (0x1U << DSI_GHCR_DT4_Pos)
 
#define DSI_GHCR_DT5_Msk   (0x1U << DSI_GHCR_DT5_Pos)
 
#define DSI_GHCR_VCID_Msk   (0x3U << DSI_GHCR_VCID_Pos)
 
#define DSI_GHCR_VCID   DSI_GHCR_VCID_Msk
 
#define DSI_GHCR_VCID0_Msk   (0x1U << DSI_GHCR_VCID0_Pos)
 
#define DSI_GHCR_VCID1_Msk   (0x1U << DSI_GHCR_VCID1_Pos)
 
#define DSI_GHCR_WCLSB_Msk   (0xFFU << DSI_GHCR_WCLSB_Pos)
 
#define DSI_GHCR_WCLSB   DSI_GHCR_WCLSB_Msk
 
#define DSI_GHCR_WCLSB0_Msk   (0x1U << DSI_GHCR_WCLSB0_Pos)
 
#define DSI_GHCR_WCLSB1_Msk   (0x1U << DSI_GHCR_WCLSB1_Pos)
 
#define DSI_GHCR_WCLSB2_Msk   (0x1U << DSI_GHCR_WCLSB2_Pos)
 
#define DSI_GHCR_WCLSB3_Msk   (0x1U << DSI_GHCR_WCLSB3_Pos)
 
#define DSI_GHCR_WCLSB4_Msk   (0x1U << DSI_GHCR_WCLSB4_Pos)
 
#define DSI_GHCR_WCLSB5_Msk   (0x1U << DSI_GHCR_WCLSB5_Pos)
 
#define DSI_GHCR_WCLSB6_Msk   (0x1U << DSI_GHCR_WCLSB6_Pos)
 
#define DSI_GHCR_WCLSB7_Msk   (0x1U << DSI_GHCR_WCLSB7_Pos)
 
#define DSI_GHCR_WCMSB_Msk   (0xFFU << DSI_GHCR_WCMSB_Pos)
 
#define DSI_GHCR_WCMSB   DSI_GHCR_WCMSB_Msk
 
#define DSI_GHCR_WCMSB0_Msk   (0x1U << DSI_GHCR_WCMSB0_Pos)
 
#define DSI_GHCR_WCMSB1_Msk   (0x1U << DSI_GHCR_WCMSB1_Pos)
 
#define DSI_GHCR_WCMSB2_Msk   (0x1U << DSI_GHCR_WCMSB2_Pos)
 
#define DSI_GHCR_WCMSB3_Msk   (0x1U << DSI_GHCR_WCMSB3_Pos)
 
#define DSI_GHCR_WCMSB4_Msk   (0x1U << DSI_GHCR_WCMSB4_Pos)
 
#define DSI_GHCR_WCMSB5_Msk   (0x1U << DSI_GHCR_WCMSB5_Pos)
 
#define DSI_GHCR_WCMSB6_Msk   (0x1U << DSI_GHCR_WCMSB6_Pos)
 
#define DSI_GHCR_WCMSB7_Msk   (0x1U << DSI_GHCR_WCMSB7_Pos)
 
#define DSI_GPDR_DATA1_Msk   (0xFFU << DSI_GPDR_DATA1_Pos)
 
#define DSI_GPDR_DATA1   DSI_GPDR_DATA1_Msk
 
#define DSI_GPDR_DATA1_0   (0x01U << DSI_GPDR_DATA1_Pos)
 
#define DSI_GPDR_DATA1_1   (0x02U << DSI_GPDR_DATA1_Pos)
 
#define DSI_GPDR_DATA1_2   (0x04U << DSI_GPDR_DATA1_Pos)
 
#define DSI_GPDR_DATA1_3   (0x08U << DSI_GPDR_DATA1_Pos)
 
#define DSI_GPDR_DATA1_4   (0x10U << DSI_GPDR_DATA1_Pos)
 
#define DSI_GPDR_DATA1_5   (0x20U << DSI_GPDR_DATA1_Pos)
 
#define DSI_GPDR_DATA1_6   (0x40U << DSI_GPDR_DATA1_Pos)
 
#define DSI_GPDR_DATA1_7   (0x80U << DSI_GPDR_DATA1_Pos)
 
#define DSI_GPDR_DATA2_Msk   (0xFFU << DSI_GPDR_DATA2_Pos)
 
#define DSI_GPDR_DATA2   DSI_GPDR_DATA2_Msk
 
#define DSI_GPDR_DATA2_0   (0x01U << DSI_GPDR_DATA2_Pos)
 
#define DSI_GPDR_DATA2_1   (0x02U << DSI_GPDR_DATA2_Pos)
 
#define DSI_GPDR_DATA2_2   (0x04U << DSI_GPDR_DATA2_Pos)
 
#define DSI_GPDR_DATA2_3   (0x08U << DSI_GPDR_DATA2_Pos)
 
#define DSI_GPDR_DATA2_4   (0x10U << DSI_GPDR_DATA2_Pos)
 
#define DSI_GPDR_DATA2_5   (0x20U << DSI_GPDR_DATA2_Pos)
 
#define DSI_GPDR_DATA2_6   (0x40U << DSI_GPDR_DATA2_Pos)
 
#define DSI_GPDR_DATA2_7   (0x80U << DSI_GPDR_DATA2_Pos)
 
#define DSI_GPDR_DATA3_Msk   (0xFFU << DSI_GPDR_DATA3_Pos)
 
#define DSI_GPDR_DATA3   DSI_GPDR_DATA3_Msk
 
#define DSI_GPDR_DATA3_0   (0x01U << DSI_GPDR_DATA3_Pos)
 
#define DSI_GPDR_DATA3_1   (0x02U << DSI_GPDR_DATA3_Pos)
 
#define DSI_GPDR_DATA3_2   (0x04U << DSI_GPDR_DATA3_Pos)
 
#define DSI_GPDR_DATA3_3   (0x08U << DSI_GPDR_DATA3_Pos)
 
#define DSI_GPDR_DATA3_4   (0x10U << DSI_GPDR_DATA3_Pos)
 
#define DSI_GPDR_DATA3_5   (0x20U << DSI_GPDR_DATA3_Pos)
 
#define DSI_GPDR_DATA3_6   (0x40U << DSI_GPDR_DATA3_Pos)
 
#define DSI_GPDR_DATA3_7   (0x80U << DSI_GPDR_DATA3_Pos)
 
#define DSI_GPDR_DATA4_Msk   (0xFFU << DSI_GPDR_DATA4_Pos)
 
#define DSI_GPDR_DATA4   DSI_GPDR_DATA4_Msk
 
#define DSI_GPDR_DATA4_0   (0x01U << DSI_GPDR_DATA4_Pos)
 
#define DSI_GPDR_DATA4_1   (0x02U << DSI_GPDR_DATA4_Pos)
 
#define DSI_GPDR_DATA4_2   (0x04U << DSI_GPDR_DATA4_Pos)
 
#define DSI_GPDR_DATA4_3   (0x08U << DSI_GPDR_DATA4_Pos)
 
#define DSI_GPDR_DATA4_4   (0x10U << DSI_GPDR_DATA4_Pos)
 
#define DSI_GPDR_DATA4_5   (0x20U << DSI_GPDR_DATA4_Pos)
 
#define DSI_GPDR_DATA4_6   (0x40U << DSI_GPDR_DATA4_Pos)
 
#define DSI_GPDR_DATA4_7   (0x80U << DSI_GPDR_DATA4_Pos)
 
#define DSI_GPSR_CMDFE_Msk   (0x1U << DSI_GPSR_CMDFE_Pos)
 
#define DSI_GPSR_CMDFE   DSI_GPSR_CMDFE_Msk
 
#define DSI_GPSR_CMDFF_Msk   (0x1U << DSI_GPSR_CMDFF_Pos)
 
#define DSI_GPSR_CMDFF   DSI_GPSR_CMDFF_Msk
 
#define DSI_GPSR_PWRFE_Msk   (0x1U << DSI_GPSR_PWRFE_Pos)
 
#define DSI_GPSR_PWRFE   DSI_GPSR_PWRFE_Msk
 
#define DSI_GPSR_PWRFF_Msk   (0x1U << DSI_GPSR_PWRFF_Pos)
 
#define DSI_GPSR_PWRFF   DSI_GPSR_PWRFF_Msk
 
#define DSI_GPSR_PRDFE_Msk   (0x1U << DSI_GPSR_PRDFE_Pos)
 
#define DSI_GPSR_PRDFE   DSI_GPSR_PRDFE_Msk
 
#define DSI_GPSR_PRDFF_Msk   (0x1U << DSI_GPSR_PRDFF_Pos)
 
#define DSI_GPSR_PRDFF   DSI_GPSR_PRDFF_Msk
 
#define DSI_GPSR_RCB_Msk   (0x1U << DSI_GPSR_RCB_Pos)
 
#define DSI_GPSR_RCB   DSI_GPSR_RCB_Msk
 
#define DSI_TCCR0_LPRX_TOCNT_Msk   (0xFFFFU << DSI_TCCR0_LPRX_TOCNT_Pos)
 
#define DSI_TCCR0_LPRX_TOCNT   DSI_TCCR0_LPRX_TOCNT_Msk
 
#define DSI_TCCR0_LPRX_TOCNT0_Msk   (0x1U << DSI_TCCR0_LPRX_TOCNT0_Pos)
 
#define DSI_TCCR0_LPRX_TOCNT1_Msk   (0x1U << DSI_TCCR0_LPRX_TOCNT1_Pos)
 
#define DSI_TCCR0_LPRX_TOCNT2_Msk   (0x1U << DSI_TCCR0_LPRX_TOCNT2_Pos)
 
#define DSI_TCCR0_LPRX_TOCNT3_Msk   (0x1U << DSI_TCCR0_LPRX_TOCNT3_Pos)
 
#define DSI_TCCR0_LPRX_TOCNT4_Msk   (0x1U << DSI_TCCR0_LPRX_TOCNT4_Pos)
 
#define DSI_TCCR0_LPRX_TOCNT5_Msk   (0x1U << DSI_TCCR0_LPRX_TOCNT5_Pos)
 
#define DSI_TCCR0_LPRX_TOCNT6_Msk   (0x1U << DSI_TCCR0_LPRX_TOCNT6_Pos)
 
#define DSI_TCCR0_LPRX_TOCNT7_Msk   (0x1U << DSI_TCCR0_LPRX_TOCNT7_Pos)
 
#define DSI_TCCR0_LPRX_TOCNT8_Msk   (0x1U << DSI_TCCR0_LPRX_TOCNT8_Pos)
 
#define DSI_TCCR0_LPRX_TOCNT9_Msk   (0x1U << DSI_TCCR0_LPRX_TOCNT9_Pos)
 
#define DSI_TCCR0_LPRX_TOCNT10_Msk   (0x1U << DSI_TCCR0_LPRX_TOCNT10_Pos)
 
#define DSI_TCCR0_LPRX_TOCNT11_Msk   (0x1U << DSI_TCCR0_LPRX_TOCNT11_Pos)
 
#define DSI_TCCR0_LPRX_TOCNT12_Msk   (0x1U << DSI_TCCR0_LPRX_TOCNT12_Pos)
 
#define DSI_TCCR0_LPRX_TOCNT13_Msk   (0x1U << DSI_TCCR0_LPRX_TOCNT13_Pos)
 
#define DSI_TCCR0_LPRX_TOCNT14_Msk   (0x1U << DSI_TCCR0_LPRX_TOCNT14_Pos)
 
#define DSI_TCCR0_LPRX_TOCNT15_Msk   (0x1U << DSI_TCCR0_LPRX_TOCNT15_Pos)
 
#define DSI_TCCR0_HSTX_TOCNT_Msk   (0xFFFFU << DSI_TCCR0_HSTX_TOCNT_Pos)
 
#define DSI_TCCR0_HSTX_TOCNT   DSI_TCCR0_HSTX_TOCNT_Msk
 
#define DSI_TCCR0_HSTX_TOCNT0_Msk   (0x1U << DSI_TCCR0_HSTX_TOCNT0_Pos)
 
#define DSI_TCCR0_HSTX_TOCNT1_Msk   (0x1U << DSI_TCCR0_HSTX_TOCNT1_Pos)
 
#define DSI_TCCR0_HSTX_TOCNT2_Msk   (0x1U << DSI_TCCR0_HSTX_TOCNT2_Pos)
 
#define DSI_TCCR0_HSTX_TOCNT3_Msk   (0x1U << DSI_TCCR0_HSTX_TOCNT3_Pos)
 
#define DSI_TCCR0_HSTX_TOCNT4_Msk   (0x1U << DSI_TCCR0_HSTX_TOCNT4_Pos)
 
#define DSI_TCCR0_HSTX_TOCNT5_Msk   (0x1U << DSI_TCCR0_HSTX_TOCNT5_Pos)
 
#define DSI_TCCR0_HSTX_TOCNT6_Msk   (0x1U << DSI_TCCR0_HSTX_TOCNT6_Pos)
 
#define DSI_TCCR0_HSTX_TOCNT7_Msk   (0x1U << DSI_TCCR0_HSTX_TOCNT7_Pos)
 
#define DSI_TCCR0_HSTX_TOCNT8_Msk   (0x1U << DSI_TCCR0_HSTX_TOCNT8_Pos)
 
#define DSI_TCCR0_HSTX_TOCNT9_Msk   (0x1U << DSI_TCCR0_HSTX_TOCNT9_Pos)
 
#define DSI_TCCR0_HSTX_TOCNT10_Msk   (0x1U << DSI_TCCR0_HSTX_TOCNT10_Pos)
 
#define DSI_TCCR0_HSTX_TOCNT11_Msk   (0x1U << DSI_TCCR0_HSTX_TOCNT11_Pos)
 
#define DSI_TCCR0_HSTX_TOCNT12_Msk   (0x1U << DSI_TCCR0_HSTX_TOCNT12_Pos)
 
#define DSI_TCCR0_HSTX_TOCNT13_Msk   (0x1U << DSI_TCCR0_HSTX_TOCNT13_Pos)
 
#define DSI_TCCR0_HSTX_TOCNT14_Msk   (0x1U << DSI_TCCR0_HSTX_TOCNT14_Pos)
 
#define DSI_TCCR0_HSTX_TOCNT15_Msk   (0x1U << DSI_TCCR0_HSTX_TOCNT15_Pos)
 
#define DSI_TCCR1_HSRD_TOCNT_Msk   (0xFFFFU << DSI_TCCR1_HSRD_TOCNT_Pos)
 
#define DSI_TCCR1_HSRD_TOCNT   DSI_TCCR1_HSRD_TOCNT_Msk
 
#define DSI_TCCR1_HSRD_TOCNT0_Msk   (0x1U << DSI_TCCR1_HSRD_TOCNT0_Pos)
 
#define DSI_TCCR1_HSRD_TOCNT1_Msk   (0x1U << DSI_TCCR1_HSRD_TOCNT1_Pos)
 
#define DSI_TCCR1_HSRD_TOCNT2_Msk   (0x1U << DSI_TCCR1_HSRD_TOCNT2_Pos)
 
#define DSI_TCCR1_HSRD_TOCNT3_Msk   (0x1U << DSI_TCCR1_HSRD_TOCNT3_Pos)
 
#define DSI_TCCR1_HSRD_TOCNT4_Msk   (0x1U << DSI_TCCR1_HSRD_TOCNT4_Pos)
 
#define DSI_TCCR1_HSRD_TOCNT5_Msk   (0x1U << DSI_TCCR1_HSRD_TOCNT5_Pos)
 
#define DSI_TCCR1_HSRD_TOCNT6_Msk   (0x1U << DSI_TCCR1_HSRD_TOCNT6_Pos)
 
#define DSI_TCCR1_HSRD_TOCNT7_Msk   (0x1U << DSI_TCCR1_HSRD_TOCNT7_Pos)
 
#define DSI_TCCR1_HSRD_TOCNT8_Msk   (0x1U << DSI_TCCR1_HSRD_TOCNT8_Pos)
 
#define DSI_TCCR1_HSRD_TOCNT9_Msk   (0x1U << DSI_TCCR1_HSRD_TOCNT9_Pos)
 
#define DSI_TCCR1_HSRD_TOCNT10_Msk   (0x1U << DSI_TCCR1_HSRD_TOCNT10_Pos)
 
#define DSI_TCCR1_HSRD_TOCNT11_Msk   (0x1U << DSI_TCCR1_HSRD_TOCNT11_Pos)
 
#define DSI_TCCR1_HSRD_TOCNT12_Msk   (0x1U << DSI_TCCR1_HSRD_TOCNT12_Pos)
 
#define DSI_TCCR1_HSRD_TOCNT13_Msk   (0x1U << DSI_TCCR1_HSRD_TOCNT13_Pos)
 
#define DSI_TCCR1_HSRD_TOCNT14_Msk   (0x1U << DSI_TCCR1_HSRD_TOCNT14_Pos)
 
#define DSI_TCCR1_HSRD_TOCNT15_Msk   (0x1U << DSI_TCCR1_HSRD_TOCNT15_Pos)
 
#define DSI_TCCR2_LPRD_TOCNT_Msk   (0xFFFFU << DSI_TCCR2_LPRD_TOCNT_Pos)
 
#define DSI_TCCR2_LPRD_TOCNT   DSI_TCCR2_LPRD_TOCNT_Msk
 
#define DSI_TCCR2_LPRD_TOCNT0_Msk   (0x1U << DSI_TCCR2_LPRD_TOCNT0_Pos)
 
#define DSI_TCCR2_LPRD_TOCNT1_Msk   (0x1U << DSI_TCCR2_LPRD_TOCNT1_Pos)
 
#define DSI_TCCR2_LPRD_TOCNT2_Msk   (0x1U << DSI_TCCR2_LPRD_TOCNT2_Pos)
 
#define DSI_TCCR2_LPRD_TOCNT3_Msk   (0x1U << DSI_TCCR2_LPRD_TOCNT3_Pos)
 
#define DSI_TCCR2_LPRD_TOCNT4_Msk   (0x1U << DSI_TCCR2_LPRD_TOCNT4_Pos)
 
#define DSI_TCCR2_LPRD_TOCNT5_Msk   (0x1U << DSI_TCCR2_LPRD_TOCNT5_Pos)
 
#define DSI_TCCR2_LPRD_TOCNT6_Msk   (0x1U << DSI_TCCR2_LPRD_TOCNT6_Pos)
 
#define DSI_TCCR2_LPRD_TOCNT7_Msk   (0x1U << DSI_TCCR2_LPRD_TOCNT7_Pos)
 
#define DSI_TCCR2_LPRD_TOCNT8_Msk   (0x1U << DSI_TCCR2_LPRD_TOCNT8_Pos)
 
#define DSI_TCCR2_LPRD_TOCNT9_Msk   (0x1U << DSI_TCCR2_LPRD_TOCNT9_Pos)
 
#define DSI_TCCR2_LPRD_TOCNT10_Msk   (0x1U << DSI_TCCR2_LPRD_TOCNT10_Pos)
 
#define DSI_TCCR2_LPRD_TOCNT11_Msk   (0x1U << DSI_TCCR2_LPRD_TOCNT11_Pos)
 
#define DSI_TCCR2_LPRD_TOCNT12_Msk   (0x1U << DSI_TCCR2_LPRD_TOCNT12_Pos)
 
#define DSI_TCCR2_LPRD_TOCNT13_Msk   (0x1U << DSI_TCCR2_LPRD_TOCNT13_Pos)
 
#define DSI_TCCR2_LPRD_TOCNT14_Msk   (0x1U << DSI_TCCR2_LPRD_TOCNT14_Pos)
 
#define DSI_TCCR2_LPRD_TOCNT15_Msk   (0x1U << DSI_TCCR2_LPRD_TOCNT15_Pos)
 
#define DSI_TCCR3_HSWR_TOCNT_Msk   (0xFFFFU << DSI_TCCR3_HSWR_TOCNT_Pos)
 
#define DSI_TCCR3_HSWR_TOCNT   DSI_TCCR3_HSWR_TOCNT_Msk
 
#define DSI_TCCR3_HSWR_TOCNT0_Msk   (0x1U << DSI_TCCR3_HSWR_TOCNT0_Pos)
 
#define DSI_TCCR3_HSWR_TOCNT1_Msk   (0x1U << DSI_TCCR3_HSWR_TOCNT1_Pos)
 
#define DSI_TCCR3_HSWR_TOCNT2_Msk   (0x1U << DSI_TCCR3_HSWR_TOCNT2_Pos)
 
#define DSI_TCCR3_HSWR_TOCNT3_Msk   (0x1U << DSI_TCCR3_HSWR_TOCNT3_Pos)
 
#define DSI_TCCR3_HSWR_TOCNT4_Msk   (0x1U << DSI_TCCR3_HSWR_TOCNT4_Pos)
 
#define DSI_TCCR3_HSWR_TOCNT5_Msk   (0x1U << DSI_TCCR3_HSWR_TOCNT5_Pos)
 
#define DSI_TCCR3_HSWR_TOCNT6_Msk   (0x1U << DSI_TCCR3_HSWR_TOCNT6_Pos)
 
#define DSI_TCCR3_HSWR_TOCNT7_Msk   (0x1U << DSI_TCCR3_HSWR_TOCNT7_Pos)
 
#define DSI_TCCR3_HSWR_TOCNT8_Msk   (0x1U << DSI_TCCR3_HSWR_TOCNT8_Pos)
 
#define DSI_TCCR3_HSWR_TOCNT9_Msk   (0x1U << DSI_TCCR3_HSWR_TOCNT9_Pos)
 
#define DSI_TCCR3_HSWR_TOCNT10_Msk   (0x1U << DSI_TCCR3_HSWR_TOCNT10_Pos)
 
#define DSI_TCCR3_HSWR_TOCNT11_Msk   (0x1U << DSI_TCCR3_HSWR_TOCNT11_Pos)
 
#define DSI_TCCR3_HSWR_TOCNT12_Msk   (0x1U << DSI_TCCR3_HSWR_TOCNT12_Pos)
 
#define DSI_TCCR3_HSWR_TOCNT13_Msk   (0x1U << DSI_TCCR3_HSWR_TOCNT13_Pos)
 
#define DSI_TCCR3_HSWR_TOCNT14_Msk   (0x1U << DSI_TCCR3_HSWR_TOCNT14_Pos)
 
#define DSI_TCCR3_HSWR_TOCNT15_Msk   (0x1U << DSI_TCCR3_HSWR_TOCNT15_Pos)
 
#define DSI_TCCR3_PM_Msk   (0x1U << DSI_TCCR3_PM_Pos)
 
#define DSI_TCCR3_PM   DSI_TCCR3_PM_Msk
 
#define DSI_TCCR4_LPWR_TOCNT_Msk   (0xFFFFU << DSI_TCCR4_LPWR_TOCNT_Pos)
 
#define DSI_TCCR4_LPWR_TOCNT   DSI_TCCR4_LPWR_TOCNT_Msk
 
#define DSI_TCCR4_LPWR_TOCNT0_Msk   (0x1U << DSI_TCCR4_LPWR_TOCNT0_Pos)
 
#define DSI_TCCR4_LPWR_TOCNT1_Msk   (0x1U << DSI_TCCR4_LPWR_TOCNT1_Pos)
 
#define DSI_TCCR4_LPWR_TOCNT2_Msk   (0x1U << DSI_TCCR4_LPWR_TOCNT2_Pos)
 
#define DSI_TCCR4_LPWR_TOCNT3_Msk   (0x1U << DSI_TCCR4_LPWR_TOCNT3_Pos)
 
#define DSI_TCCR4_LPWR_TOCNT4_Msk   (0x1U << DSI_TCCR4_LPWR_TOCNT4_Pos)
 
#define DSI_TCCR4_LPWR_TOCNT5_Msk   (0x1U << DSI_TCCR4_LPWR_TOCNT5_Pos)
 
#define DSI_TCCR4_LPWR_TOCNT6_Msk   (0x1U << DSI_TCCR4_LPWR_TOCNT6_Pos)
 
#define DSI_TCCR4_LPWR_TOCNT7_Msk   (0x1U << DSI_TCCR4_LPWR_TOCNT7_Pos)
 
#define DSI_TCCR4_LPWR_TOCNT8_Msk   (0x1U << DSI_TCCR4_LPWR_TOCNT8_Pos)
 
#define DSI_TCCR4_LPWR_TOCNT9_Msk   (0x1U << DSI_TCCR4_LPWR_TOCNT9_Pos)
 
#define DSI_TCCR4_LPWR_TOCNT10_Msk   (0x1U << DSI_TCCR4_LPWR_TOCNT10_Pos)
 
#define DSI_TCCR4_LPWR_TOCNT11_Msk   (0x1U << DSI_TCCR4_LPWR_TOCNT11_Pos)
 
#define DSI_TCCR4_LPWR_TOCNT12_Msk   (0x1U << DSI_TCCR4_LPWR_TOCNT12_Pos)
 
#define DSI_TCCR4_LPWR_TOCNT13_Msk   (0x1U << DSI_TCCR4_LPWR_TOCNT13_Pos)
 
#define DSI_TCCR4_LPWR_TOCNT14_Msk   (0x1U << DSI_TCCR4_LPWR_TOCNT14_Pos)
 
#define DSI_TCCR4_LPWR_TOCNT15_Msk   (0x1U << DSI_TCCR4_LPWR_TOCNT15_Pos)
 
#define DSI_TCCR5_BTA_TOCNT_Msk   (0xFFFFU << DSI_TCCR5_BTA_TOCNT_Pos)
 
#define DSI_TCCR5_BTA_TOCNT   DSI_TCCR5_BTA_TOCNT_Msk
 
#define DSI_TCCR5_BTA_TOCNT0_Msk   (0x1U << DSI_TCCR5_BTA_TOCNT0_Pos)
 
#define DSI_TCCR5_BTA_TOCNT1_Msk   (0x1U << DSI_TCCR5_BTA_TOCNT1_Pos)
 
#define DSI_TCCR5_BTA_TOCNT2_Msk   (0x1U << DSI_TCCR5_BTA_TOCNT2_Pos)
 
#define DSI_TCCR5_BTA_TOCNT3_Msk   (0x1U << DSI_TCCR5_BTA_TOCNT3_Pos)
 
#define DSI_TCCR5_BTA_TOCNT4_Msk   (0x1U << DSI_TCCR5_BTA_TOCNT4_Pos)
 
#define DSI_TCCR5_BTA_TOCNT5_Msk   (0x1U << DSI_TCCR5_BTA_TOCNT5_Pos)
 
#define DSI_TCCR5_BTA_TOCNT6_Msk   (0x1U << DSI_TCCR5_BTA_TOCNT6_Pos)
 
#define DSI_TCCR5_BTA_TOCNT7_Msk   (0x1U << DSI_TCCR5_BTA_TOCNT7_Pos)
 
#define DSI_TCCR5_BTA_TOCNT8_Msk   (0x1U << DSI_TCCR5_BTA_TOCNT8_Pos)
 
#define DSI_TCCR5_BTA_TOCNT9_Msk   (0x1U << DSI_TCCR5_BTA_TOCNT9_Pos)
 
#define DSI_TCCR5_BTA_TOCNT10_Msk   (0x1U << DSI_TCCR5_BTA_TOCNT10_Pos)
 
#define DSI_TCCR5_BTA_TOCNT11_Msk   (0x1U << DSI_TCCR5_BTA_TOCNT11_Pos)
 
#define DSI_TCCR5_BTA_TOCNT12_Msk   (0x1U << DSI_TCCR5_BTA_TOCNT12_Pos)
 
#define DSI_TCCR5_BTA_TOCNT13_Msk   (0x1U << DSI_TCCR5_BTA_TOCNT13_Pos)
 
#define DSI_TCCR5_BTA_TOCNT14_Msk   (0x1U << DSI_TCCR5_BTA_TOCNT14_Pos)
 
#define DSI_TCCR5_BTA_TOCNT15_Msk   (0x1U << DSI_TCCR5_BTA_TOCNT15_Pos)
 
#define DSI_TDCR_3DM   0x00000003U
 
#define DSI_TDCR_3DF   0x0000000CU
 
#define DSI_TDCR_SVS_Msk   (0x1U << DSI_TDCR_SVS_Pos)
 
#define DSI_TDCR_SVS   DSI_TDCR_SVS_Msk
 
#define DSI_TDCR_RF_Msk   (0x1U << DSI_TDCR_RF_Pos)
 
#define DSI_TDCR_RF   DSI_TDCR_RF_Msk
 
#define DSI_TDCR_S3DC_Msk   (0x1U << DSI_TDCR_S3DC_Pos)
 
#define DSI_TDCR_S3DC   DSI_TDCR_S3DC_Msk
 
#define DSI_CLCR_DPCC_Msk   (0x1U << DSI_CLCR_DPCC_Pos)
 
#define DSI_CLCR_DPCC   DSI_CLCR_DPCC_Msk
 
#define DSI_CLCR_ACR_Msk   (0x1U << DSI_CLCR_ACR_Pos)
 
#define DSI_CLCR_ACR   DSI_CLCR_ACR_Msk
 
#define DSI_CLTCR_LP2HS_TIME_Msk   (0x3FFU << DSI_CLTCR_LP2HS_TIME_Pos)
 
#define DSI_CLTCR_LP2HS_TIME   DSI_CLTCR_LP2HS_TIME_Msk
 
#define DSI_CLTCR_LP2HS_TIME0_Msk   (0x1U << DSI_CLTCR_LP2HS_TIME0_Pos)
 
#define DSI_CLTCR_LP2HS_TIME1_Msk   (0x1U << DSI_CLTCR_LP2HS_TIME1_Pos)
 
#define DSI_CLTCR_LP2HS_TIME2_Msk   (0x1U << DSI_CLTCR_LP2HS_TIME2_Pos)
 
#define DSI_CLTCR_LP2HS_TIME3_Msk   (0x1U << DSI_CLTCR_LP2HS_TIME3_Pos)
 
#define DSI_CLTCR_LP2HS_TIME4_Msk   (0x1U << DSI_CLTCR_LP2HS_TIME4_Pos)
 
#define DSI_CLTCR_LP2HS_TIME5_Msk   (0x1U << DSI_CLTCR_LP2HS_TIME5_Pos)
 
#define DSI_CLTCR_LP2HS_TIME6_Msk   (0x1U << DSI_CLTCR_LP2HS_TIME6_Pos)
 
#define DSI_CLTCR_LP2HS_TIME7_Msk   (0x1U << DSI_CLTCR_LP2HS_TIME7_Pos)
 
#define DSI_CLTCR_LP2HS_TIME8_Msk   (0x1U << DSI_CLTCR_LP2HS_TIME8_Pos)
 
#define DSI_CLTCR_LP2HS_TIME9_Msk   (0x1U << DSI_CLTCR_LP2HS_TIME9_Pos)
 
#define DSI_CLTCR_HS2LP_TIME_Msk   (0x3FFU << DSI_CLTCR_HS2LP_TIME_Pos)
 
#define DSI_CLTCR_HS2LP_TIME   DSI_CLTCR_HS2LP_TIME_Msk
 
#define DSI_CLTCR_HS2LP_TIME0_Msk   (0x1U << DSI_CLTCR_HS2LP_TIME0_Pos)
 
#define DSI_CLTCR_HS2LP_TIME1_Msk   (0x1U << DSI_CLTCR_HS2LP_TIME1_Pos)
 
#define DSI_CLTCR_HS2LP_TIME2_Msk   (0x1U << DSI_CLTCR_HS2LP_TIME2_Pos)
 
#define DSI_CLTCR_HS2LP_TIME3_Msk   (0x1U << DSI_CLTCR_HS2LP_TIME3_Pos)
 
#define DSI_CLTCR_HS2LP_TIME4_Msk   (0x1U << DSI_CLTCR_HS2LP_TIME4_Pos)
 
#define DSI_CLTCR_HS2LP_TIME5_Msk   (0x1U << DSI_CLTCR_HS2LP_TIME5_Pos)
 
#define DSI_CLTCR_HS2LP_TIME6_Msk   (0x1U << DSI_CLTCR_HS2LP_TIME6_Pos)
 
#define DSI_CLTCR_HS2LP_TIME7_Msk   (0x1U << DSI_CLTCR_HS2LP_TIME7_Pos)
 
#define DSI_CLTCR_HS2LP_TIME8_Msk   (0x1U << DSI_CLTCR_HS2LP_TIME8_Pos)
 
#define DSI_CLTCR_HS2LP_TIME9_Msk   (0x1U << DSI_CLTCR_HS2LP_TIME9_Pos)
 
#define DSI_DLTCR_MRD_TIME_Msk   (0x7FFFU << DSI_DLTCR_MRD_TIME_Pos)
 
#define DSI_DLTCR_MRD_TIME   DSI_DLTCR_MRD_TIME_Msk
 
#define DSI_DLTCR_MRD_TIME0_Msk   (0x1U << DSI_DLTCR_MRD_TIME0_Pos)
 
#define DSI_DLTCR_MRD_TIME1_Msk   (0x1U << DSI_DLTCR_MRD_TIME1_Pos)
 
#define DSI_DLTCR_MRD_TIME2_Msk   (0x1U << DSI_DLTCR_MRD_TIME2_Pos)
 
#define DSI_DLTCR_MRD_TIME3_Msk   (0x1U << DSI_DLTCR_MRD_TIME3_Pos)
 
#define DSI_DLTCR_MRD_TIME4_Msk   (0x1U << DSI_DLTCR_MRD_TIME4_Pos)
 
#define DSI_DLTCR_MRD_TIME5_Msk   (0x1U << DSI_DLTCR_MRD_TIME5_Pos)
 
#define DSI_DLTCR_MRD_TIME6_Msk   (0x1U << DSI_DLTCR_MRD_TIME6_Pos)
 
#define DSI_DLTCR_MRD_TIME7_Msk   (0x1U << DSI_DLTCR_MRD_TIME7_Pos)
 
#define DSI_DLTCR_MRD_TIME8_Msk   (0x1U << DSI_DLTCR_MRD_TIME8_Pos)
 
#define DSI_DLTCR_MRD_TIME9_Msk   (0x1U << DSI_DLTCR_MRD_TIME9_Pos)
 
#define DSI_DLTCR_MRD_TIME10_Msk   (0x1U << DSI_DLTCR_MRD_TIME10_Pos)
 
#define DSI_DLTCR_MRD_TIME11_Msk   (0x1U << DSI_DLTCR_MRD_TIME11_Pos)
 
#define DSI_DLTCR_MRD_TIME12_Msk   (0x1U << DSI_DLTCR_MRD_TIME12_Pos)
 
#define DSI_DLTCR_MRD_TIME13_Msk   (0x1U << DSI_DLTCR_MRD_TIME13_Pos)
 
#define DSI_DLTCR_MRD_TIME14_Msk   (0x1U << DSI_DLTCR_MRD_TIME14_Pos)
 
#define DSI_DLTCR_LP2HS_TIME_Msk   (0xFFU << DSI_DLTCR_LP2HS_TIME_Pos)
 
#define DSI_DLTCR_LP2HS_TIME   DSI_DLTCR_LP2HS_TIME_Msk
 
#define DSI_DLTCR_LP2HS_TIME0_Msk   (0x1U << DSI_DLTCR_LP2HS_TIME0_Pos)
 
#define DSI_DLTCR_LP2HS_TIME1_Msk   (0x1U << DSI_DLTCR_LP2HS_TIME1_Pos)
 
#define DSI_DLTCR_LP2HS_TIME2_Msk   (0x1U << DSI_DLTCR_LP2HS_TIME2_Pos)
 
#define DSI_DLTCR_LP2HS_TIME3_Msk   (0x1U << DSI_DLTCR_LP2HS_TIME3_Pos)
 
#define DSI_DLTCR_LP2HS_TIME4_Msk   (0x1U << DSI_DLTCR_LP2HS_TIME4_Pos)
 
#define DSI_DLTCR_LP2HS_TIME5_Msk   (0x1U << DSI_DLTCR_LP2HS_TIME5_Pos)
 
#define DSI_DLTCR_LP2HS_TIME6_Msk   (0x1U << DSI_DLTCR_LP2HS_TIME6_Pos)
 
#define DSI_DLTCR_LP2HS_TIME7_Msk   (0x1U << DSI_DLTCR_LP2HS_TIME7_Pos)
 
#define DSI_DLTCR_HS2LP_TIME_Msk   (0xFFU << DSI_DLTCR_HS2LP_TIME_Pos)
 
#define DSI_DLTCR_HS2LP_TIME   DSI_DLTCR_HS2LP_TIME_Msk
 
#define DSI_DLTCR_HS2LP_TIME0_Msk   (0x1U << DSI_DLTCR_HS2LP_TIME0_Pos)
 
#define DSI_DLTCR_HS2LP_TIME1_Msk   (0x1U << DSI_DLTCR_HS2LP_TIME1_Pos)
 
#define DSI_DLTCR_HS2LP_TIME2_Msk   (0x1U << DSI_DLTCR_HS2LP_TIME2_Pos)
 
#define DSI_DLTCR_HS2LP_TIME3_Msk   (0x1U << DSI_DLTCR_HS2LP_TIME3_Pos)
 
#define DSI_DLTCR_HS2LP_TIME4_Msk   (0x1U << DSI_DLTCR_HS2LP_TIME4_Pos)
 
#define DSI_DLTCR_HS2LP_TIME5_Msk   (0x1U << DSI_DLTCR_HS2LP_TIME5_Pos)
 
#define DSI_DLTCR_HS2LP_TIME6_Msk   (0x1U << DSI_DLTCR_HS2LP_TIME6_Pos)
 
#define DSI_DLTCR_HS2LP_TIME7_Msk   (0x1U << DSI_DLTCR_HS2LP_TIME7_Pos)
 
#define DSI_PCTLR_DEN_Msk   (0x1U << DSI_PCTLR_DEN_Pos)
 
#define DSI_PCTLR_DEN   DSI_PCTLR_DEN_Msk
 
#define DSI_PCTLR_CKE_Msk   (0x1U << DSI_PCTLR_CKE_Pos)
 
#define DSI_PCTLR_CKE   DSI_PCTLR_CKE_Msk
 
#define DSI_PCONFR_NL_Msk   (0x3U << DSI_PCONFR_NL_Pos)
 
#define DSI_PCONFR_NL   DSI_PCONFR_NL_Msk
 
#define DSI_PCONFR_NL0_Msk   (0x1U << DSI_PCONFR_NL0_Pos)
 
#define DSI_PCONFR_NL1_Msk   (0x1U << DSI_PCONFR_NL1_Pos)
 
#define DSI_PCONFR_SW_TIME_Msk   (0xFFU << DSI_PCONFR_SW_TIME_Pos)
 
#define DSI_PCONFR_SW_TIME   DSI_PCONFR_SW_TIME_Msk
 
#define DSI_PCONFR_SW_TIME0_Msk   (0x1U << DSI_PCONFR_SW_TIME0_Pos)
 
#define DSI_PCONFR_SW_TIME1_Msk   (0x1U << DSI_PCONFR_SW_TIME1_Pos)
 
#define DSI_PCONFR_SW_TIME2_Msk   (0x1U << DSI_PCONFR_SW_TIME2_Pos)
 
#define DSI_PCONFR_SW_TIME3_Msk   (0x1U << DSI_PCONFR_SW_TIME3_Pos)
 
#define DSI_PCONFR_SW_TIME4_Msk   (0x1U << DSI_PCONFR_SW_TIME4_Pos)
 
#define DSI_PCONFR_SW_TIME5_Msk   (0x1U << DSI_PCONFR_SW_TIME5_Pos)
 
#define DSI_PCONFR_SW_TIME6_Msk   (0x1U << DSI_PCONFR_SW_TIME6_Pos)
 
#define DSI_PCONFR_SW_TIME7_Msk   (0x1U << DSI_PCONFR_SW_TIME7_Pos)
 
#define DSI_PUCR_URCL_Msk   (0x1U << DSI_PUCR_URCL_Pos)
 
#define DSI_PUCR_URCL   DSI_PUCR_URCL_Msk
 
#define DSI_PUCR_UECL_Msk   (0x1U << DSI_PUCR_UECL_Pos)
 
#define DSI_PUCR_UECL   DSI_PUCR_UECL_Msk
 
#define DSI_PUCR_URDL_Msk   (0x1U << DSI_PUCR_URDL_Pos)
 
#define DSI_PUCR_URDL   DSI_PUCR_URDL_Msk
 
#define DSI_PUCR_UEDL_Msk   (0x1U << DSI_PUCR_UEDL_Pos)
 
#define DSI_PUCR_UEDL   DSI_PUCR_UEDL_Msk
 
#define DSI_PTTCR_TX_TRIG_Msk   (0xFU << DSI_PTTCR_TX_TRIG_Pos)
 
#define DSI_PTTCR_TX_TRIG   DSI_PTTCR_TX_TRIG_Msk
 
#define DSI_PTTCR_TX_TRIG0_Msk   (0x1U << DSI_PTTCR_TX_TRIG0_Pos)
 
#define DSI_PTTCR_TX_TRIG1_Msk   (0x1U << DSI_PTTCR_TX_TRIG1_Pos)
 
#define DSI_PTTCR_TX_TRIG2_Msk   (0x1U << DSI_PTTCR_TX_TRIG2_Pos)
 
#define DSI_PTTCR_TX_TRIG3_Msk   (0x1U << DSI_PTTCR_TX_TRIG3_Pos)
 
#define DSI_PSR_PD_Msk   (0x1U << DSI_PSR_PD_Pos)
 
#define DSI_PSR_PD   DSI_PSR_PD_Msk
 
#define DSI_PSR_PSSC_Msk   (0x1U << DSI_PSR_PSSC_Pos)
 
#define DSI_PSR_PSSC   DSI_PSR_PSSC_Msk
 
#define DSI_PSR_UANC_Msk   (0x1U << DSI_PSR_UANC_Pos)
 
#define DSI_PSR_UANC   DSI_PSR_UANC_Msk
 
#define DSI_PSR_PSS0_Msk   (0x1U << DSI_PSR_PSS0_Pos)
 
#define DSI_PSR_PSS0   DSI_PSR_PSS0_Msk
 
#define DSI_PSR_UAN0_Msk   (0x1U << DSI_PSR_UAN0_Pos)
 
#define DSI_PSR_UAN0   DSI_PSR_UAN0_Msk
 
#define DSI_PSR_RUE0_Msk   (0x1U << DSI_PSR_RUE0_Pos)
 
#define DSI_PSR_RUE0   DSI_PSR_RUE0_Msk
 
#define DSI_PSR_PSS1_Msk   (0x1U << DSI_PSR_PSS1_Pos)
 
#define DSI_PSR_PSS1   DSI_PSR_PSS1_Msk
 
#define DSI_PSR_UAN1_Msk   (0x1U << DSI_PSR_UAN1_Pos)
 
#define DSI_PSR_UAN1   DSI_PSR_UAN1_Msk
 
#define DSI_ISR0_AE0_Msk   (0x1U << DSI_ISR0_AE0_Pos)
 
#define DSI_ISR0_AE0   DSI_ISR0_AE0_Msk
 
#define DSI_ISR0_AE1_Msk   (0x1U << DSI_ISR0_AE1_Pos)
 
#define DSI_ISR0_AE1   DSI_ISR0_AE1_Msk
 
#define DSI_ISR0_AE2_Msk   (0x1U << DSI_ISR0_AE2_Pos)
 
#define DSI_ISR0_AE2   DSI_ISR0_AE2_Msk
 
#define DSI_ISR0_AE3_Msk   (0x1U << DSI_ISR0_AE3_Pos)
 
#define DSI_ISR0_AE3   DSI_ISR0_AE3_Msk
 
#define DSI_ISR0_AE4_Msk   (0x1U << DSI_ISR0_AE4_Pos)
 
#define DSI_ISR0_AE4   DSI_ISR0_AE4_Msk
 
#define DSI_ISR0_AE5_Msk   (0x1U << DSI_ISR0_AE5_Pos)
 
#define DSI_ISR0_AE5   DSI_ISR0_AE5_Msk
 
#define DSI_ISR0_AE6_Msk   (0x1U << DSI_ISR0_AE6_Pos)
 
#define DSI_ISR0_AE6   DSI_ISR0_AE6_Msk
 
#define DSI_ISR0_AE7_Msk   (0x1U << DSI_ISR0_AE7_Pos)
 
#define DSI_ISR0_AE7   DSI_ISR0_AE7_Msk
 
#define DSI_ISR0_AE8_Msk   (0x1U << DSI_ISR0_AE8_Pos)
 
#define DSI_ISR0_AE8   DSI_ISR0_AE8_Msk
 
#define DSI_ISR0_AE9_Msk   (0x1U << DSI_ISR0_AE9_Pos)
 
#define DSI_ISR0_AE9   DSI_ISR0_AE9_Msk
 
#define DSI_ISR0_AE10_Msk   (0x1U << DSI_ISR0_AE10_Pos)
 
#define DSI_ISR0_AE10   DSI_ISR0_AE10_Msk
 
#define DSI_ISR0_AE11_Msk   (0x1U << DSI_ISR0_AE11_Pos)
 
#define DSI_ISR0_AE11   DSI_ISR0_AE11_Msk
 
#define DSI_ISR0_AE12_Msk   (0x1U << DSI_ISR0_AE12_Pos)
 
#define DSI_ISR0_AE12   DSI_ISR0_AE12_Msk
 
#define DSI_ISR0_AE13_Msk   (0x1U << DSI_ISR0_AE13_Pos)
 
#define DSI_ISR0_AE13   DSI_ISR0_AE13_Msk
 
#define DSI_ISR0_AE14_Msk   (0x1U << DSI_ISR0_AE14_Pos)
 
#define DSI_ISR0_AE14   DSI_ISR0_AE14_Msk
 
#define DSI_ISR0_AE15_Msk   (0x1U << DSI_ISR0_AE15_Pos)
 
#define DSI_ISR0_AE15   DSI_ISR0_AE15_Msk
 
#define DSI_ISR0_PE0_Msk   (0x1U << DSI_ISR0_PE0_Pos)
 
#define DSI_ISR0_PE0   DSI_ISR0_PE0_Msk
 
#define DSI_ISR0_PE1_Msk   (0x1U << DSI_ISR0_PE1_Pos)
 
#define DSI_ISR0_PE1   DSI_ISR0_PE1_Msk
 
#define DSI_ISR0_PE2_Msk   (0x1U << DSI_ISR0_PE2_Pos)
 
#define DSI_ISR0_PE2   DSI_ISR0_PE2_Msk
 
#define DSI_ISR0_PE3_Msk   (0x1U << DSI_ISR0_PE3_Pos)
 
#define DSI_ISR0_PE3   DSI_ISR0_PE3_Msk
 
#define DSI_ISR0_PE4_Msk   (0x1U << DSI_ISR0_PE4_Pos)
 
#define DSI_ISR0_PE4   DSI_ISR0_PE4_Msk
 
#define DSI_ISR1_TOHSTX_Msk   (0x1U << DSI_ISR1_TOHSTX_Pos)
 
#define DSI_ISR1_TOHSTX   DSI_ISR1_TOHSTX_Msk
 
#define DSI_ISR1_TOLPRX_Msk   (0x1U << DSI_ISR1_TOLPRX_Pos)
 
#define DSI_ISR1_TOLPRX   DSI_ISR1_TOLPRX_Msk
 
#define DSI_ISR1_ECCSE_Msk   (0x1U << DSI_ISR1_ECCSE_Pos)
 
#define DSI_ISR1_ECCSE   DSI_ISR1_ECCSE_Msk
 
#define DSI_ISR1_ECCME_Msk   (0x1U << DSI_ISR1_ECCME_Pos)
 
#define DSI_ISR1_ECCME   DSI_ISR1_ECCME_Msk
 
#define DSI_ISR1_CRCE_Msk   (0x1U << DSI_ISR1_CRCE_Pos)
 
#define DSI_ISR1_CRCE   DSI_ISR1_CRCE_Msk
 
#define DSI_ISR1_PSE_Msk   (0x1U << DSI_ISR1_PSE_Pos)
 
#define DSI_ISR1_PSE   DSI_ISR1_PSE_Msk
 
#define DSI_ISR1_EOTPE_Msk   (0x1U << DSI_ISR1_EOTPE_Pos)
 
#define DSI_ISR1_EOTPE   DSI_ISR1_EOTPE_Msk
 
#define DSI_ISR1_LPWRE_Msk   (0x1U << DSI_ISR1_LPWRE_Pos)
 
#define DSI_ISR1_LPWRE   DSI_ISR1_LPWRE_Msk
 
#define DSI_ISR1_GCWRE_Msk   (0x1U << DSI_ISR1_GCWRE_Pos)
 
#define DSI_ISR1_GCWRE   DSI_ISR1_GCWRE_Msk
 
#define DSI_ISR1_GPWRE_Msk   (0x1U << DSI_ISR1_GPWRE_Pos)
 
#define DSI_ISR1_GPWRE   DSI_ISR1_GPWRE_Msk
 
#define DSI_ISR1_GPTXE_Msk   (0x1U << DSI_ISR1_GPTXE_Pos)
 
#define DSI_ISR1_GPTXE   DSI_ISR1_GPTXE_Msk
 
#define DSI_ISR1_GPRDE_Msk   (0x1U << DSI_ISR1_GPRDE_Pos)
 
#define DSI_ISR1_GPRDE   DSI_ISR1_GPRDE_Msk
 
#define DSI_ISR1_GPRXE_Msk   (0x1U << DSI_ISR1_GPRXE_Pos)
 
#define DSI_ISR1_GPRXE   DSI_ISR1_GPRXE_Msk
 
#define DSI_IER0_AE0IE_Msk   (0x1U << DSI_IER0_AE0IE_Pos)
 
#define DSI_IER0_AE0IE   DSI_IER0_AE0IE_Msk
 
#define DSI_IER0_AE1IE_Msk   (0x1U << DSI_IER0_AE1IE_Pos)
 
#define DSI_IER0_AE1IE   DSI_IER0_AE1IE_Msk
 
#define DSI_IER0_AE2IE_Msk   (0x1U << DSI_IER0_AE2IE_Pos)
 
#define DSI_IER0_AE2IE   DSI_IER0_AE2IE_Msk
 
#define DSI_IER0_AE3IE_Msk   (0x1U << DSI_IER0_AE3IE_Pos)
 
#define DSI_IER0_AE3IE   DSI_IER0_AE3IE_Msk
 
#define DSI_IER0_AE4IE_Msk   (0x1U << DSI_IER0_AE4IE_Pos)
 
#define DSI_IER0_AE4IE   DSI_IER0_AE4IE_Msk
 
#define DSI_IER0_AE5IE_Msk   (0x1U << DSI_IER0_AE5IE_Pos)
 
#define DSI_IER0_AE5IE   DSI_IER0_AE5IE_Msk
 
#define DSI_IER0_AE6IE_Msk   (0x1U << DSI_IER0_AE6IE_Pos)
 
#define DSI_IER0_AE6IE   DSI_IER0_AE6IE_Msk
 
#define DSI_IER0_AE7IE_Msk   (0x1U << DSI_IER0_AE7IE_Pos)
 
#define DSI_IER0_AE7IE   DSI_IER0_AE7IE_Msk
 
#define DSI_IER0_AE8IE_Msk   (0x1U << DSI_IER0_AE8IE_Pos)
 
#define DSI_IER0_AE8IE   DSI_IER0_AE8IE_Msk
 
#define DSI_IER0_AE9IE_Msk   (0x1U << DSI_IER0_AE9IE_Pos)
 
#define DSI_IER0_AE9IE   DSI_IER0_AE9IE_Msk
 
#define DSI_IER0_AE10IE_Msk   (0x1U << DSI_IER0_AE10IE_Pos)
 
#define DSI_IER0_AE10IE   DSI_IER0_AE10IE_Msk
 
#define DSI_IER0_AE11IE_Msk   (0x1U << DSI_IER0_AE11IE_Pos)
 
#define DSI_IER0_AE11IE   DSI_IER0_AE11IE_Msk
 
#define DSI_IER0_AE12IE_Msk   (0x1U << DSI_IER0_AE12IE_Pos)
 
#define DSI_IER0_AE12IE   DSI_IER0_AE12IE_Msk
 
#define DSI_IER0_AE13IE_Msk   (0x1U << DSI_IER0_AE13IE_Pos)
 
#define DSI_IER0_AE13IE   DSI_IER0_AE13IE_Msk
 
#define DSI_IER0_AE14IE_Msk   (0x1U << DSI_IER0_AE14IE_Pos)
 
#define DSI_IER0_AE14IE   DSI_IER0_AE14IE_Msk
 
#define DSI_IER0_AE15IE_Msk   (0x1U << DSI_IER0_AE15IE_Pos)
 
#define DSI_IER0_AE15IE   DSI_IER0_AE15IE_Msk
 
#define DSI_IER0_PE0IE_Msk   (0x1U << DSI_IER0_PE0IE_Pos)
 
#define DSI_IER0_PE0IE   DSI_IER0_PE0IE_Msk
 
#define DSI_IER0_PE1IE_Msk   (0x1U << DSI_IER0_PE1IE_Pos)
 
#define DSI_IER0_PE1IE   DSI_IER0_PE1IE_Msk
 
#define DSI_IER0_PE2IE_Msk   (0x1U << DSI_IER0_PE2IE_Pos)
 
#define DSI_IER0_PE2IE   DSI_IER0_PE2IE_Msk
 
#define DSI_IER0_PE3IE_Msk   (0x1U << DSI_IER0_PE3IE_Pos)
 
#define DSI_IER0_PE3IE   DSI_IER0_PE3IE_Msk
 
#define DSI_IER0_PE4IE_Msk   (0x1U << DSI_IER0_PE4IE_Pos)
 
#define DSI_IER0_PE4IE   DSI_IER0_PE4IE_Msk
 
#define DSI_IER1_TOHSTXIE_Msk   (0x1U << DSI_IER1_TOHSTXIE_Pos)
 
#define DSI_IER1_TOHSTXIE   DSI_IER1_TOHSTXIE_Msk
 
#define DSI_IER1_TOLPRXIE_Msk   (0x1U << DSI_IER1_TOLPRXIE_Pos)
 
#define DSI_IER1_TOLPRXIE   DSI_IER1_TOLPRXIE_Msk
 
#define DSI_IER1_ECCSEIE_Msk   (0x1U << DSI_IER1_ECCSEIE_Pos)
 
#define DSI_IER1_ECCSEIE   DSI_IER1_ECCSEIE_Msk
 
#define DSI_IER1_ECCMEIE_Msk   (0x1U << DSI_IER1_ECCMEIE_Pos)
 
#define DSI_IER1_ECCMEIE   DSI_IER1_ECCMEIE_Msk
 
#define DSI_IER1_CRCEIE_Msk   (0x1U << DSI_IER1_CRCEIE_Pos)
 
#define DSI_IER1_CRCEIE   DSI_IER1_CRCEIE_Msk
 
#define DSI_IER1_PSEIE_Msk   (0x1U << DSI_IER1_PSEIE_Pos)
 
#define DSI_IER1_PSEIE   DSI_IER1_PSEIE_Msk
 
#define DSI_IER1_EOTPEIE_Msk   (0x1U << DSI_IER1_EOTPEIE_Pos)
 
#define DSI_IER1_EOTPEIE   DSI_IER1_EOTPEIE_Msk
 
#define DSI_IER1_LPWREIE_Msk   (0x1U << DSI_IER1_LPWREIE_Pos)
 
#define DSI_IER1_LPWREIE   DSI_IER1_LPWREIE_Msk
 
#define DSI_IER1_GCWREIE_Msk   (0x1U << DSI_IER1_GCWREIE_Pos)
 
#define DSI_IER1_GCWREIE   DSI_IER1_GCWREIE_Msk
 
#define DSI_IER1_GPWREIE_Msk   (0x1U << DSI_IER1_GPWREIE_Pos)
 
#define DSI_IER1_GPWREIE   DSI_IER1_GPWREIE_Msk
 
#define DSI_IER1_GPTXEIE_Msk   (0x1U << DSI_IER1_GPTXEIE_Pos)
 
#define DSI_IER1_GPTXEIE   DSI_IER1_GPTXEIE_Msk
 
#define DSI_IER1_GPRDEIE_Msk   (0x1U << DSI_IER1_GPRDEIE_Pos)
 
#define DSI_IER1_GPRDEIE   DSI_IER1_GPRDEIE_Msk
 
#define DSI_IER1_GPRXEIE_Msk   (0x1U << DSI_IER1_GPRXEIE_Pos)
 
#define DSI_IER1_GPRXEIE   DSI_IER1_GPRXEIE_Msk
 
#define DSI_FIR0_FAE0_Msk   (0x1U << DSI_FIR0_FAE0_Pos)
 
#define DSI_FIR0_FAE0   DSI_FIR0_FAE0_Msk
 
#define DSI_FIR0_FAE1_Msk   (0x1U << DSI_FIR0_FAE1_Pos)
 
#define DSI_FIR0_FAE1   DSI_FIR0_FAE1_Msk
 
#define DSI_FIR0_FAE2_Msk   (0x1U << DSI_FIR0_FAE2_Pos)
 
#define DSI_FIR0_FAE2   DSI_FIR0_FAE2_Msk
 
#define DSI_FIR0_FAE3_Msk   (0x1U << DSI_FIR0_FAE3_Pos)
 
#define DSI_FIR0_FAE3   DSI_FIR0_FAE3_Msk
 
#define DSI_FIR0_FAE4_Msk   (0x1U << DSI_FIR0_FAE4_Pos)
 
#define DSI_FIR0_FAE4   DSI_FIR0_FAE4_Msk
 
#define DSI_FIR0_FAE5_Msk   (0x1U << DSI_FIR0_FAE5_Pos)
 
#define DSI_FIR0_FAE5   DSI_FIR0_FAE5_Msk
 
#define DSI_FIR0_FAE6_Msk   (0x1U << DSI_FIR0_FAE6_Pos)
 
#define DSI_FIR0_FAE6   DSI_FIR0_FAE6_Msk
 
#define DSI_FIR0_FAE7_Msk   (0x1U << DSI_FIR0_FAE7_Pos)
 
#define DSI_FIR0_FAE7   DSI_FIR0_FAE7_Msk
 
#define DSI_FIR0_FAE8_Msk   (0x1U << DSI_FIR0_FAE8_Pos)
 
#define DSI_FIR0_FAE8   DSI_FIR0_FAE8_Msk
 
#define DSI_FIR0_FAE9_Msk   (0x1U << DSI_FIR0_FAE9_Pos)
 
#define DSI_FIR0_FAE9   DSI_FIR0_FAE9_Msk
 
#define DSI_FIR0_FAE10_Msk   (0x1U << DSI_FIR0_FAE10_Pos)
 
#define DSI_FIR0_FAE10   DSI_FIR0_FAE10_Msk
 
#define DSI_FIR0_FAE11_Msk   (0x1U << DSI_FIR0_FAE11_Pos)
 
#define DSI_FIR0_FAE11   DSI_FIR0_FAE11_Msk
 
#define DSI_FIR0_FAE12_Msk   (0x1U << DSI_FIR0_FAE12_Pos)
 
#define DSI_FIR0_FAE12   DSI_FIR0_FAE12_Msk
 
#define DSI_FIR0_FAE13_Msk   (0x1U << DSI_FIR0_FAE13_Pos)
 
#define DSI_FIR0_FAE13   DSI_FIR0_FAE13_Msk
 
#define DSI_FIR0_FAE14_Msk   (0x1U << DSI_FIR0_FAE14_Pos)
 
#define DSI_FIR0_FAE14   DSI_FIR0_FAE14_Msk
 
#define DSI_FIR0_FAE15_Msk   (0x1U << DSI_FIR0_FAE15_Pos)
 
#define DSI_FIR0_FAE15   DSI_FIR0_FAE15_Msk
 
#define DSI_FIR0_FPE0_Msk   (0x1U << DSI_FIR0_FPE0_Pos)
 
#define DSI_FIR0_FPE0   DSI_FIR0_FPE0_Msk
 
#define DSI_FIR0_FPE1_Msk   (0x1U << DSI_FIR0_FPE1_Pos)
 
#define DSI_FIR0_FPE1   DSI_FIR0_FPE1_Msk
 
#define DSI_FIR0_FPE2_Msk   (0x1U << DSI_FIR0_FPE2_Pos)
 
#define DSI_FIR0_FPE2   DSI_FIR0_FPE2_Msk
 
#define DSI_FIR0_FPE3_Msk   (0x1U << DSI_FIR0_FPE3_Pos)
 
#define DSI_FIR0_FPE3   DSI_FIR0_FPE3_Msk
 
#define DSI_FIR0_FPE4_Msk   (0x1U << DSI_FIR0_FPE4_Pos)
 
#define DSI_FIR0_FPE4   DSI_FIR0_FPE4_Msk
 
#define DSI_FIR1_FTOHSTX_Msk   (0x1U << DSI_FIR1_FTOHSTX_Pos)
 
#define DSI_FIR1_FTOHSTX   DSI_FIR1_FTOHSTX_Msk
 
#define DSI_FIR1_FTOLPRX_Msk   (0x1U << DSI_FIR1_FTOLPRX_Pos)
 
#define DSI_FIR1_FTOLPRX   DSI_FIR1_FTOLPRX_Msk
 
#define DSI_FIR1_FECCSE_Msk   (0x1U << DSI_FIR1_FECCSE_Pos)
 
#define DSI_FIR1_FECCSE   DSI_FIR1_FECCSE_Msk
 
#define DSI_FIR1_FECCME_Msk   (0x1U << DSI_FIR1_FECCME_Pos)
 
#define DSI_FIR1_FECCME   DSI_FIR1_FECCME_Msk
 
#define DSI_FIR1_FCRCE_Msk   (0x1U << DSI_FIR1_FCRCE_Pos)
 
#define DSI_FIR1_FCRCE   DSI_FIR1_FCRCE_Msk
 
#define DSI_FIR1_FPSE_Msk   (0x1U << DSI_FIR1_FPSE_Pos)
 
#define DSI_FIR1_FPSE   DSI_FIR1_FPSE_Msk
 
#define DSI_FIR1_FEOTPE_Msk   (0x1U << DSI_FIR1_FEOTPE_Pos)
 
#define DSI_FIR1_FEOTPE   DSI_FIR1_FEOTPE_Msk
 
#define DSI_FIR1_FLPWRE_Msk   (0x1U << DSI_FIR1_FLPWRE_Pos)
 
#define DSI_FIR1_FLPWRE   DSI_FIR1_FLPWRE_Msk
 
#define DSI_FIR1_FGCWRE_Msk   (0x1U << DSI_FIR1_FGCWRE_Pos)
 
#define DSI_FIR1_FGCWRE   DSI_FIR1_FGCWRE_Msk
 
#define DSI_FIR1_FGPWRE_Msk   (0x1U << DSI_FIR1_FGPWRE_Pos)
 
#define DSI_FIR1_FGPWRE   DSI_FIR1_FGPWRE_Msk
 
#define DSI_FIR1_FGPTXE_Msk   (0x1U << DSI_FIR1_FGPTXE_Pos)
 
#define DSI_FIR1_FGPTXE   DSI_FIR1_FGPTXE_Msk
 
#define DSI_FIR1_FGPRDE_Msk   (0x1U << DSI_FIR1_FGPRDE_Pos)
 
#define DSI_FIR1_FGPRDE   DSI_FIR1_FGPRDE_Msk
 
#define DSI_FIR1_FGPRXE_Msk   (0x1U << DSI_FIR1_FGPRXE_Pos)
 
#define DSI_FIR1_FGPRXE   DSI_FIR1_FGPRXE_Msk
 
#define DSI_VSCR_EN_Msk   (0x1U << DSI_VSCR_EN_Pos)
 
#define DSI_VSCR_EN   DSI_VSCR_EN_Msk
 
#define DSI_VSCR_UR_Msk   (0x1U << DSI_VSCR_UR_Pos)
 
#define DSI_VSCR_UR   DSI_VSCR_UR_Msk
 
#define DSI_LCVCIDR_VCID_Msk   (0x3U << DSI_LCVCIDR_VCID_Pos)
 
#define DSI_LCVCIDR_VCID   DSI_LCVCIDR_VCID_Msk
 
#define DSI_LCVCIDR_VCID0_Msk   (0x1U << DSI_LCVCIDR_VCID0_Pos)
 
#define DSI_LCVCIDR_VCID1_Msk   (0x1U << DSI_LCVCIDR_VCID1_Pos)
 
#define DSI_LCCCR_COLC_Msk   (0xFU << DSI_LCCCR_COLC_Pos)
 
#define DSI_LCCCR_COLC   DSI_LCCCR_COLC_Msk
 
#define DSI_LCCCR_COLC0_Msk   (0x1U << DSI_LCCCR_COLC0_Pos)
 
#define DSI_LCCCR_COLC1_Msk   (0x1U << DSI_LCCCR_COLC1_Pos)
 
#define DSI_LCCCR_COLC2_Msk   (0x1U << DSI_LCCCR_COLC2_Pos)
 
#define DSI_LCCCR_COLC3_Msk   (0x1U << DSI_LCCCR_COLC3_Pos)
 
#define DSI_LCCCR_LPE_Msk   (0x1U << DSI_LCCCR_LPE_Pos)
 
#define DSI_LCCCR_LPE   DSI_LCCCR_LPE_Msk
 
#define DSI_LPMCCR_VLPSIZE_Msk   (0xFFU << DSI_LPMCCR_VLPSIZE_Pos)
 
#define DSI_LPMCCR_VLPSIZE   DSI_LPMCCR_VLPSIZE_Msk
 
#define DSI_LPMCCR_VLPSIZE0_Msk   (0x1U << DSI_LPMCCR_VLPSIZE0_Pos)
 
#define DSI_LPMCCR_VLPSIZE1_Msk   (0x1U << DSI_LPMCCR_VLPSIZE1_Pos)
 
#define DSI_LPMCCR_VLPSIZE2_Msk   (0x1U << DSI_LPMCCR_VLPSIZE2_Pos)
 
#define DSI_LPMCCR_VLPSIZE3_Msk   (0x1U << DSI_LPMCCR_VLPSIZE3_Pos)
 
#define DSI_LPMCCR_VLPSIZE4_Msk   (0x1U << DSI_LPMCCR_VLPSIZE4_Pos)
 
#define DSI_LPMCCR_VLPSIZE5_Msk   (0x1U << DSI_LPMCCR_VLPSIZE5_Pos)
 
#define DSI_LPMCCR_VLPSIZE6_Msk   (0x1U << DSI_LPMCCR_VLPSIZE6_Pos)
 
#define DSI_LPMCCR_VLPSIZE7_Msk   (0x1U << DSI_LPMCCR_VLPSIZE7_Pos)
 
#define DSI_LPMCCR_LPSIZE_Msk   (0xFFU << DSI_LPMCCR_LPSIZE_Pos)
 
#define DSI_LPMCCR_LPSIZE   DSI_LPMCCR_LPSIZE_Msk
 
#define DSI_LPMCCR_LPSIZE0_Msk   (0x1U << DSI_LPMCCR_LPSIZE0_Pos)
 
#define DSI_LPMCCR_LPSIZE1_Msk   (0x1U << DSI_LPMCCR_LPSIZE1_Pos)
 
#define DSI_LPMCCR_LPSIZE2_Msk   (0x1U << DSI_LPMCCR_LPSIZE2_Pos)
 
#define DSI_LPMCCR_LPSIZE3_Msk   (0x1U << DSI_LPMCCR_LPSIZE3_Pos)
 
#define DSI_LPMCCR_LPSIZE4_Msk   (0x1U << DSI_LPMCCR_LPSIZE4_Pos)
 
#define DSI_LPMCCR_LPSIZE5_Msk   (0x1U << DSI_LPMCCR_LPSIZE5_Pos)
 
#define DSI_LPMCCR_LPSIZE6_Msk   (0x1U << DSI_LPMCCR_LPSIZE6_Pos)
 
#define DSI_LPMCCR_LPSIZE7_Msk   (0x1U << DSI_LPMCCR_LPSIZE7_Pos)
 
#define DSI_VMCCR_VMT_Msk   (0x3U << DSI_VMCCR_VMT_Pos)
 
#define DSI_VMCCR_VMT   DSI_VMCCR_VMT_Msk
 
#define DSI_VMCCR_VMT0_Msk   (0x1U << DSI_VMCCR_VMT0_Pos)
 
#define DSI_VMCCR_VMT1_Msk   (0x1U << DSI_VMCCR_VMT1_Pos)
 
#define DSI_VMCCR_LPVSAE_Msk   (0x1U << DSI_VMCCR_LPVSAE_Pos)
 
#define DSI_VMCCR_LPVSAE   DSI_VMCCR_LPVSAE_Msk
 
#define DSI_VMCCR_LPVBPE_Msk   (0x1U << DSI_VMCCR_LPVBPE_Pos)
 
#define DSI_VMCCR_LPVBPE   DSI_VMCCR_LPVBPE_Msk
 
#define DSI_VMCCR_LPVFPE_Msk   (0x1U << DSI_VMCCR_LPVFPE_Pos)
 
#define DSI_VMCCR_LPVFPE   DSI_VMCCR_LPVFPE_Msk
 
#define DSI_VMCCR_LPVAE_Msk   (0x1U << DSI_VMCCR_LPVAE_Pos)
 
#define DSI_VMCCR_LPVAE   DSI_VMCCR_LPVAE_Msk
 
#define DSI_VMCCR_LPHBPE_Msk   (0x1U << DSI_VMCCR_LPHBPE_Pos)
 
#define DSI_VMCCR_LPHBPE   DSI_VMCCR_LPHBPE_Msk
 
#define DSI_VMCCR_LPHFE_Msk   (0x1U << DSI_VMCCR_LPHFE_Pos)
 
#define DSI_VMCCR_LPHFE   DSI_VMCCR_LPHFE_Msk
 
#define DSI_VMCCR_FBTAAE_Msk   (0x1U << DSI_VMCCR_FBTAAE_Pos)
 
#define DSI_VMCCR_FBTAAE   DSI_VMCCR_FBTAAE_Msk
 
#define DSI_VMCCR_LPCE_Msk   (0x1U << DSI_VMCCR_LPCE_Pos)
 
#define DSI_VMCCR_LPCE   DSI_VMCCR_LPCE_Msk
 
#define DSI_VPCCR_VPSIZE_Msk   (0x3FFFU << DSI_VPCCR_VPSIZE_Pos)
 
#define DSI_VPCCR_VPSIZE   DSI_VPCCR_VPSIZE_Msk
 
#define DSI_VPCCR_VPSIZE0_Msk   (0x1U << DSI_VPCCR_VPSIZE0_Pos)
 
#define DSI_VPCCR_VPSIZE1_Msk   (0x1U << DSI_VPCCR_VPSIZE1_Pos)
 
#define DSI_VPCCR_VPSIZE2_Msk   (0x1U << DSI_VPCCR_VPSIZE2_Pos)
 
#define DSI_VPCCR_VPSIZE3_Msk   (0x1U << DSI_VPCCR_VPSIZE3_Pos)
 
#define DSI_VPCCR_VPSIZE4_Msk   (0x1U << DSI_VPCCR_VPSIZE4_Pos)
 
#define DSI_VPCCR_VPSIZE5_Msk   (0x1U << DSI_VPCCR_VPSIZE5_Pos)
 
#define DSI_VPCCR_VPSIZE6_Msk   (0x1U << DSI_VPCCR_VPSIZE6_Pos)
 
#define DSI_VPCCR_VPSIZE7_Msk   (0x1U << DSI_VPCCR_VPSIZE7_Pos)
 
#define DSI_VPCCR_VPSIZE8_Msk   (0x1U << DSI_VPCCR_VPSIZE8_Pos)
 
#define DSI_VPCCR_VPSIZE9_Msk   (0x1U << DSI_VPCCR_VPSIZE9_Pos)
 
#define DSI_VPCCR_VPSIZE10_Msk   (0x1U << DSI_VPCCR_VPSIZE10_Pos)
 
#define DSI_VPCCR_VPSIZE11_Msk   (0x1U << DSI_VPCCR_VPSIZE11_Pos)
 
#define DSI_VPCCR_VPSIZE12_Msk   (0x1U << DSI_VPCCR_VPSIZE12_Pos)
 
#define DSI_VPCCR_VPSIZE13_Msk   (0x1U << DSI_VPCCR_VPSIZE13_Pos)
 
#define DSI_VCCCR_NUMC_Msk   (0x1FFFU << DSI_VCCCR_NUMC_Pos)
 
#define DSI_VCCCR_NUMC   DSI_VCCCR_NUMC_Msk
 
#define DSI_VCCCR_NUMC0_Msk   (0x1U << DSI_VCCCR_NUMC0_Pos)
 
#define DSI_VCCCR_NUMC1_Msk   (0x1U << DSI_VCCCR_NUMC1_Pos)
 
#define DSI_VCCCR_NUMC2_Msk   (0x1U << DSI_VCCCR_NUMC2_Pos)
 
#define DSI_VCCCR_NUMC3_Msk   (0x1U << DSI_VCCCR_NUMC3_Pos)
 
#define DSI_VCCCR_NUMC4_Msk   (0x1U << DSI_VCCCR_NUMC4_Pos)
 
#define DSI_VCCCR_NUMC5_Msk   (0x1U << DSI_VCCCR_NUMC5_Pos)
 
#define DSI_VCCCR_NUMC6_Msk   (0x1U << DSI_VCCCR_NUMC6_Pos)
 
#define DSI_VCCCR_NUMC7_Msk   (0x1U << DSI_VCCCR_NUMC7_Pos)
 
#define DSI_VCCCR_NUMC8_Msk   (0x1U << DSI_VCCCR_NUMC8_Pos)
 
#define DSI_VCCCR_NUMC9_Msk   (0x1U << DSI_VCCCR_NUMC9_Pos)
 
#define DSI_VCCCR_NUMC10_Msk   (0x1U << DSI_VCCCR_NUMC10_Pos)
 
#define DSI_VCCCR_NUMC11_Msk   (0x1U << DSI_VCCCR_NUMC11_Pos)
 
#define DSI_VCCCR_NUMC12_Msk   (0x1U << DSI_VCCCR_NUMC12_Pos)
 
#define DSI_VNPCCR_NPSIZE_Msk   (0x1FFFU << DSI_VNPCCR_NPSIZE_Pos)
 
#define DSI_VNPCCR_NPSIZE   DSI_VNPCCR_NPSIZE_Msk
 
#define DSI_VNPCCR_NPSIZE0_Msk   (0x1U << DSI_VNPCCR_NPSIZE0_Pos)
 
#define DSI_VNPCCR_NPSIZE1_Msk   (0x1U << DSI_VNPCCR_NPSIZE1_Pos)
 
#define DSI_VNPCCR_NPSIZE2_Msk   (0x1U << DSI_VNPCCR_NPSIZE2_Pos)
 
#define DSI_VNPCCR_NPSIZE3_Msk   (0x1U << DSI_VNPCCR_NPSIZE3_Pos)
 
#define DSI_VNPCCR_NPSIZE4_Msk   (0x1U << DSI_VNPCCR_NPSIZE4_Pos)
 
#define DSI_VNPCCR_NPSIZE5_Msk   (0x1U << DSI_VNPCCR_NPSIZE5_Pos)
 
#define DSI_VNPCCR_NPSIZE6_Msk   (0x1U << DSI_VNPCCR_NPSIZE6_Pos)
 
#define DSI_VNPCCR_NPSIZE7_Msk   (0x1U << DSI_VNPCCR_NPSIZE7_Pos)
 
#define DSI_VNPCCR_NPSIZE8_Msk   (0x1U << DSI_VNPCCR_NPSIZE8_Pos)
 
#define DSI_VNPCCR_NPSIZE9_Msk   (0x1U << DSI_VNPCCR_NPSIZE9_Pos)
 
#define DSI_VNPCCR_NPSIZE10_Msk   (0x1U << DSI_VNPCCR_NPSIZE10_Pos)
 
#define DSI_VNPCCR_NPSIZE11_Msk   (0x1U << DSI_VNPCCR_NPSIZE11_Pos)
 
#define DSI_VNPCCR_NPSIZE12_Msk   (0x1U << DSI_VNPCCR_NPSIZE12_Pos)
 
#define DSI_VHSACCR_HSA_Msk   (0xFFFU << DSI_VHSACCR_HSA_Pos)
 
#define DSI_VHSACCR_HSA   DSI_VHSACCR_HSA_Msk
 
#define DSI_VHSACCR_HSA0_Msk   (0x1U << DSI_VHSACCR_HSA0_Pos)
 
#define DSI_VHSACCR_HSA1_Msk   (0x1U << DSI_VHSACCR_HSA1_Pos)
 
#define DSI_VHSACCR_HSA2_Msk   (0x1U << DSI_VHSACCR_HSA2_Pos)
 
#define DSI_VHSACCR_HSA3_Msk   (0x1U << DSI_VHSACCR_HSA3_Pos)
 
#define DSI_VHSACCR_HSA4_Msk   (0x1U << DSI_VHSACCR_HSA4_Pos)
 
#define DSI_VHSACCR_HSA5_Msk   (0x1U << DSI_VHSACCR_HSA5_Pos)
 
#define DSI_VHSACCR_HSA6_Msk   (0x1U << DSI_VHSACCR_HSA6_Pos)
 
#define DSI_VHSACCR_HSA7_Msk   (0x1U << DSI_VHSACCR_HSA7_Pos)
 
#define DSI_VHSACCR_HSA8_Msk   (0x1U << DSI_VHSACCR_HSA8_Pos)
 
#define DSI_VHSACCR_HSA9_Msk   (0x1U << DSI_VHSACCR_HSA9_Pos)
 
#define DSI_VHSACCR_HSA10_Msk   (0x1U << DSI_VHSACCR_HSA10_Pos)
 
#define DSI_VHSACCR_HSA11_Msk   (0x1U << DSI_VHSACCR_HSA11_Pos)
 
#define DSI_VHBPCCR_HBP_Msk   (0xFFFU << DSI_VHBPCCR_HBP_Pos)
 
#define DSI_VHBPCCR_HBP   DSI_VHBPCCR_HBP_Msk
 
#define DSI_VHBPCCR_HBP0_Msk   (0x1U << DSI_VHBPCCR_HBP0_Pos)
 
#define DSI_VHBPCCR_HBP1_Msk   (0x1U << DSI_VHBPCCR_HBP1_Pos)
 
#define DSI_VHBPCCR_HBP2_Msk   (0x1U << DSI_VHBPCCR_HBP2_Pos)
 
#define DSI_VHBPCCR_HBP3_Msk   (0x1U << DSI_VHBPCCR_HBP3_Pos)
 
#define DSI_VHBPCCR_HBP4_Msk   (0x1U << DSI_VHBPCCR_HBP4_Pos)
 
#define DSI_VHBPCCR_HBP5_Msk   (0x1U << DSI_VHBPCCR_HBP5_Pos)
 
#define DSI_VHBPCCR_HBP6_Msk   (0x1U << DSI_VHBPCCR_HBP6_Pos)
 
#define DSI_VHBPCCR_HBP7_Msk   (0x1U << DSI_VHBPCCR_HBP7_Pos)
 
#define DSI_VHBPCCR_HBP8_Msk   (0x1U << DSI_VHBPCCR_HBP8_Pos)
 
#define DSI_VHBPCCR_HBP9_Msk   (0x1U << DSI_VHBPCCR_HBP9_Pos)
 
#define DSI_VHBPCCR_HBP10_Msk   (0x1U << DSI_VHBPCCR_HBP10_Pos)
 
#define DSI_VHBPCCR_HBP11_Msk   (0x1U << DSI_VHBPCCR_HBP11_Pos)
 
#define DSI_VLCCR_HLINE_Msk   (0x7FFFU << DSI_VLCCR_HLINE_Pos)
 
#define DSI_VLCCR_HLINE   DSI_VLCCR_HLINE_Msk
 
#define DSI_VLCCR_HLINE0_Msk   (0x1U << DSI_VLCCR_HLINE0_Pos)
 
#define DSI_VLCCR_HLINE1_Msk   (0x1U << DSI_VLCCR_HLINE1_Pos)
 
#define DSI_VLCCR_HLINE2_Msk   (0x1U << DSI_VLCCR_HLINE2_Pos)
 
#define DSI_VLCCR_HLINE3_Msk   (0x1U << DSI_VLCCR_HLINE3_Pos)
 
#define DSI_VLCCR_HLINE4_Msk   (0x1U << DSI_VLCCR_HLINE4_Pos)
 
#define DSI_VLCCR_HLINE5_Msk   (0x1U << DSI_VLCCR_HLINE5_Pos)
 
#define DSI_VLCCR_HLINE6_Msk   (0x1U << DSI_VLCCR_HLINE6_Pos)
 
#define DSI_VLCCR_HLINE7_Msk   (0x1U << DSI_VLCCR_HLINE7_Pos)
 
#define DSI_VLCCR_HLINE8_Msk   (0x1U << DSI_VLCCR_HLINE8_Pos)
 
#define DSI_VLCCR_HLINE9_Msk   (0x1U << DSI_VLCCR_HLINE9_Pos)
 
#define DSI_VLCCR_HLINE10_Msk   (0x1U << DSI_VLCCR_HLINE10_Pos)
 
#define DSI_VLCCR_HLINE11_Msk   (0x1U << DSI_VLCCR_HLINE11_Pos)
 
#define DSI_VLCCR_HLINE12_Msk   (0x1U << DSI_VLCCR_HLINE12_Pos)
 
#define DSI_VLCCR_HLINE13_Msk   (0x1U << DSI_VLCCR_HLINE13_Pos)
 
#define DSI_VLCCR_HLINE14_Msk   (0x1U << DSI_VLCCR_HLINE14_Pos)
 
#define DSI_VVSACCR_VSA_Msk   (0x3FFU << DSI_VVSACCR_VSA_Pos)
 
#define DSI_VVSACCR_VSA   DSI_VVSACCR_VSA_Msk
 
#define DSI_VVSACCR_VSA0_Msk   (0x1U << DSI_VVSACCR_VSA0_Pos)
 
#define DSI_VVSACCR_VSA1_Msk   (0x1U << DSI_VVSACCR_VSA1_Pos)
 
#define DSI_VVSACCR_VSA2_Msk   (0x1U << DSI_VVSACCR_VSA2_Pos)
 
#define DSI_VVSACCR_VSA3_Msk   (0x1U << DSI_VVSACCR_VSA3_Pos)
 
#define DSI_VVSACCR_VSA4_Msk   (0x1U << DSI_VVSACCR_VSA4_Pos)
 
#define DSI_VVSACCR_VSA5_Msk   (0x1U << DSI_VVSACCR_VSA5_Pos)
 
#define DSI_VVSACCR_VSA6_Msk   (0x1U << DSI_VVSACCR_VSA6_Pos)
 
#define DSI_VVSACCR_VSA7_Msk   (0x1U << DSI_VVSACCR_VSA7_Pos)
 
#define DSI_VVSACCR_VSA8_Msk   (0x1U << DSI_VVSACCR_VSA8_Pos)
 
#define DSI_VVSACCR_VSA9_Msk   (0x1U << DSI_VVSACCR_VSA9_Pos)
 
#define DSI_VVBPCCR_VBP_Msk   (0x3FFU << DSI_VVBPCCR_VBP_Pos)
 
#define DSI_VVBPCCR_VBP   DSI_VVBPCCR_VBP_Msk
 
#define DSI_VVBPCCR_VBP0_Msk   (0x1U << DSI_VVBPCCR_VBP0_Pos)
 
#define DSI_VVBPCCR_VBP1_Msk   (0x1U << DSI_VVBPCCR_VBP1_Pos)
 
#define DSI_VVBPCCR_VBP2_Msk   (0x1U << DSI_VVBPCCR_VBP2_Pos)
 
#define DSI_VVBPCCR_VBP3_Msk   (0x1U << DSI_VVBPCCR_VBP3_Pos)
 
#define DSI_VVBPCCR_VBP4_Msk   (0x1U << DSI_VVBPCCR_VBP4_Pos)
 
#define DSI_VVBPCCR_VBP5_Msk   (0x1U << DSI_VVBPCCR_VBP5_Pos)
 
#define DSI_VVBPCCR_VBP6_Msk   (0x1U << DSI_VVBPCCR_VBP6_Pos)
 
#define DSI_VVBPCCR_VBP7_Msk   (0x1U << DSI_VVBPCCR_VBP7_Pos)
 
#define DSI_VVBPCCR_VBP8_Msk   (0x1U << DSI_VVBPCCR_VBP8_Pos)
 
#define DSI_VVBPCCR_VBP9_Msk   (0x1U << DSI_VVBPCCR_VBP9_Pos)
 
#define DSI_VVFPCCR_VFP_Msk   (0x3FFU << DSI_VVFPCCR_VFP_Pos)
 
#define DSI_VVFPCCR_VFP   DSI_VVFPCCR_VFP_Msk
 
#define DSI_VVFPCCR_VFP0_Msk   (0x1U << DSI_VVFPCCR_VFP0_Pos)
 
#define DSI_VVFPCCR_VFP1_Msk   (0x1U << DSI_VVFPCCR_VFP1_Pos)
 
#define DSI_VVFPCCR_VFP2_Msk   (0x1U << DSI_VVFPCCR_VFP2_Pos)
 
#define DSI_VVFPCCR_VFP3_Msk   (0x1U << DSI_VVFPCCR_VFP3_Pos)
 
#define DSI_VVFPCCR_VFP4_Msk   (0x1U << DSI_VVFPCCR_VFP4_Pos)
 
#define DSI_VVFPCCR_VFP5_Msk   (0x1U << DSI_VVFPCCR_VFP5_Pos)
 
#define DSI_VVFPCCR_VFP6_Msk   (0x1U << DSI_VVFPCCR_VFP6_Pos)
 
#define DSI_VVFPCCR_VFP7_Msk   (0x1U << DSI_VVFPCCR_VFP7_Pos)
 
#define DSI_VVFPCCR_VFP8_Msk   (0x1U << DSI_VVFPCCR_VFP8_Pos)
 
#define DSI_VVFPCCR_VFP9_Msk   (0x1U << DSI_VVFPCCR_VFP9_Pos)
 
#define DSI_VVACCR_VA_Msk   (0x3FFFU << DSI_VVACCR_VA_Pos)
 
#define DSI_VVACCR_VA   DSI_VVACCR_VA_Msk
 
#define DSI_VVACCR_VA0_Msk   (0x1U << DSI_VVACCR_VA0_Pos)
 
#define DSI_VVACCR_VA1_Msk   (0x1U << DSI_VVACCR_VA1_Pos)
 
#define DSI_VVACCR_VA2_Msk   (0x1U << DSI_VVACCR_VA2_Pos)
 
#define DSI_VVACCR_VA3_Msk   (0x1U << DSI_VVACCR_VA3_Pos)
 
#define DSI_VVACCR_VA4_Msk   (0x1U << DSI_VVACCR_VA4_Pos)
 
#define DSI_VVACCR_VA5_Msk   (0x1U << DSI_VVACCR_VA5_Pos)
 
#define DSI_VVACCR_VA6_Msk   (0x1U << DSI_VVACCR_VA6_Pos)
 
#define DSI_VVACCR_VA7_Msk   (0x1U << DSI_VVACCR_VA7_Pos)
 
#define DSI_VVACCR_VA8_Msk   (0x1U << DSI_VVACCR_VA8_Pos)
 
#define DSI_VVACCR_VA9_Msk   (0x1U << DSI_VVACCR_VA9_Pos)
 
#define DSI_VVACCR_VA10_Msk   (0x1U << DSI_VVACCR_VA10_Pos)
 
#define DSI_VVACCR_VA11_Msk   (0x1U << DSI_VVACCR_VA11_Pos)
 
#define DSI_VVACCR_VA12_Msk   (0x1U << DSI_VVACCR_VA12_Pos)
 
#define DSI_VVACCR_VA13_Msk   (0x1U << DSI_VVACCR_VA13_Pos)
 
#define DSI_TDCCR_3DM   0x00000003U
 
#define DSI_TDCCR_3DF   0x0000000CU
 
#define DSI_TDCCR_SVS_Msk   (0x1U << DSI_TDCCR_SVS_Pos)
 
#define DSI_TDCCR_SVS   DSI_TDCCR_SVS_Msk
 
#define DSI_TDCCR_RF_Msk   (0x1U << DSI_TDCCR_RF_Pos)
 
#define DSI_TDCCR_RF   DSI_TDCCR_RF_Msk
 
#define DSI_TDCCR_S3DC_Msk   (0x1U << DSI_TDCCR_S3DC_Pos)
 
#define DSI_TDCCR_S3DC   DSI_TDCCR_S3DC_Msk
 
#define DSI_WCFGR_DSIM_Msk   (0x1U << DSI_WCFGR_DSIM_Pos)
 
#define DSI_WCFGR_DSIM   DSI_WCFGR_DSIM_Msk
 
#define DSI_WCFGR_COLMUX_Msk   (0x7U << DSI_WCFGR_COLMUX_Pos)
 
#define DSI_WCFGR_COLMUX   DSI_WCFGR_COLMUX_Msk
 
#define DSI_WCFGR_COLMUX0_Msk   (0x1U << DSI_WCFGR_COLMUX0_Pos)
 
#define DSI_WCFGR_COLMUX1_Msk   (0x1U << DSI_WCFGR_COLMUX1_Pos)
 
#define DSI_WCFGR_COLMUX2_Msk   (0x1U << DSI_WCFGR_COLMUX2_Pos)
 
#define DSI_WCFGR_TESRC_Msk   (0x1U << DSI_WCFGR_TESRC_Pos)
 
#define DSI_WCFGR_TESRC   DSI_WCFGR_TESRC_Msk
 
#define DSI_WCFGR_TEPOL_Msk   (0x1U << DSI_WCFGR_TEPOL_Pos)
 
#define DSI_WCFGR_TEPOL   DSI_WCFGR_TEPOL_Msk
 
#define DSI_WCFGR_AR_Msk   (0x1U << DSI_WCFGR_AR_Pos)
 
#define DSI_WCFGR_AR   DSI_WCFGR_AR_Msk
 
#define DSI_WCFGR_VSPOL_Msk   (0x1U << DSI_WCFGR_VSPOL_Pos)
 
#define DSI_WCFGR_VSPOL   DSI_WCFGR_VSPOL_Msk
 
#define DSI_WCR_COLM_Msk   (0x1U << DSI_WCR_COLM_Pos)
 
#define DSI_WCR_COLM   DSI_WCR_COLM_Msk
 
#define DSI_WCR_SHTDN_Msk   (0x1U << DSI_WCR_SHTDN_Pos)
 
#define DSI_WCR_SHTDN   DSI_WCR_SHTDN_Msk
 
#define DSI_WCR_LTDCEN_Msk   (0x1U << DSI_WCR_LTDCEN_Pos)
 
#define DSI_WCR_LTDCEN   DSI_WCR_LTDCEN_Msk
 
#define DSI_WCR_DSIEN_Msk   (0x1U << DSI_WCR_DSIEN_Pos)
 
#define DSI_WCR_DSIEN   DSI_WCR_DSIEN_Msk
 
#define DSI_WIER_TEIE_Msk   (0x1U << DSI_WIER_TEIE_Pos)
 
#define DSI_WIER_TEIE   DSI_WIER_TEIE_Msk
 
#define DSI_WIER_ERIE_Msk   (0x1U << DSI_WIER_ERIE_Pos)
 
#define DSI_WIER_ERIE   DSI_WIER_ERIE_Msk
 
#define DSI_WIER_PLLLIE_Msk   (0x1U << DSI_WIER_PLLLIE_Pos)
 
#define DSI_WIER_PLLLIE   DSI_WIER_PLLLIE_Msk
 
#define DSI_WIER_PLLUIE_Msk   (0x1U << DSI_WIER_PLLUIE_Pos)
 
#define DSI_WIER_PLLUIE   DSI_WIER_PLLUIE_Msk
 
#define DSI_WIER_RRIE_Msk   (0x1U << DSI_WIER_RRIE_Pos)
 
#define DSI_WIER_RRIE   DSI_WIER_RRIE_Msk
 
#define DSI_WISR_TEIF_Msk   (0x1U << DSI_WISR_TEIF_Pos)
 
#define DSI_WISR_TEIF   DSI_WISR_TEIF_Msk
 
#define DSI_WISR_ERIF_Msk   (0x1U << DSI_WISR_ERIF_Pos)
 
#define DSI_WISR_ERIF   DSI_WISR_ERIF_Msk
 
#define DSI_WISR_BUSY_Msk   (0x1U << DSI_WISR_BUSY_Pos)
 
#define DSI_WISR_BUSY   DSI_WISR_BUSY_Msk
 
#define DSI_WISR_PLLLS_Msk   (0x1U << DSI_WISR_PLLLS_Pos)
 
#define DSI_WISR_PLLLS   DSI_WISR_PLLLS_Msk
 
#define DSI_WISR_PLLLIF_Msk   (0x1U << DSI_WISR_PLLLIF_Pos)
 
#define DSI_WISR_PLLLIF   DSI_WISR_PLLLIF_Msk
 
#define DSI_WISR_PLLUIF_Msk   (0x1U << DSI_WISR_PLLUIF_Pos)
 
#define DSI_WISR_PLLUIF   DSI_WISR_PLLUIF_Msk
 
#define DSI_WISR_RRS_Msk   (0x1U << DSI_WISR_RRS_Pos)
 
#define DSI_WISR_RRS   DSI_WISR_RRS_Msk
 
#define DSI_WISR_RRIF_Msk   (0x1U << DSI_WISR_RRIF_Pos)
 
#define DSI_WISR_RRIF   DSI_WISR_RRIF_Msk
 
#define DSI_WIFCR_CTEIF_Msk   (0x1U << DSI_WIFCR_CTEIF_Pos)
 
#define DSI_WIFCR_CTEIF   DSI_WIFCR_CTEIF_Msk
 
#define DSI_WIFCR_CERIF_Msk   (0x1U << DSI_WIFCR_CERIF_Pos)
 
#define DSI_WIFCR_CERIF   DSI_WIFCR_CERIF_Msk
 
#define DSI_WIFCR_CPLLLIF_Msk   (0x1U << DSI_WIFCR_CPLLLIF_Pos)
 
#define DSI_WIFCR_CPLLLIF   DSI_WIFCR_CPLLLIF_Msk
 
#define DSI_WIFCR_CPLLUIF_Msk   (0x1U << DSI_WIFCR_CPLLUIF_Pos)
 
#define DSI_WIFCR_CPLLUIF   DSI_WIFCR_CPLLUIF_Msk
 
#define DSI_WIFCR_CRRIF_Msk   (0x1U << DSI_WIFCR_CRRIF_Pos)
 
#define DSI_WIFCR_CRRIF   DSI_WIFCR_CRRIF_Msk
 
#define DSI_WPCR0_UIX4_Msk   (0x3FU << DSI_WPCR0_UIX4_Pos)
 
#define DSI_WPCR0_UIX4   DSI_WPCR0_UIX4_Msk
 
#define DSI_WPCR0_UIX4_0   (0x01U << DSI_WPCR0_UIX4_Pos)
 
#define DSI_WPCR0_UIX4_1   (0x02U << DSI_WPCR0_UIX4_Pos)
 
#define DSI_WPCR0_UIX4_2   (0x04U << DSI_WPCR0_UIX4_Pos)
 
#define DSI_WPCR0_UIX4_3   (0x08U << DSI_WPCR0_UIX4_Pos)
 
#define DSI_WPCR0_UIX4_4   (0x10U << DSI_WPCR0_UIX4_Pos)
 
#define DSI_WPCR0_UIX4_5   (0x20U << DSI_WPCR0_UIX4_Pos)
 
#define DSI_WPCR0_SWCL_Msk   (0x1U << DSI_WPCR0_SWCL_Pos)
 
#define DSI_WPCR0_SWCL   DSI_WPCR0_SWCL_Msk
 
#define DSI_WPCR0_SWDL0_Msk   (0x1U << DSI_WPCR0_SWDL0_Pos)
 
#define DSI_WPCR0_SWDL0   DSI_WPCR0_SWDL0_Msk
 
#define DSI_WPCR0_SWDL1_Msk   (0x1U << DSI_WPCR0_SWDL1_Pos)
 
#define DSI_WPCR0_SWDL1   DSI_WPCR0_SWDL1_Msk
 
#define DSI_WPCR0_HSICL_Msk   (0x1U << DSI_WPCR0_HSICL_Pos)
 
#define DSI_WPCR0_HSICL   DSI_WPCR0_HSICL_Msk
 
#define DSI_WPCR0_HSIDL0_Msk   (0x1U << DSI_WPCR0_HSIDL0_Pos)
 
#define DSI_WPCR0_HSIDL0   DSI_WPCR0_HSIDL0_Msk
 
#define DSI_WPCR0_HSIDL1_Msk   (0x1U << DSI_WPCR0_HSIDL1_Pos)
 
#define DSI_WPCR0_HSIDL1   DSI_WPCR0_HSIDL1_Msk
 
#define DSI_WPCR0_FTXSMCL_Msk   (0x1U << DSI_WPCR0_FTXSMCL_Pos)
 
#define DSI_WPCR0_FTXSMCL   DSI_WPCR0_FTXSMCL_Msk
 
#define DSI_WPCR0_FTXSMDL_Msk   (0x1U << DSI_WPCR0_FTXSMDL_Pos)
 
#define DSI_WPCR0_FTXSMDL   DSI_WPCR0_FTXSMDL_Msk
 
#define DSI_WPCR0_CDOFFDL_Msk   (0x1U << DSI_WPCR0_CDOFFDL_Pos)
 
#define DSI_WPCR0_CDOFFDL   DSI_WPCR0_CDOFFDL_Msk
 
#define DSI_WPCR0_TDDL_Msk   (0x1U << DSI_WPCR0_TDDL_Pos)
 
#define DSI_WPCR0_TDDL   DSI_WPCR0_TDDL_Msk
 
#define DSI_WPCR0_PDEN_Msk   (0x1U << DSI_WPCR0_PDEN_Pos)
 
#define DSI_WPCR0_PDEN   DSI_WPCR0_PDEN_Msk
 
#define DSI_WPCR0_TCLKPREPEN_Msk   (0x1U << DSI_WPCR0_TCLKPREPEN_Pos)
 
#define DSI_WPCR0_TCLKPREPEN   DSI_WPCR0_TCLKPREPEN_Msk
 
#define DSI_WPCR0_TCLKZEROEN_Msk   (0x1U << DSI_WPCR0_TCLKZEROEN_Pos)
 
#define DSI_WPCR0_TCLKZEROEN   DSI_WPCR0_TCLKZEROEN_Msk
 
#define DSI_WPCR0_THSPREPEN_Msk   (0x1U << DSI_WPCR0_THSPREPEN_Pos)
 
#define DSI_WPCR0_THSPREPEN   DSI_WPCR0_THSPREPEN_Msk
 
#define DSI_WPCR0_THSTRAILEN_Msk   (0x1U << DSI_WPCR0_THSTRAILEN_Pos)
 
#define DSI_WPCR0_THSTRAILEN   DSI_WPCR0_THSTRAILEN_Msk
 
#define DSI_WPCR0_THSZEROEN_Msk   (0x1U << DSI_WPCR0_THSZEROEN_Pos)
 
#define DSI_WPCR0_THSZEROEN   DSI_WPCR0_THSZEROEN_Msk
 
#define DSI_WPCR0_TLPXDEN_Msk   (0x1U << DSI_WPCR0_TLPXDEN_Pos)
 
#define DSI_WPCR0_TLPXDEN   DSI_WPCR0_TLPXDEN_Msk
 
#define DSI_WPCR0_THSEXITEN_Msk   (0x1U << DSI_WPCR0_THSEXITEN_Pos)
 
#define DSI_WPCR0_THSEXITEN   DSI_WPCR0_THSEXITEN_Msk
 
#define DSI_WPCR0_TLPXCEN_Msk   (0x1U << DSI_WPCR0_TLPXCEN_Pos)
 
#define DSI_WPCR0_TLPXCEN   DSI_WPCR0_TLPXCEN_Msk
 
#define DSI_WPCR0_TCLKPOSTEN_Msk   (0x1U << DSI_WPCR0_TCLKPOSTEN_Pos)
 
#define DSI_WPCR0_TCLKPOSTEN   DSI_WPCR0_TCLKPOSTEN_Msk
 
#define DSI_WPCR1_HSTXDCL_Msk   (0x3U << DSI_WPCR1_HSTXDCL_Pos)
 
#define DSI_WPCR1_HSTXDCL   DSI_WPCR1_HSTXDCL_Msk
 
#define DSI_WPCR1_HSTXDCL0_Msk   (0x1U << DSI_WPCR1_HSTXDCL0_Pos)
 
#define DSI_WPCR1_HSTXDCL1_Msk   (0x1U << DSI_WPCR1_HSTXDCL1_Pos)
 
#define DSI_WPCR1_HSTXDDL_Msk   (0x3U << DSI_WPCR1_HSTXDDL_Pos)
 
#define DSI_WPCR1_HSTXDDL   DSI_WPCR1_HSTXDDL_Msk
 
#define DSI_WPCR1_HSTXDDL0_Msk   (0x1U << DSI_WPCR1_HSTXDDL0_Pos)
 
#define DSI_WPCR1_HSTXDDL1_Msk   (0x1U << DSI_WPCR1_HSTXDDL1_Pos)
 
#define DSI_WPCR1_LPSRCCL_Msk   (0x3U << DSI_WPCR1_LPSRCCL_Pos)
 
#define DSI_WPCR1_LPSRCCL   DSI_WPCR1_LPSRCCL_Msk
 
#define DSI_WPCR1_LPSRCCL0_Msk   (0x1U << DSI_WPCR1_LPSRCCL0_Pos)
 
#define DSI_WPCR1_LPSRCCL1_Msk   (0x1U << DSI_WPCR1_LPSRCCL1_Pos)
 
#define DSI_WPCR1_LPSRCDL_Msk   (0x3U << DSI_WPCR1_LPSRCDL_Pos)
 
#define DSI_WPCR1_LPSRCDL   DSI_WPCR1_LPSRCDL_Msk
 
#define DSI_WPCR1_LPSRCDL0_Msk   (0x1U << DSI_WPCR1_LPSRCDL0_Pos)
 
#define DSI_WPCR1_LPSRCDL1_Msk   (0x1U << DSI_WPCR1_LPSRCDL1_Pos)
 
#define DSI_WPCR1_SDDC_Msk   (0x1U << DSI_WPCR1_SDDC_Pos)
 
#define DSI_WPCR1_SDDC   DSI_WPCR1_SDDC_Msk
 
#define DSI_WPCR1_LPRXVCDL_Msk   (0x3U << DSI_WPCR1_LPRXVCDL_Pos)
 
#define DSI_WPCR1_LPRXVCDL   DSI_WPCR1_LPRXVCDL_Msk
 
#define DSI_WPCR1_LPRXVCDL0_Msk   (0x1U << DSI_WPCR1_LPRXVCDL0_Pos)
 
#define DSI_WPCR1_LPRXVCDL1_Msk   (0x1U << DSI_WPCR1_LPRXVCDL1_Pos)
 
#define DSI_WPCR1_HSTXSRCCL_Msk   (0x3U << DSI_WPCR1_HSTXSRCCL_Pos)
 
#define DSI_WPCR1_HSTXSRCCL   DSI_WPCR1_HSTXSRCCL_Msk
 
#define DSI_WPCR1_HSTXSRCCL0_Msk   (0x1U << DSI_WPCR1_HSTXSRCCL0_Pos)
 
#define DSI_WPCR1_HSTXSRCCL1_Msk   (0x1U << DSI_WPCR1_HSTXSRCCL1_Pos)
 
#define DSI_WPCR1_HSTXSRCDL_Msk   (0x3U << DSI_WPCR1_HSTXSRCDL_Pos)
 
#define DSI_WPCR1_HSTXSRCDL   DSI_WPCR1_HSTXSRCDL_Msk
 
#define DSI_WPCR1_HSTXSRCDL0_Msk   (0x1U << DSI_WPCR1_HSTXSRCDL0_Pos)
 
#define DSI_WPCR1_HSTXSRCDL1_Msk   (0x1U << DSI_WPCR1_HSTXSRCDL1_Pos)
 
#define DSI_WPCR1_FLPRXLPM_Msk   (0x1U << DSI_WPCR1_FLPRXLPM_Pos)
 
#define DSI_WPCR1_FLPRXLPM   DSI_WPCR1_FLPRXLPM_Msk
 
#define DSI_WPCR1_LPRXFT_Msk   (0x3U << DSI_WPCR1_LPRXFT_Pos)
 
#define DSI_WPCR1_LPRXFT   DSI_WPCR1_LPRXFT_Msk
 
#define DSI_WPCR1_LPRXFT0_Msk   (0x1U << DSI_WPCR1_LPRXFT0_Pos)
 
#define DSI_WPCR1_LPRXFT1_Msk   (0x1U << DSI_WPCR1_LPRXFT1_Pos)
 
#define DSI_WPCR2_TCLKPREP_Msk   (0xFFU << DSI_WPCR2_TCLKPREP_Pos)
 
#define DSI_WPCR2_TCLKPREP   DSI_WPCR2_TCLKPREP_Msk
 
#define DSI_WPCR2_TCLKPREP0_Msk   (0x1U << DSI_WPCR2_TCLKPREP0_Pos)
 
#define DSI_WPCR2_TCLKPREP1_Msk   (0x1U << DSI_WPCR2_TCLKPREP1_Pos)
 
#define DSI_WPCR2_TCLKPREP2_Msk   (0x1U << DSI_WPCR2_TCLKPREP2_Pos)
 
#define DSI_WPCR2_TCLKPREP3_Msk   (0x1U << DSI_WPCR2_TCLKPREP3_Pos)
 
#define DSI_WPCR2_TCLKPREP4_Msk   (0x1U << DSI_WPCR2_TCLKPREP4_Pos)
 
#define DSI_WPCR2_TCLKPREP5_Msk   (0x1U << DSI_WPCR2_TCLKPREP5_Pos)
 
#define DSI_WPCR2_TCLKPREP6_Msk   (0x1U << DSI_WPCR2_TCLKPREP6_Pos)
 
#define DSI_WPCR2_TCLKPREP7_Msk   (0x1U << DSI_WPCR2_TCLKPREP7_Pos)
 
#define DSI_WPCR2_TCLKZERO_Msk   (0xFFU << DSI_WPCR2_TCLKZERO_Pos)
 
#define DSI_WPCR2_TCLKZERO   DSI_WPCR2_TCLKZERO_Msk
 
#define DSI_WPCR2_TCLKZERO0_Msk   (0x1U << DSI_WPCR2_TCLKZERO0_Pos)
 
#define DSI_WPCR2_TCLKZERO1_Msk   (0x1U << DSI_WPCR2_TCLKZERO1_Pos)
 
#define DSI_WPCR2_TCLKZERO2_Msk   (0x1U << DSI_WPCR2_TCLKZERO2_Pos)
 
#define DSI_WPCR2_TCLKZERO3_Msk   (0x1U << DSI_WPCR2_TCLKZERO3_Pos)
 
#define DSI_WPCR2_TCLKZERO4_Msk   (0x1U << DSI_WPCR2_TCLKZERO4_Pos)
 
#define DSI_WPCR2_TCLKZERO5_Msk   (0x1U << DSI_WPCR2_TCLKZERO5_Pos)
 
#define DSI_WPCR2_TCLKZERO6_Msk   (0x1U << DSI_WPCR2_TCLKZERO6_Pos)
 
#define DSI_WPCR2_TCLKZERO7_Msk   (0x1U << DSI_WPCR2_TCLKZERO7_Pos)
 
#define DSI_WPCR2_THSPREP_Msk   (0xFFU << DSI_WPCR2_THSPREP_Pos)
 
#define DSI_WPCR2_THSPREP   DSI_WPCR2_THSPREP_Msk
 
#define DSI_WPCR2_THSPREP0_Msk   (0x1U << DSI_WPCR2_THSPREP0_Pos)
 
#define DSI_WPCR2_THSPREP1_Msk   (0x1U << DSI_WPCR2_THSPREP1_Pos)
 
#define DSI_WPCR2_THSPREP2_Msk   (0x1U << DSI_WPCR2_THSPREP2_Pos)
 
#define DSI_WPCR2_THSPREP3_Msk   (0x1U << DSI_WPCR2_THSPREP3_Pos)
 
#define DSI_WPCR2_THSPREP4_Msk   (0x1U << DSI_WPCR2_THSPREP4_Pos)
 
#define DSI_WPCR2_THSPREP5_Msk   (0x1U << DSI_WPCR2_THSPREP5_Pos)
 
#define DSI_WPCR2_THSPREP6_Msk   (0x1U << DSI_WPCR2_THSPREP6_Pos)
 
#define DSI_WPCR2_THSPREP7_Msk   (0x1U << DSI_WPCR2_THSPREP7_Pos)
 
#define DSI_WPCR2_THSTRAIL_Msk   (0xFFU << DSI_WPCR2_THSTRAIL_Pos)
 
#define DSI_WPCR2_THSTRAIL   DSI_WPCR2_THSTRAIL_Msk
 
#define DSI_WPCR2_THSTRAIL0_Msk   (0x1U << DSI_WPCR2_THSTRAIL0_Pos)
 
#define DSI_WPCR2_THSTRAIL1_Msk   (0x1U << DSI_WPCR2_THSTRAIL1_Pos)
 
#define DSI_WPCR2_THSTRAIL2_Msk   (0x1U << DSI_WPCR2_THSTRAIL2_Pos)
 
#define DSI_WPCR2_THSTRAIL3_Msk   (0x1U << DSI_WPCR2_THSTRAIL3_Pos)
 
#define DSI_WPCR2_THSTRAIL4_Msk   (0x1U << DSI_WPCR2_THSTRAIL4_Pos)
 
#define DSI_WPCR2_THSTRAIL5_Msk   (0x1U << DSI_WPCR2_THSTRAIL5_Pos)
 
#define DSI_WPCR2_THSTRAIL6_Msk   (0x1U << DSI_WPCR2_THSTRAIL6_Pos)
 
#define DSI_WPCR2_THSTRAIL7_Msk   (0x1U << DSI_WPCR2_THSTRAIL7_Pos)
 
#define DSI_WPCR3_THSZERO_Msk   (0xFFU << DSI_WPCR3_THSZERO_Pos)
 
#define DSI_WPCR3_THSZERO   DSI_WPCR3_THSZERO_Msk
 
#define DSI_WPCR3_THSZERO0_Msk   (0x1U << DSI_WPCR3_THSZERO0_Pos)
 
#define DSI_WPCR3_THSZERO1_Msk   (0x1U << DSI_WPCR3_THSZERO1_Pos)
 
#define DSI_WPCR3_THSZERO2_Msk   (0x1U << DSI_WPCR3_THSZERO2_Pos)
 
#define DSI_WPCR3_THSZERO3_Msk   (0x1U << DSI_WPCR3_THSZERO3_Pos)
 
#define DSI_WPCR3_THSZERO4_Msk   (0x1U << DSI_WPCR3_THSZERO4_Pos)
 
#define DSI_WPCR3_THSZERO5_Msk   (0x1U << DSI_WPCR3_THSZERO5_Pos)
 
#define DSI_WPCR3_THSZERO6_Msk   (0x1U << DSI_WPCR3_THSZERO6_Pos)
 
#define DSI_WPCR3_THSZERO7_Msk   (0x1U << DSI_WPCR3_THSZERO7_Pos)
 
#define DSI_WPCR3_TLPXD_Msk   (0xFFU << DSI_WPCR3_TLPXD_Pos)
 
#define DSI_WPCR3_TLPXD   DSI_WPCR3_TLPXD_Msk
 
#define DSI_WPCR3_TLPXD0_Msk   (0x1U << DSI_WPCR3_TLPXD0_Pos)
 
#define DSI_WPCR3_TLPXD1_Msk   (0x1U << DSI_WPCR3_TLPXD1_Pos)
 
#define DSI_WPCR3_TLPXD2_Msk   (0x1U << DSI_WPCR3_TLPXD2_Pos)
 
#define DSI_WPCR3_TLPXD3_Msk   (0x1U << DSI_WPCR3_TLPXD3_Pos)
 
#define DSI_WPCR3_TLPXD4_Msk   (0x1U << DSI_WPCR3_TLPXD4_Pos)
 
#define DSI_WPCR3_TLPXD5_Msk   (0x1U << DSI_WPCR3_TLPXD5_Pos)
 
#define DSI_WPCR3_TLPXD6_Msk   (0x1U << DSI_WPCR3_TLPXD6_Pos)
 
#define DSI_WPCR3_TLPXD7_Msk   (0x1U << DSI_WPCR3_TLPXD7_Pos)
 
#define DSI_WPCR3_THSEXIT_Msk   (0xFFU << DSI_WPCR3_THSEXIT_Pos)
 
#define DSI_WPCR3_THSEXIT   DSI_WPCR3_THSEXIT_Msk
 
#define DSI_WPCR3_THSEXIT0_Msk   (0x1U << DSI_WPCR3_THSEXIT0_Pos)
 
#define DSI_WPCR3_THSEXIT1_Msk   (0x1U << DSI_WPCR3_THSEXIT1_Pos)
 
#define DSI_WPCR3_THSEXIT2_Msk   (0x1U << DSI_WPCR3_THSEXIT2_Pos)
 
#define DSI_WPCR3_THSEXIT3_Msk   (0x1U << DSI_WPCR3_THSEXIT3_Pos)
 
#define DSI_WPCR3_THSEXIT4_Msk   (0x1U << DSI_WPCR3_THSEXIT4_Pos)
 
#define DSI_WPCR3_THSEXIT5_Msk   (0x1U << DSI_WPCR3_THSEXIT5_Pos)
 
#define DSI_WPCR3_THSEXIT6_Msk   (0x1U << DSI_WPCR3_THSEXIT6_Pos)
 
#define DSI_WPCR3_THSEXIT7_Msk   (0x1U << DSI_WPCR3_THSEXIT7_Pos)
 
#define DSI_WPCR3_TLPXC_Msk   (0xFFU << DSI_WPCR3_TLPXC_Pos)
 
#define DSI_WPCR3_TLPXC   DSI_WPCR3_TLPXC_Msk
 
#define DSI_WPCR3_TLPXC0_Msk   (0x1U << DSI_WPCR3_TLPXC0_Pos)
 
#define DSI_WPCR3_TLPXC1_Msk   (0x1U << DSI_WPCR3_TLPXC1_Pos)
 
#define DSI_WPCR3_TLPXC2_Msk   (0x1U << DSI_WPCR3_TLPXC2_Pos)
 
#define DSI_WPCR3_TLPXC3_Msk   (0x1U << DSI_WPCR3_TLPXC3_Pos)
 
#define DSI_WPCR3_TLPXC4_Msk   (0x1U << DSI_WPCR3_TLPXC4_Pos)
 
#define DSI_WPCR3_TLPXC5_Msk   (0x1U << DSI_WPCR3_TLPXC5_Pos)
 
#define DSI_WPCR3_TLPXC6_Msk   (0x1U << DSI_WPCR3_TLPXC6_Pos)
 
#define DSI_WPCR3_TLPXC7_Msk   (0x1U << DSI_WPCR3_TLPXC7_Pos)
 
#define DSI_WPCR4_TCLKPOST_Msk   (0xFFU << DSI_WPCR4_TCLKPOST_Pos)
 
#define DSI_WPCR4_TCLKPOST   DSI_WPCR4_TCLKPOST_Msk
 
#define DSI_WPCR4_TCLKPOST0_Msk   (0x1U << DSI_WPCR4_TCLKPOST0_Pos)
 
#define DSI_WPCR4_TCLKPOST1_Msk   (0x1U << DSI_WPCR4_TCLKPOST1_Pos)
 
#define DSI_WPCR4_TCLKPOST2_Msk   (0x1U << DSI_WPCR4_TCLKPOST2_Pos)
 
#define DSI_WPCR4_TCLKPOST3_Msk   (0x1U << DSI_WPCR4_TCLKPOST3_Pos)
 
#define DSI_WPCR4_TCLKPOST4_Msk   (0x1U << DSI_WPCR4_TCLKPOST4_Pos)
 
#define DSI_WPCR4_TCLKPOST5_Msk   (0x1U << DSI_WPCR4_TCLKPOST5_Pos)
 
#define DSI_WPCR4_TCLKPOST6_Msk   (0x1U << DSI_WPCR4_TCLKPOST6_Pos)
 
#define DSI_WPCR4_TCLKPOST7_Msk   (0x1U << DSI_WPCR4_TCLKPOST7_Pos)
 
#define DSI_WRPCR_PLLEN_Msk   (0x1U << DSI_WRPCR_PLLEN_Pos)
 
#define DSI_WRPCR_PLLEN   DSI_WRPCR_PLLEN_Msk
 
#define DSI_WRPCR_PLL_NDIV_Msk   (0x7FU << DSI_WRPCR_PLL_NDIV_Pos)
 
#define DSI_WRPCR_PLL_NDIV   DSI_WRPCR_PLL_NDIV_Msk
 
#define DSI_WRPCR_PLL_NDIV0_Msk   (0x1U << DSI_WRPCR_PLL_NDIV0_Pos)
 
#define DSI_WRPCR_PLL_NDIV1_Msk   (0x1U << DSI_WRPCR_PLL_NDIV1_Pos)
 
#define DSI_WRPCR_PLL_NDIV2_Msk   (0x1U << DSI_WRPCR_PLL_NDIV2_Pos)
 
#define DSI_WRPCR_PLL_NDIV3_Msk   (0x1U << DSI_WRPCR_PLL_NDIV3_Pos)
 
#define DSI_WRPCR_PLL_NDIV4_Msk   (0x1U << DSI_WRPCR_PLL_NDIV4_Pos)
 
#define DSI_WRPCR_PLL_NDIV5_Msk   (0x1U << DSI_WRPCR_PLL_NDIV5_Pos)
 
#define DSI_WRPCR_PLL_NDIV6_Msk   (0x1U << DSI_WRPCR_PLL_NDIV6_Pos)
 
#define DSI_WRPCR_PLL_IDF_Msk   (0xFU << DSI_WRPCR_PLL_IDF_Pos)
 
#define DSI_WRPCR_PLL_IDF   DSI_WRPCR_PLL_IDF_Msk
 
#define DSI_WRPCR_PLL_IDF0_Msk   (0x1U << DSI_WRPCR_PLL_IDF0_Pos)
 
#define DSI_WRPCR_PLL_IDF1_Msk   (0x1U << DSI_WRPCR_PLL_IDF1_Pos)
 
#define DSI_WRPCR_PLL_IDF2_Msk   (0x1U << DSI_WRPCR_PLL_IDF2_Pos)
 
#define DSI_WRPCR_PLL_IDF3_Msk   (0x1U << DSI_WRPCR_PLL_IDF3_Pos)
 
#define DSI_WRPCR_PLL_ODF_Msk   (0x3U << DSI_WRPCR_PLL_ODF_Pos)
 
#define DSI_WRPCR_PLL_ODF   DSI_WRPCR_PLL_ODF_Msk
 
#define DSI_WRPCR_PLL_ODF0_Msk   (0x1U << DSI_WRPCR_PLL_ODF0_Pos)
 
#define DSI_WRPCR_PLL_ODF1_Msk   (0x1U << DSI_WRPCR_PLL_ODF1_Pos)
 
#define DSI_WRPCR_REGEN_Msk   (0x1U << DSI_WRPCR_REGEN_Pos)
 
#define DSI_WRPCR_REGEN   DSI_WRPCR_REGEN_Msk
 

Enumerations

Detailed Description

CMSIS Cortex-M7 Device Peripheral Access Layer Header File.

Author
MCD Application Team
Version
V1.2.0
Date
30-December-2016 This file contains:
  • Data structures and the address mapping for all peripherals
  • Peripheral's registers declarations and bits definition
  • Macros to access peripheralÂ’s registers hardware
Attention

© COPYRIGHT(c) 2016 STMicroelectronics

Redistribution and use in source and binary forms, with or without modification, are permitted provided that the following conditions are met:

  1. Redistributions of source code must retain the above copyright notice, this list of conditions and the following disclaimer.
  2. Redistributions in binary form must reproduce the above copyright notice, this list of conditions and the following disclaimer in the documentation and/or other materials provided with the distribution.
  3. Neither the name of STMicroelectronics nor the names of its contributors may be used to endorse or promote products derived from this software without specific prior written permission.

THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT HOLDER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.

Definition in file stm32f769xx.h.